JP7289465B2 - 薄膜形成方法 - Google Patents

薄膜形成方法 Download PDF

Info

Publication number
JP7289465B2
JP7289465B2 JP2021513208A JP2021513208A JP7289465B2 JP 7289465 B2 JP7289465 B2 JP 7289465B2 JP 2021513208 A JP2021513208 A JP 2021513208A JP 2021513208 A JP2021513208 A JP 2021513208A JP 7289465 B2 JP7289465 B2 JP 7289465B2
Authority
JP
Japan
Prior art keywords
thin film
forming
oxidizing gas
chamber
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021513208A
Other languages
English (en)
Other versions
JP2021536681A (ja
Inventor
ウン キム,ジン
ウ シン,スン
ヨン ユ,チャ
ドク ジュン,ウ
ヨル ユ,ドゥ
キル チョ,ソン
ミン チェ,ホ
ソク オ,ワン
ウ イ,クン
ホ キム,キ
Original Assignee
ユ-ジーン テクノロジー カンパニー.リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユ-ジーン テクノロジー カンパニー.リミテッド filed Critical ユ-ジーン テクノロジー カンパニー.リミテッド
Publication of JP2021536681A publication Critical patent/JP2021536681A/ja
Application granted granted Critical
Publication of JP7289465B2 publication Critical patent/JP7289465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は,薄膜形成方法に関し,より詳しくは,低温で薄膜を形成する方法に関する。
最近,低温で形成された薄膜が求められており,400℃以下という極めて低い温度で形成された薄膜が検討されている。特に,このような工程を介して薄膜の平均粗さを改善することのできる薄膜形成工程を提供しようとする。
本発明の目的は,低温で薄膜を形成する方法を提供することにある。
本発明の他の目的は,薄膜の表面粗さを改善し得る薄膜形成工程を提供することにある。
本発明のさらに他の目的は,下記発明の詳細な説明と添付した図面からより明確になるはずである。
本発明の一実施例によると,被処理体の表面に酸化シリコン膜を形成する薄膜形成方法は,チェンバ内に被処理体を搬入し,前記被処理体の温度を400℃以下に制御して,Siソースガスと酸化ガスを前記チェンバ内に供給して前記被処理体の表面に酸化シリコン薄膜を形成するに際し,前記酸化ガスは,前記チェンバ内に供給される前に400℃を超過する温度に加熱され,前記酸化ガスは,熱分解された状態で前記被処理体の温度より低い温度で前記チェンバ内に供給される。
前記酸化ガスは700℃乃至900℃に加熱される。
前記酸化ガスはN2O又はO2であり,前記チェンバ内に供給される流量が3000乃至7000SCCMである。
前記Siソースガスはシラン又はジシランであり,前記チェンバ内に供給される流量が50乃至100SCCMである。
前記チェンバ内の圧力は25乃至150Torrである。
前記方法は,前記酸化シリコン膜の上部に上部薄膜を形成するステップを更に含むが,前記上部薄膜は,ボロン(B)がドープされた非晶質シリコン薄膜やアンドープされた非晶質シリコン薄膜,リン(P)がドープされた非晶質シリコン薄膜のうちいずれか一つである。
前記酸化シリコン膜は3Åである。
前記方法は,前記酸化シリコン膜を形成する前に,下地膜を形成し,前記下地膜の上部に前記酸化シリコン膜を形成するステップを更に含むが,前記下地膜は,熱酸化膜,窒化シリコン膜,非晶質カーボン膜のうちいずれか一つである。
本発明の一実施例によると,薄膜形成装置は,外部から遮断された内部空間を有し,前記内部空間内で工程が行われるチェンバと,前記チェンバ内に設置されて被処理体が置かれ,内蔵されたヒータを備えるサセプタと,シリコンソースガスが貯蔵されたシリコンソースガス供給源と,酸化ガスが貯蔵された酸化ガスソース供給源と,キャリアガスが貯蔵されたキャリアガス供給源と,前記シリコンソースガス供給源に連結されて前記チェンバ内に前記シリコンソースガスを供給するシリコンソース供給ラインと,前記キャリアガス供給源に連結されて前記チェンバ内に前記キャリアガスを供給するキャリアガス供給ラインと,前記チェンバに連結された状態で前記シリコンソース供給ライン及び前記キャリアガス供給ラインに連結されるメイン供給ラインと,前記メイン供給ラインに連結されて前記酸化ガスソース供給源に連結され,前記チェンバ内に酸化ガスを供給する酸化ガス供給ラインと,前記酸化ガスソース供給ラインに設置され,前記酸化ガスを400を超過する温度に加熱する酸化ガスヒータと,を含む。
本発明の一実施例において,400℃以下で薄膜を形成することができる。また,薄膜の表面粗さを1.0未満に下げることができる。
本発明の一実施例による薄膜形成装置を概略的に示す図である。 酸化ガスを加熱して供給した場合の被処理体の温度による薄膜形成率を示すグラフである。 酸化ガスを加熱しないで供給した場合の被処理体の温度による薄膜形成率を示すグラフである。 同じ下地膜に対して薄膜の平均粗さを示すグラフである。 多様な下地膜に対して薄膜の平均粗さを示すグラフである。 酸化シリコン膜の厚さによる薄膜の平均粗さを示すグラフである。 被処理体の温度による薄膜の平均粗さを示すグラフである。 多様な被処理体の温度に対して酸化ガスの加熱温度による薄膜形成率を示すグラフである。 酸化ガスの流量による薄膜形成率を示すグラフである。 工程圧力による薄膜形成率を示すグラフである。 Siソースガスの流量による薄膜形成率を示すグラフである。
以下,本発明の好ましい実施例を,添付した図1及び図11を参照してより詳細に説明する。本発明の実施例は,様々な形態に変形されてもよく,本発明の範囲が以下で説明する実施例に限定して解釈されてはならない。本実施例は,該当発明の属する技術分野における通常の知識を有する者に本発明をより詳細に説明するために提供されるものである。よって,図面に示した各要素の形状は,より明確な説明を強調するために誇張されている可能性がある。
図1は,本発明の一実施例による薄膜形成装置を概略的に示す図である。薄膜形成装置は外部から遮断されたチェンバを有し,チェンバ内に被処理体(又は基板)が置かれるサセプタが設置される。被処理体はサセプタにおかれた状態で表面に薄膜が形成され,サセプタは内蔵されたヒータを介して被処理体を必要な工程温度に加熱する。
シリコンソースガス(Si Source)はシラン又はジシランが必要に応じて選択されて使用され(又は他のシリコンソースガスも可能),キャリアガス(Carrier Gas)として窒素(N2)が使用される。シリコンソースガス供給源とキャリアガス供給源は,チェンバに連結された一つのメイン供給ラインに連結されてチェンバに共に供給される。
酸化ガス(Oxidizing Gas)は酸化窒素(N2O)又は酸素(O2),H2Oが使用され,酸化ガス供給源はチェンバに連結された供給ラインに連結されてチェンバに供給される。この際,ラインヒータ(Line Heater)が供給ラインの上に設置されるが,酸化ガスはラインヒータを介して必要な工程温度に加熱された状態でチェンバに供給される。ラインヒータは公知の技術であるため,詳細な説明は省略する。
図1を介して酸化シリコン膜を形成する方法を説明すると,被処理体がチェンバ内のサセプタに置かれた状態で必要な工程温度/圧力に調節される。工程温度はサセプタに設置されたヒータによって調節され,工程圧力はチェンバに連結された排気ライン/ポンプ(図示せず)を介して調節される。工程温度は400℃以下である。
次に,メイン供給ラインを介してシリコンソースガスとキャリアガスが供給され,供給ラインを介して酸化ガスが供給される。この際,シリコンソースガスとキャリアガスは常温状態で供給されるが,酸化ガスはラインヒータを介して加熱された状態で供給される。
ラインヒータは酸化ガスを熱分解温度以上に加熱するため,酸化ガスは熱分解された状態でチェンバ内部に供給される。但し,酸化ガスがチェンバ内部に供給される前に自然冷却され,チェンバはコールドウォール(cold wall)方式を採択しているため,チェンバ内部に供給される酸化ガスの温度は100℃未満であるが,酸化ガスは熱分解された状態を維持するため,酸化シリコン膜を形成するのに何の影響もない。
また,酸化ガスが被処理体(又は基板)の温度より高ければ,被処理体に形成された下地膜に影響を及ぼす可能性があるため,酸化ガスの温度は被処理体の温度(例えば,400℃)より低くなければならない。このような方式を介し,被処理体の温度が400℃以下の場合であっても酸化シリコン膜が形成される。
図2及び図3は,酸化ガスを加熱して供給した場合と,加熱しないで供給した場合の被処理体の温度による薄膜形成率を示すグラフである。図2に示したように,チェンバ内部の温度(又は被処理体の温度)が300乃至400℃であれば,酸化ガスを加熱せずに供給すると酸化シリコン膜は全く形成されない。それに対し,ラインヒータを介して酸化ガスを加熱して供給した場合,被処理体の温度が400℃以下の場合であっても酸化シリコン膜が形成され,300℃でも薄膜形成率(D/R)は1.57を示すため,酸化シリコン膜の工程温度(又は被処理体の温度)を300℃まで下げても酸化シリコン膜が形成されることが分かる。特に,薄膜形成率は工程温度によっておおよそ線形的に増加することが分かる。
また,図3に示すように,処理体の温度が300乃至350℃であれば,酸化ガスを加熱せずに供給すると酸化シリコン膜は全く形成されない。それに対し,ラインヒータを介して酸化ガスを加熱して供給した場合,被処理体の温度が400℃以下の場合であっても酸化シリコン膜が形成される。シラン(SiH4)の場合は300℃でも薄膜形成率(D/R)は0.07を示し,ジシラン(Si2H6)の場合は310℃でも薄膜形成率(D/R)は1.66を示すため,酸化シリコン膜の工程温度(又は被処理体の温度)を350℃未満に下げても酸化シリコン膜が形成されることが分かる。特に,薄膜形成率は工程温度によっておおよそ線形的に増加することが分かる。
図4は,同じ下地膜に対して薄膜の平均粗さを示すグラフである。下地膜(Underlayer)として熱酸化膜1000Åを蒸着した後,上述したように酸化ガスを加熱して供給する方式で400℃未満でシリコン酸化膜(LTO)を3Å蒸着し,その上に多様な上部膜を形成した場合,上部膜の平均粗さが相当改善されることが分かる。
詳しくは,低温でボランがドープされた非晶質シリコン膜を300℃で下地膜の上部に蒸着する場合,シリコン酸化膜(LTO)を蒸着したら表面粗さが1.011から0.475に改善された。また,アンドープされた非晶質シリコン膜を500℃で下地膜の上部に蒸着する場合,シリコン酸化膜(LTO)を蒸着したら表面粗さが0.536から0.244に改善された。詳しくは,リンがドープされた非晶質シリコン膜を500℃で下地膜の上部に蒸着する場合,シリコン酸化膜(LTO)を蒸着したら表面粗さが0.589から0.255に改善された。
図5は,多様な下地膜に対して薄膜の平均粗さを示すグラフである。多様な下地膜に対し,上述したように酸化ガスを加熱して供給する方式で400℃未満でシリコン酸化膜(LTO)を3Å蒸着し,その上に低温でボロンがドープされた非晶質シリコン薄膜を300℃で形成した場合,上部膜の平均粗さが相当改善されることが分かる。
詳しくは,低温でボランがドープされた非晶質シリコン膜を薄膜が形成されていない(Bare)被処理体の上部に蒸着する場合,シリコン酸化膜(LTO)を蒸着したら表面粗さが0.978から0.442に改善された。また,低温でボランがドープされた非晶質シリコン膜を下地膜である熱酸化膜1000Åの上部に蒸着する場合,シリコン酸化膜(LTO)を蒸着したら表面粗さが1.011から0.475に改善された。また,低温でボランがドープされた非晶質シリコン膜を下地膜である窒化膜500Åの上部に蒸着する場合,シリコン酸化膜(LTO)を蒸着したら表面粗さが0.809から0.733に改善された。また,低温でボランがドープされたシリコン膜を下地膜である非晶質カーボン膜(ACL)200Åの上部に蒸着する場合,シリコン酸化膜(LTO)を蒸着したら表面粗さが0.826から0.631に改善された。図6は,酸化シリコン膜の厚さによる薄膜の平均粗さを示すグラフである。図6に示したように,低温でボロンがドープされた非晶質シリコン膜を薄膜が形成されていない被処理体の上部に蒸着する場合,シリコン酸化膜(LTO)の厚さが増加することで平均粗さが改善されることが分かる。
図7は,工程温度(又は被処理体の温度)による薄膜の平均粗さを示すグラフである。図7に示したように,低温でボロンがドープされた非晶質シリコン膜を薄膜が形成されていない被処理体の上部に蒸着する場合,工程温度(又は被処理体の温度)に応じて平均粗さが異なる。詳しくは,工程温度(又は被処理体の温度)が300℃であれば,ジシランを利用してシリコン酸化膜(LTO)を3Å形成したら,平均粗さが0.978から0.442に改善されることが分かる。また,工程温度(又は被処理体の温度)が600℃であれば,ジシランを利用してシリコン酸化膜(LTO)を8Å形成したら,平均粗さは0.534に改善され,工程温度(又は被処理体の温度)が600℃であれば,モノシランを利用してシリコン酸化膜(LTO)を8Å形成したら,平均粗さは0.493に改善されることが分かる。
図8は,多様な被処理体の温度に対して酸化ガスの加熱温度による薄膜形成率を示すグラフである。図8に示したように,酸化ガスを900℃に加熱して供給したら,工程温度(又は被処理体の温度)による薄膜形成率が増加することが分かる。
また,工程温度を400℃にした場合,酸化ガスの加熱温度が減少することで薄膜形成率が減少することが分かるが,これは酸化ガスの加熱温度が減少する場合,酸化ガスの熱分解程度が減少することによると考えられる。
図9は,酸化ガスの流量による薄膜形成率を示すグラフである。図9に示したように,酸化ガスの流量が6000SCCM未満であれば薄膜形成率が微々に示されるため,酸化ガスの流量は6000SCCM以上であることが好ましい。
図10は,工程圧力による薄膜形成率を示すグラフである。図10に示したように,チェンバ内部の工程圧力が50乃至100Torrであれば薄膜形成率が高く示されるため,工程圧力は50乃至100Torrであることが好ましいが,必要によっては25乃至150Torrであってもよい。
図11は,Siソースガスの流量による薄膜形成率を示すグラフである。図11に示したように,ジシランの流量が70SCCM未満であれば薄膜形成率が微々に示されるため,ジシランの流量は70乃至100SCCM以上であることが好ましい。
一方,本実施例では酸化ガスを加熱して供給することで酸化シリコン膜を形成しているが,同じ方式で,窒化ガス(例えば,NH3)を加熱して供給することで窒化シリコン膜を形成してもよい。
本発明を好ましい実施例を介して詳細に説明したが,これとは異なる形態の実施例も可能である。よって,以下に記載の請求項の技術的思想と範囲は,これらの好ましい実施例に限定されない。
本発明は,多様な形態の半導体の製造設備及び製造方法に応用することができる。

Claims (9)

  1. チェンバ内に被処理体を搬入し,前記被処理体の温度を400℃以下にして,Siソースガスと酸化ガスを前記チェンバ内に供給して前記被処理体の表面に酸化シリコン膜を形成する薄膜形成方法であって,
    前記酸化ガスは,前記チェンバ内に供給される前に400℃を超過する温度に加熱されて熱分解された後,常温状態である前記Siソースガスと混合され,熱分解された状態で前記被処理体の温度より低い温度に冷却されて前記チェンバ内に供給され,前記酸化シリコン膜を形成する薄膜形成方法。
  2. 前記酸化ガスは700℃乃至900℃に加熱される請求項1記載の薄膜形成方法。
  3. 前記酸化ガスはN 2 O又はO 2 であり,
    前記チェンバ内に供給される流量が3000乃至7000SCCMである請求項1記載の薄膜形成方法。
  4. 前記Siソースガスはシラン又はジシランであり,
    前記チェンバ内に供給される流量が50乃至100SCCMである請求項1記載の薄膜形成方法。
  5. 前記チェンバ内の圧力は25乃至150Torrである請求項1記載の薄膜形成方法。
  6. 前記方法は,
    前記酸化シリコン膜の上部に上部薄膜を形成するステップを更に含み,
    前記上部薄膜は,ボロン(B)がドープされた非晶質シリコン薄膜やアンドープされた非晶質シリコン薄膜,リン(P)がドープされた非晶質シリコン薄膜のうちいずれか一つである請求項1記載の薄膜形成方法。
  7. 前記酸化シリコン膜は3Åである請求項6記載の薄膜形成方法。
  8. 前記方法は,
    前記酸化シリコン膜を形成する前に,下地膜を形成し,前記下地膜の上部に前記酸化シリコン膜を形成するステップを更に含むが,
    前記下地膜は,熱酸化膜,窒化シリコン膜,非晶質カーボン膜のうちいずれか一つである請求項1記載の薄膜形成方法。
  9. 酸化シリコン膜を形成する薄膜形成装置において,外部から遮断された内部空間を有し,前記内部空間内で工程が行われるチェンバと,
    前記チェンバ内に設置されて被処理体が置かれ,内蔵されたヒータを備えるサセプタと,
    シリコンソースガスが貯蔵されたシリコンソースガス供給源と,
    酸化ガスが貯蔵された酸化ガスソース供給源と,
    キャリアガスが貯蔵されたキャリアガス供給源と,
    前記チェンバに連結されたメイン供給ラインと,
    前記メイン供給ラインから分岐して前記シリコンソースガス供給源に連結され,前記メイン供給ラインに常温状態である前記シリコンソースガスを供給するシリコンソース供給ラインと,
    前記メイン供給ラインから分岐して前記キャリアガス供給源に連結され,前記メイン供給ラインに前記キャリアガスを供給するキャリアガス供給ラインと,
    前記メイン供給ラインから分岐して前記酸化ガスソース供給源に連結され、前記メイン供給ラインに前記酸化ガスを供給する酸化ガス供給ラインと,
    前記酸化ガス供給ラインに設置され、前記酸化ガスを400を超過する温度に加熱して熱分解する酸化ガスヒータと,を含み,
    前記酸化ガスは,前記メイン供給ライン内で前記シリコンソースガスと混合されると共に,前記酸化ガス供給ライン及び前記メイン供給ラインに沿って移動する過程で前記被処理体の温度より低い温度に冷却され,熱分解された状態で,チェンバ内に供給されて前記酸化シリコン膜を形成可能な,薄膜形成装置。
JP2021513208A 2018-09-11 2019-09-09 薄膜形成方法 Active JP7289465B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0108446 2018-09-11
KR1020180108446A KR102018318B1 (ko) 2018-09-11 2018-09-11 박막 형성 방법
PCT/KR2019/011646 WO2020055066A1 (ko) 2018-09-11 2019-09-09 박막 형성 방법

Publications (2)

Publication Number Publication Date
JP2021536681A JP2021536681A (ja) 2021-12-27
JP7289465B2 true JP7289465B2 (ja) 2023-06-12

Family

ID=67950715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021513208A Active JP7289465B2 (ja) 2018-09-11 2019-09-09 薄膜形成方法

Country Status (6)

Country Link
US (1) US20220049349A1 (ja)
JP (1) JP7289465B2 (ja)
KR (1) KR102018318B1 (ja)
CN (1) CN112703580A (ja)
TW (1) TWI725541B (ja)
WO (1) WO2020055066A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043313A (ja) 2000-07-25 2002-02-08 Tokyo Electron Ltd シリコン酸化膜の形成方法及び形成装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
JPH06244426A (ja) * 1993-02-04 1994-09-02 Toagosei Chem Ind Co Ltd 薄膜形成用ガラス基板の製造方法
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
JPH09270421A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 表面処理装置および表面処理方法
WO1999057330A1 (en) * 1998-05-01 1999-11-11 Desu Seshu B Oxide/organic polymer multilayer thin films deposited by chemical vapor deposition
US6884295B2 (en) * 2000-05-29 2005-04-26 Tokyo Electron Limited Method of forming oxynitride film or the like and system for carrying out the same
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
CN100439561C (zh) * 2002-04-19 2008-12-03 马特森技术公司 使用低蒸气压气体前体向基材上沉积膜的系统
JP4239744B2 (ja) * 2003-08-01 2009-03-18 三菱電機株式会社 薄膜トランジスタの製造方法
DE102005033710B3 (de) 2005-07-19 2007-01-25 Infineon Technologies Ag Halbleiterspeichermodul mit Fehlerkorrektur
US8486792B2 (en) * 2008-05-13 2013-07-16 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
JP2010192755A (ja) * 2009-02-19 2010-09-02 Tokyo Electron Ltd シリコン酸化膜の成膜方法および半導体装置の製造方法
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
EP2875166B1 (en) * 2012-07-20 2018-04-11 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications
US9777378B2 (en) * 2015-01-07 2017-10-03 Applied Materials, Inc. Advanced process flow for high quality FCVD films
JP6479560B2 (ja) * 2015-05-01 2019-03-06 東京エレクトロン株式会社 成膜装置
US10703915B2 (en) * 2016-09-19 2020-07-07 Versum Materials Us, Llc Compositions and methods for the deposition of silicon oxide films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043313A (ja) 2000-07-25 2002-02-08 Tokyo Electron Ltd シリコン酸化膜の形成方法及び形成装置

Also Published As

Publication number Publication date
JP2021536681A (ja) 2021-12-27
CN112703580A (zh) 2021-04-23
US20220049349A1 (en) 2022-02-17
KR102018318B1 (ko) 2019-09-04
WO2020055066A1 (ko) 2020-03-19
TW202020207A (zh) 2020-06-01
TWI725541B (zh) 2021-04-21

Similar Documents

Publication Publication Date Title
US10497561B2 (en) Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
JP7171604B2 (ja) 高アスペクト比トレンチをアモルファスシリコン膜で間隙充填するための2段階プロセス
US9552980B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
US20070111545A1 (en) Methods of forming silicon dioxide layers using atomic layer deposition
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
TWI737612B (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2022516312A (ja) 漏れ電流が少ない、ケイ素ホウ素を含む膜の形成方法
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
US11011371B2 (en) SiBN film for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structure material
JP6760833B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6667410B2 (ja) ハードマスクおよびその製造方法
JP7289465B2 (ja) 薄膜形成方法
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP7083890B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6814057B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102671300B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW201606116A (zh) 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置
KR20100003600A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230519

R150 Certificate of patent or registration of utility model

Ref document number: 7289465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150