WO2013180483A1 - 탄화규소 에피 웨이퍼 및 이의 제조 방법 - Google Patents

탄화규소 에피 웨이퍼 및 이의 제조 방법 Download PDF

Info

Publication number
WO2013180483A1
WO2013180483A1 PCT/KR2013/004754 KR2013004754W WO2013180483A1 WO 2013180483 A1 WO2013180483 A1 WO 2013180483A1 KR 2013004754 W KR2013004754 W KR 2013004754W WO 2013180483 A1 WO2013180483 A1 WO 2013180483A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
silicon carbide
susceptor
epi
surface treatment
Prior art date
Application number
PCT/KR2013/004754
Other languages
English (en)
French (fr)
Inventor
강석민
김지혜
김익찬
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US14/404,467 priority Critical patent/US20150144964A1/en
Priority to CN201380035073.8A priority patent/CN104428872A/zh
Publication of WO2013180483A1 publication Critical patent/WO2013180483A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Definitions

  • Embodiments relate to silicon carbide epi wafers and methods of making the same.
  • chemical vapor deposition is widely used in the art of forming various thin films on a substrate or a wafer.
  • the chemical vapor deposition method is a deposition technique involving a chemical reaction, and forms a semiconductor thin film, an insulating film, or the like on the wafer surface by using a chemical reaction of a source material.
  • Such chemical vapor deposition methods and deposition apparatuses have recently attracted attention as a very important technology among thin film formation technologies due to miniaturization of semiconductor devices, development of high efficiency, high power LEDs, and the like. It is currently used to deposit various thin films such as silicon films, oxide films, silicon nitride films or silicon oxynitride films, tungsten films and the like on a wafer.
  • a reactive gas capable of reacting with the wafer must be introduced.
  • a gaseous raw material such as silane (SiH 4 ), ethylene (C 2 H 4 ), which is a standard precursor, or a liquid raw material such as methyltrichlorosilane (MTS) is added thereto, and the raw material is heated to After the formation of intermediate compounds such as CH 3 , SiCl x, and the like, these intermediate compounds were introduced into the deposition unit and reacted with the wafer located in the susceptor to deposit a silicon carbide epi layer.
  • Embodiments provide an epi wafer fabrication method and an epi wafer fabricated method capable of producing high quality silicon carbide epi wafers by reducing surface defects and / or surface roughness of the wafer.
  • An epi wafer manufacturing method includes preparing a wafer in a susceptor; Surface treating the wafer; And growing an epitaxial layer on the wafer.
  • An epi wafer includes a wafer; And an epitaxial layer formed on the wafer, wherein the surface defect of the wafer is 0.5 ea / cm 2.
  • a surface treatment process for surface treating the wafer is first performed before the epi layer is grown.
  • the surface treatment of the wafer may reduce surface defects of the wafer and improve surface roughness. That is, by the surface treatment process of the wafer, unstable silicon (Si) atoms present on the surface of the wafer can be controlled. That is, silicon present on the surface of the silicon carbide bulk wafer may form a constant protrusion on the surface of the wafer to roughen the surface of the silicon carbide wafer. Such surface roughness may cause defects on the silicon carbide wafer. Accordingly, the defect may be extended when the silicon carbide epitaxial layer is deposited on the silicon carbide wafer, thereby affecting the silicon carbide epitaxial layer.
  • the epi wafer manufacturing method according to the embodiment is a surface defect that may occur when growing the epi layer on the wafer by controlling the unstable silicon atoms present on the surface of the wafer by the etching process using the surface treatment gas, Step bunching or surface roughness can be reduced. Accordingly.
  • the surface defects, step bunching or surface roughness of the wafer may be reduced through the surface treatment of the wafer to manufacture a high quality silicon carbide epi wafer.
  • the surface defects of the silicon carbide epitaxial wafer can be reduced to less than 0.5 ea / cm 2, and the surface roughness to less than 1 nm, so that the silicon carbide epitaxial wafer according to the embodiment can be used as an electronic material of high quality and high efficiency.
  • FIG. 2 is an exploded perspective view illustrating a deposition apparatus according to an embodiment of the present invention
  • FIG. 3 is a perspective view showing a deposition apparatus according to the embodiment
  • FIG. 4 is a part of a cross-sectional view taken along line II ′ in FIG. 3;
  • SEM scanning electron micrographs
  • each layer, region, pattern, or structure may be “on” or “under” the substrate, each layer, region, pad, or pattern.
  • Substrate formed in includes all formed directly or through another layer. Criteria for the top / bottom or bottom / bottom of each layer will be described with reference to the drawings.
  • each layer (film), region, pattern, or structure may be modified for clarity and convenience of description, and thus do not necessarily reflect the actual size.
  • FIGS. 2 to 4 are exploded perspective views, perspective views, and cross-sectional views of a susceptor for describing the epi wafer manufacturing method according to the embodiment. to be.
  • an epitaxial wafer manufacturing method includes preparing a wafer in a susceptor (ST10); Surface treating the wafer (ST20); And growing an epitaxial layer on the wafer (ST30).
  • the wafer In preparing the wafer in the susceptor (ST10), the wafer may be positioned in the susceptor located in the chamber.
  • the wafer may be a silicon carbide wafer.
  • the epi wafer manufacturing method according to the embodiment may be a silicon carbide epi wafer manufacturing method.
  • the wafer is 4H-silicon carbide, with an off angle of 3 ° to 10 °.
  • the off angle may be defined as an angle at which the wafer is inclined with respect to the (0001) Si plane and the (000-1) C plane.
  • the surface of the wafer may be etched using a surface treatment gas.
  • the surface treating step (ST20) may include introducing a surface treating gas into the susceptor; And heating the susceptor.
  • the surface treatment gas introduced into the susceptor is a compound containing hydrogen (H) and chlorine (Cl).
  • the surface treatment gas may be hydrogen chloride (HCl).
  • the surface of the wafer may be etched using the hydrogen chloride to perform surface treatment.
  • the embodiment is not limited thereto, and the surface of the wafer may be etched using various surface treatment gases including chlorine and hydrogen.
  • the flow rate of the surface treatment gas may be about 100 ml / min or more.
  • the flow rate of the surface treatment gas may be about 100 ml / min to about 500 ml / min. That is, the chlorine gas may be introduced into the susceptor at a flow rate of about 100 ml / min to about 500 ml / min.
  • the flow rate range of the surface treatment gas is a range set in consideration of the degree of etching by the surface treatment of the wafer.
  • the susceptor may be heated to heat the surface of the wafer.
  • the heating temperature may be at least about 1500 °C temperature.
  • the heating temperature of the susceptor may be about 1500 °C to about 1600 °C. That is, the etching process of the wafer surface by the surface treatment gas may be performed at about 1500 ° C to about 1600 ° C. More preferably, the surface treatment process may proceed for about 5 minutes in the temperature range of about 1500 °C to about 1600 °C.
  • the pressure inside the susceptor may be about 50 mbar or more.
  • the pressure inside the susceptor may be about 50 mbar to about 100 mbar.
  • silicon carbide bulk wafers have irregularities formed on the surface of the wafer by the silicon present on the surface, thereby roughening the surface of the silicon carbide wafer. Such surface roughness may cause defects to be generated on the silicon carbide wafer, and thus, when the silicon carbide epitaxial layer is deposited on the silicon carbide wafer, the defects may be extended to affect the silicon carbide epitaxial layer. Can be.
  • surface defects include droplets, triagle defects (or triangle defects), pit, wavey pit, and particles.
  • the surface treatment process of the wafer mentioned in the embodiment of the present invention can reduce the surface defects of the wafer and improve the surface roughness. That is, during the surface treatment, the silicon carbide wafer is heated to 1500 ° C. to about 1600 ° C., and the pressure inside the susceptor is maintained at about 50 mbar to about 100 mbar, thereby preventing unstable silicon (Si) atoms present on the surface of the wafer. Can be controlled.
  • the surface defects, step bunching or surface roughness of the wafer may be reduced through the surface treatment of the wafer to manufacture a high quality silicon carbide epi wafer.
  • the epitaxial layer is grown on the surface-treated wafer.
  • the epi layer may be a silicon carbide epi layer.
  • the epitaxial layer may be deposited on the wafer through a deposition apparatus including a susceptor.
  • FIGS. 2 to 4 are exploded perspective views, perspective views and cross-sectional views of the susceptor for explaining the epi wafer manufacturing method according to the embodiment.
  • the deposition apparatus includes a chamber 10, a susceptor 20, a source gas line 40, a wafer holder 30, and an induction coil 50.
  • the chamber 10 may have a cylindrical tube shape. Alternatively, the chamber 10 may have a rectangular box shape. The chamber 10 may accommodate the susceptor 20, the source gas line 40, and the wafer holder 30.
  • both ends of the chamber 10 are hermetically sealed, and the chamber 10 may prevent inflow of external gas and maintain a degree of vacuum.
  • the chamber 10 may include quartz having high mechanical strength and excellent chemical durability.
  • the chamber 10 has improved heat resistance.
  • the heat insulating part 60 may be further provided in the chamber 10.
  • the heat insulating part 60 may perform a function of preserving heat in the chamber 10.
  • Examples of the material used as the heat insulating part include nitride ceramics, carbide ceramics or graphite.
  • the susceptor 20 is disposed in the chamber 10.
  • the susceptor 20 receives the source gas line 40 and the wafer holder 30.
  • the susceptor 20 accommodates a substrate such as the wafer (W).
  • the reaction gas is introduced into the susceptor 20 through the source gas line 40.
  • the susceptor 20 may include a susceptor upper plate 21, a susceptor lower plate 22, and susceptor side plates 23.
  • the susceptor upper plate 21 and the susceptor lower plate 22 face each other.
  • the susceptor 20 may be manufactured by placing the susceptor upper plate 21 and the susceptor lower plate 22 and attaching the susceptor side plates 23 to both sides thereof.
  • a space for the gas passage may be made in the susceptor 20 of the rectangular parallelepiped.
  • the susceptor 20 may include graphite having high heat resistance and easy processing to withstand conditions such as high temperature.
  • the susceptor 20 may have a structure in which silicon carbide is coated on the graphite body.
  • the susceptor 20 may be induction heated by itself.
  • the fuel supplied to the susceptor 20, that is, the reaction gas may be decomposed into an intermediate compound by heat, and in this state, may be deposited on the wafer W or the like.
  • the fuel may include a liquid, gaseous or solid raw material containing carbon and silicon.
  • the liquid raw material may include methyl trichlorosilane (MTS) or trichlorosilane (TCS).
  • the gas phase raw material may include silane (SiH 4 ), ethylene (C 2 H 4 ) and hydrogen chloride (HCl) or silane, propane (C 3 H 8 ) and hydrogen chloride.
  • the carrier gas may further include hydrogen (H 2 ).
  • the raw material is decomposed into radicals containing silicon, carbon or chlorine, and a silicon carbide epitaxial layer may be grown on the wafer (W). More specifically, the radical can be CH x ⁇ (1 ⁇ x ⁇ 4) or SiCl x ⁇ (1 ⁇ x ⁇ 4) including CH 3 , SiCl, SiCl 2 , SiHCl 2 , SiHCl 2 , etc. have.
  • the ratio of carbon, silicon, chlorine and hydrogen contained in the intermediate compound are each adjusted constantly.
  • the molar ratio of carbon and silicon is 0.7 to 1
  • the molar ratio of silicon and hydrogen may be 0.03 to 0.45.
  • the source gas line 40 may have a square tube shape.
  • Examples of the material used for the source gas line 40 include quartz and the like.
  • the wafer holder 30 is disposed in the susceptor 20.
  • the wafer holder 30 may be disposed at the rear of the susceptor 20 based on the direction in which the source gas flows.
  • the wafer holder 30 supports the wafer (W). Examples of the material used for the wafer holder 30 include silicon carbide or graphite.
  • the induction coil 50 is disposed outside the chamber 10.
  • the induction coil 50 may surround the outer circumferential surface of the chamber 10.
  • the induction coil 50 may induce heat generation of the susceptor 20 through electromagnetic induction.
  • the induction coil 50 may wind an outer circumferential surface of the chamber 10.
  • the susceptor 20 may be heated to a temperature of about 1500 ° C. to about 1700 ° C. by the induction coil 50. That is, the susceptor 20 may be heated to the epitaxial growth temperature by the induction coil 50. Thereafter, at a temperature of 1500 ° C. to 1700 ° C., the source gas is decomposed into an intermediate compound, introduced into the susceptor, and injected into the wafer (W). By the radicals injected onto the wafer W, a silicon carbide epitaxial layer is formed on the wafer W.
  • the silicon carbide epitaxial growth apparatus forms a thin film such as the epi layer on a substrate such as the wafer W, and the remaining gas is disposed at an end of the susceptor 20. Through, it can be discharged to the outside.
  • the epi wafer manufacturing method according to the embodiment can reduce the surface defects and the surface roughness of the wafer by controlling the unstable silicon (Si) atoms present on the surface of the wafer by the wafer surface treatment process.
  • the epi wafer manufacturing method according to the embodiment can produce a high quality silicon carbide epi wafer having a surface defect of 0.5 ea / cm 2 or less and surface roughness of 1.0 nm or less.
  • the epi wafer manufacturing method includes a wafer; And an epitaxial layer formed on the wafer, wherein the surface defect of the wafer is 0.5 ea / cm 2, and the surface roughness of the wafer is 1.0 nm or less.
  • the reaction was carried out at a temperature of about 1600 ° C to grow a silicon carbide epitaxial layer on the silicon carbide wafer, thereby producing a silicon carbide epitaxial wafer.
  • a silicon carbide epitaxial wafer was manufactured in the same manner as in Example 1, except that the surface treatment process was not performed.
  • the silicon carbide epitaxial wafer manufactured through the surface treatment process has lower surface defects and surface roughness than the silicon carbide epitaxial wafer without the surface treatment process.
  • 5 to 8 are scanning electron microscope (SEM) micrographs of silicon carbide epitaxial wafers subjected to the surface treatment process
  • FIG. 9 is a scanning electron micrograph of the silicon carbide epitaxial wafers without the surface treatment process.
  • Figure 5 is an epi wafer surface-treated at a pressure of 50 mbar
  • Figure 6 is 100 mbar
  • Figure 7 is a hydrogen chloride gas at a flow rate of 200ml / min
  • Figure 8 is a hydrogen chloride gas at a flow rate of 500ml / min
  • the epi wafer was surface treated by adding.
  • surface defects of the wafer may be reduced and surface roughness may be improved by the surface treatment process. That is, silicon present on the surface of the silicon carbide bulk wafer may form a constant protrusion on the surface of the wafer to roughen the surface of the silicon carbide wafer. Such surface roughness may cause defects to be generated on the silicon carbide wafer, and thus, when the silicon carbide epitaxial layer is deposited on the silicon carbide wafer, the defects may be extended to affect the silicon carbide epitaxial layer. Can be.
  • the silicon carbide epitaxial wafer manufacturing method and silicon carbide epitaxial wafer according to the embodiment is the surface treatment
  • the gas etching process surface defects, step bunching or surface roughness that may occur when growing an epitaxial layer on the wafer by controlling unstable silicon atoms present on the surface of the wafer can be reduced.
  • the surface defects can be reduced to less than 0.5 ea / cm2, the surface roughness to less than 1nm, the epi wafer manufacturing method according to the embodiment can produce a high quality silicon carbide epi wafer, the epi according to the embodiment Wafers can be used as electronic materials of high quality and high efficiency.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실시예에 따른 에피 웨이퍼 제조 방법은, 서셉터 내에 웨이퍼를 준비하는 단계; 상기 서셉터를 가열하고 표면처리 가스를 투입하여 상기 웨이퍼를 표면 처리하는 단계; 및 상기 웨이퍼 상에 에피층을 성장시키는 단계를 포함한다. 실시예에 따른 에피 웨이퍼는, 웨이퍼; 및 상기 웨이퍼 상에 형성되는 에피층을 포함하고, 상기 웨이퍼의 표면 결함은 0.5 ea/㎠ 이다.

Description

탄화규소 에피 웨이퍼 및 이의 제조 방법
실시예는 탄화규소 에피 웨이퍼 및 이의 제조 방법에 관한 것이다.
일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다.
이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 매우 중요한 기술로 주목받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
일례로, 기판 또는 웨이퍼 상에 탄화규소 박막을 증착하기 위해서는, 웨이퍼와 반응할 수 있는 반응 가스가 투입되어야 한다. 종래에는 원료로서, 표준 전구체인 실란(SiH4), 에틸렌(C2H4)과 같은 기상 원료 또는, 메틸트리클로로실레인(methyltrichlorosilane;MTS)과 같은 액상 원료를 투입하고, 상기 원료를 가열하여 CH3, SiClx 등의 중간 화합물을 생성한 후, 이러한 중간 화합물이 증착부에 투입되어 서셉터 내에 위치하는 웨이퍼와 반응하여 탄화규소 에피층을 증착하였다.
그러나, 상기 탄화규소 상에 에피층을 증착시에는 웨이퍼 상에 발생할 수 있는 결함(defect) 또는 표면 조도 등의 문제점이 발생할 수 있다. 상기 웨이퍼의 결함 또는 표면 조도는 상기 탄화규소 에피 웨이퍼의 품질을 저하시킬 수 있다.
이에 따라, 상기 결함 또는 표면 조도와 같은 문제점을 해결할 수 있는 탄화규소 에피 웨이퍼 및 이의 제조 방법의 필요성이 대두된다.
실시예는 웨이퍼의 표면 결함 및/또는 표면 조도를 감소시켜 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있는 에피 웨이퍼 제조 방법 및 제조된 에피 웨이퍼를 제공한다.
실시예에 따른 에피 웨이퍼 제조 방법은, 서셉터 내에 웨이퍼를 준비하는 단계; 상기 웨이퍼를 표면 처리하는 단계; 및 상기 웨이퍼 상에 에피층을 성장시키는 단계를 포함한다.
실시예에 따른 에피 웨이퍼는, 웨이퍼; 및 상기 웨이퍼 상에 형성되는 에피층을 포함하고, 상기 웨이퍼의 표면 결함은 0.5 ea/㎠ 이다.
실시예에 따른 에피 웨이퍼 제조 방법은 에피층을 성장시키기 전에 상기 웨이퍼를 표면처리하는 표면처리 공정을 먼저 수행한다.
이에 따라. 상기 웨이퍼의 표면처리 공정에 의해 상기 웨이퍼의 표면 결함을 감소시키고, 표면 조도를 향상시킬 수 있다. 즉, 상기 웨이퍼의 표면처리 공정에 의해, 상기 웨이퍼의 표면에 존재하는 불안정한 규소(Si) 원자를 제어할 수 있다. 즉, 탄화규소 벌크 웨이퍼의 표면에 존재하는 규소는 상기 웨이퍼의 표면에 일정한 돌출부를 형성하여 상기 탄화규소 웨이퍼의 표면을 거칠게 할 수 있는데, 이러한 표면 거칠기는 탄화규소 웨이퍼 상에 결함이 생성되는 원인이 될 수 있고, 이에 따라, 상기 탄화규소 웨이퍼 상에 탄화규소 에피층을 증착할 때 상기 결함이 연장되어 상기 탄화규소 에피층에도 영향을 줄 수 있다.
따라서, 실시예에 따른 에피 웨이퍼 제조 방법은 상기 표면처리 가스를 이용한 에칭 공정에 의해, 웨이퍼의 표면에 존재하는 불안정한 규소 원자를 제어 하여 상기 웨이퍼 상에 에피층을 성장시킬 때 발생할 수 있는 표면 결함, 스텝 번칭(step bunching) 또는 표면 조도를 감소할 수 있다. 이에 따라. 실시예에 따른 에피 웨이퍼 제조 방법은 상기 웨이퍼의 표면처리를 통해, 상기 웨이퍼의 표면 결함, 스텝 번칭 또는 표면 조도를 감소시켜, 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있다.
또한, 탄화규소 에피 웨이퍼의 표면 결함을 0.5 ea/㎠ 미만으로, 표면 조도를 1㎚ 미만으로 감소시킬 수 있어, 실시예에 따른 탄화규소 에피 웨이퍼는 고품질 및 고효율의 전자 소재로서 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 공정 흐름도이고,
도 2는 본 발명의 실시예에 따른 증착 장치를 분해한 분해사시도이고,
도 3은 실시예에 따른 증착 장치를 도시한 사시도이며,
도 4는 도 3에서 I-I'를 따라서 절단한 단면도의 일부이고,
도 5 내지 도 9는 실시예 및 비교예에 따른 에피 웨이퍼의 주사전자현미경사진(SEM)을 도시한 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하. 도 1 내지 도 4를 참조하여 실시예에 따른 에피 웨이퍼 제조 방법을 설명한다.
도 1은 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 공정 흐름도이고, 도 2 내지 도 4는 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 서셉터의 분해 사시도, 사시도 및 단면도를 도시한 도면이다.
도 1을 참조하면, 실시예에 따른 에피 웨이퍼 제조 방법은, 서셉터 내에 웨이퍼를 준비하는 단계(ST10); 웨이퍼를 표면 처리하는 단계(ST20); 및 웨이퍼 상에 에피층을 성장시키는 단계(ST30)를 포함한다.
상기 서셉터 내에 웨이퍼를 준비하는 단계(ST10)에서는, 챔버 내에 위치하는 상기 서셉터 내에 상기 웨이퍼를 위치시킬 수 있다. 이때, 상기 웨이퍼는 탄화규소 웨이퍼일 수 있다. 즉, 실시예에 따른 에피 웨이퍼 제조 방법은 탄화규소 에피 웨이퍼 제조 방법일 수 있다. 구체적으로 웨이퍼는 4H-탄화규소이고, 오프각이 3°~10°이다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 웨이퍼가 기울어진 각도로 정의할 수 있다.
이어서, 상기 웨이퍼를 표면 처리하는 단계(ST20)에서는, 표면처리 가스를 이용하여 상기 웨이퍼의 표면을 에칭할 수 있다.
자세하게, 상기 웨이퍼를 표면 처리하는 단계(ST20)는, 상기 서셉터 내에 표면처리 가스를 투입하는 단계; 및 상기 서셉터를 가열하는 단계를 포함한다.
상기 서셉터 내에 투입되는 상기 표면처리 가스는 수소(H)와 염소(Cl)를 포함하는 화합물이다. 바람직하게는, 상기 표면처리 가스는 염화수소(HCl)일 수 있다. 더 자세하게, 상기 웨이퍼의 표면을 상기 염화수소를 이용하여 에칭하여 표면처리 할 수 있다. 그러나, 실시예는 이에 제한되지 않고, 염소와 수소를 포함하는 다양한 표면처리 가스를 이용하여, 상기 웨이퍼의 표면을 에칭할 수 있다.
이때, 상기 표면처리 가스의 유량은 약 100 ㎖/min 이상일 수 있다. 바람직하게는, 상기 표면처리 가스의 유량은 약 100 ㎖/min 내지 약 500 ㎖/min 일 수 있다. 즉, 상기 염화가스는 약 100 ㎖/min 내지 약 500 ㎖/min의 유량으로 상기 서셉터 내에 투입될 수 있다. 상기 표면처리 가스의 유량 범위는 상기 웨이퍼의 표면 처리에 의한 에칭 정도를 고려하여 설정된 범위이다. 즉, 상기 표면처리 가스의 유량 범위가 약 100 ㎖/min 내지 약 500 ㎖/min를 벗어나게 되면, 표면처리 공정 후 상기 에피층을 성장시킬 때, 상기 웨이퍼 표면의 표면 결함 및/또는 표면 조도(surface roughness)의 제어가 어려울 수 있다.
상기 서셉터 내에 상기 표면처리 가스가 투입한 후, 상기 서셉터를 가열하여 상기 웨이퍼의 표면을 가열할 수 있다. 상기 가열 온도는 약 1500℃ 이상의 온도일 수 있다. 바람직하게는, 상기 서셉터의 가열 온도는 약 1500℃ 내지 약 1600℃ 일 수 있다. 즉, 상기 표면처리 가스에 의한 상기 웨이퍼 표면의 에칭 공정은 약 1500℃ 내지 약 1600℃에서 진행될 수 있다. 더 바람직하게는, 상기 표면처리 공정은 약 1500℃ 내지 약 1600℃의 온도 범위에서 약 5분 동안 진행될 수 있다.
또한, 상기 표면처리 공정 중에는, 상기 서셉터 내부의 압력은 약 50 mbar 이상일 수 있다. 자세하게, 상기 서셉터 내부의 압력은 약 50 mbar 내지 약 100 mbar 일 수 있다.
일반적으로 탄화규소 벌크 웨이퍼는 표면에 존재하는 규소에 의해 상기 웨이퍼의 표면에 요철이 형성되어 상기 탄화규소 웨이퍼의 표면이 거칠어 진다. 이러한 표면 거칠기는 탄화규소 웨이퍼 상에 결함이 생성되는 원인이 될 수 있고, 이에 따라, 상기 탄화규소 웨이퍼 상에 탄화규소 에피층을 증착할 때 상기 결함이 연장되어 상기 탄화규소 에피층에도 영향을 줄 수 있다.
이러한 표면 결함의 종류로는 용적(droplet), triagle defect(또는 triangle defect), 피트(pit), 웨이비 피트(wavy pit), 파티클(particle)이 있다.
그러나, 본 발명의 일 실시예에서 언급된 웨이퍼의 표면처리 공정에 의해 상기 웨이퍼의 표면 결함을 감소시키고, 표면 조도를 향상시킬 수 있다. 즉, 표면처리시 탄화규소 웨이퍼를 1500℃ 내지 약 1600℃로 가열하고, 서셉터 내부의 압력은 약 50 mbar 내지 약 100 mbar으로 유지함으로써, 상기 웨이퍼의 표면에 존재하는 불안정한 규소(Si) 원자를 제어할 수 있다.
따라서, 웨이퍼의 표면에 존재하는 불안정한 규소 원자를 제어하여 상기 웨이퍼 상에 에피층을 성장시킬 때 발생할 수 있는 표면 결함, 스텝 번칭(step bunching) 또는 표면 조도를 감소할 수 있다. 이에 따라. 실시예에 따른 에피 웨이퍼 제조 방법은 상기 웨이퍼의 표면처리를 통해, 상기 웨이퍼의 표면 결함, 스텝 번칭 또는 표면 조도를 감소시켜, 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있다.
이어서, 상기 웨이퍼 상에 에피층을 성장시키는 단계(ST30)에서는, 상기 표면처리된 웨이퍼 상에 에피층을 성장시킨다. 여기서, 상기 에피층은 탄화규소 에피층일 수 있다.
상기 웨이퍼 상에 에피층을 성장시키는 단계(ST30)는 서셉터를 포함하는 증착 장치를 통해 상기 웨이퍼 상에 에피층을 증착할 수 있다.
도 2 내지 도 4는 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 서셉터의 분해 사시도, 사시도 및 단면도를 도시한 도면이다.
도 2 내지 도 4를 참조하면, 상기 증착 장치는, 챔버(10), 서셉터(20), 소스 기체 라인(40), 웨이퍼 홀더(30) 및 유도 코일(50)을 포함한다.
상기 챔버(10)는 원통형 튜브 형상을 가질 수 있다. 이와는 다르게, 상기 챔버(10)는 사각 박스 형상을 가질 수 있다. 상기 챔버(10)는 상기 서셉터(20), 상기 소스 기체 라인(40) 및 상기 웨이퍼 홀더(30)를 수용할 수 있다.
또한, 상기 챔버(10)의 양 끝단들은 밀폐되고, 상기 챔버(10)는 외부의 기체유입을 막고 진공도를 유지할 수 있다. 상기 챔버(10)는 기계적 강도가 높고, 화학적 내구성이 우수한 석영(quartz)을 포함할 수 있다. 또한, 상기 챔버(10)는 향상된 내열성을 가진다.
또한, 상기 챔버(10) 내에 단열부(60)가 더 구비될 수 있다. 상기 단열부(60)는 상기 챔버(10) 내의 열을 보존하는 기능을 수행할 수 있다. 상기 단열부로 사용되는 물질의 예로서는 질화물 세라믹, 탄화물 세라믹 또는 흑연 등을 들 수 있다.
상기 서셉터(20)는 상기 챔버(10) 내에 배치된다. 상기 서셉터(20)는 상기 소스 기체 라인(40) 및 상기 웨이퍼 홀더(30)를 수용한다. 또한, 상기 서셉터(20)는 상기 웨이퍼(W) 등과 같은 기판을 수용한다. 또한, 상기 소스 기체 라인(40)을 통하여, 상기 서셉터(20) 내부로 상기 반응 기체가 유입된다.
도 2에 도시된 바와 같이, 상기 서셉터(20)는 서셉터 상판(21), 서셉터 하판(22) 및 서셉터 측판(23)들을 포함할 수 있다. 또한, 서셉터 상판(21)과 서셉터 하판(22)은 서로 마주보며 위치한다.
상기 서셉터(20)는 상기 서셉터 상판(21)과 상기 서셉터 하판(22)을 위치시키고 양 옆에 상기 서셉터 측판(23)들을 위치시킨 후 합착하여 제조할 수 있다.
그러나 실시예가 이에 한정되는 것은 아니므로, 직육면체의 서셉터(20)에 가스 통로를 위한 공간을 내어 제조할 수 있다.
상기 서셉터(20)는 고온 등의 조건에서 견딜 수 있도록 내열성이 높고 가공이 용이한 흑연(graphite)를 포함할 수 있다. 또한, 상기 서셉터(20)는 흑연 몸체에 탄화규소가 코팅된 구조를 가질 수 있다. 또한, 상기 서셉터(20)는 자체로 유도가열될 수 있다.
상기 서셉터(20)에 공급되는 연료 즉, 반응 기체는 열에 의해서, 중간 화합물로 분해되고, 이 상태에서, 상기 웨이퍼(W) 등에 증착될 수 있다. 예를 들어, 상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.
상기 원료는 규소, 탄소 또는 염소를 포함하는 라디칼로 분해되고, 상기 웨이퍼(W) 상에는 탄화규소 에피층이 성장될 수 있다. 더 자세하게, 상기 라디칼은 CH3·, SiCl·, SiCl2·, SiHCl·, SiHCl2·등을 포함하는 CHx·(1≤x<4) 또는 SiClx·(1≤x<4) 일 수 있다.
이때, 상기 중간 화합물에 포함되는 탄소, 규소, 염소 및 수소의 비는 각각 일정하게 조절된다. 바람직하게는, 상기 탄소와 규소의 몰비(탄소/규소) 0.7 내지 1이고, 상기 규소와 수소의 몰비(규소/수소)는 0.03 내지 0.45 일 수 있다.
상기 소스 기체 라인(40)은 사각 튜브 형상을 가질 수 있다. 상기 소스 기체 라인(40)으로 사용되는 물질의 예로서는 석영 등을 들 수 있다.
상기 웨이퍼 홀더(30)는 상기 서셉터(20) 내에 배치된다. 더 자세하게, 상기 웨이퍼 홀더(30)는 상기 소스 기체가 흐르는 방향을 기준으로, 상기 서셉터(20)의 후미에 배치될 수 있다. 상기 웨이퍼 홀더(30)는 상기 웨이퍼(W)를 지지한다. 상기 웨이퍼 홀더(30)로 사용되는 물질의 예로서는 탄화규소 또는 흑연 등을 들 수 있다.
상기 유도 코일(50)은 상기 챔버(10) 외측에 배치된다. 더 자세하게, 상기 유도 코일(50)은 상기 챔버(10)의 외주면을 둘러쌀 수 있다. 상기 유도 코일(50)은 전자기 유도를 통하여, 상기 서셉터(20)를 유도 발열시킬 수 있다. 상기 유도 코일(50)은 상기 챔버(10)의 외주면을 감을 수 있다.
상기 서셉터(20)는 상기 유도 코일(50)에 의해서, 약 1500℃ 내지 약 1700℃의 온도로 가열될 수 있다. 즉, 상기 서셉터(20)는 상기 유도 코일(50)에 의해 에피층 성장 온도까지 가열할 수 있다. 이후, 1500℃ 내지 1700℃의 온도에서 상기 소스 기체는 중간 화합물로 분해되고, 상기 서셉터 내부로 유입되어 상기 웨이퍼(W)에 분사된다. 상기 웨이퍼(W)에 분사된 라디칼에 의해서, 상기 웨이퍼(W) 상에 탄화규소 에피층이 형성된다.
이와 같이, 실시예에 따른 탄화규소 에피층 성장장치는 상기 웨이퍼(W) 등의 기판 상에 상기 에피층과 같은 박막을 형성하고, 남은 기체는 상기 서셉터(20)의 끝단에 배치되는 배출 라인을 통하여, 외부로 배출될 수 있다.
앞서 설명하였듯이. 실시예에 따른 에피 웨이퍼 제조 방법은 웨이퍼의 표면처리 공정에 의해, 상기 웨이퍼의 표면에 존재하는 불안정한 규소(Si) 원자를 제어하여 웨이퍼의 표면 결함 및 표면 조도를 감소시킬 수 있다. 특히, 실시예에 따른 에피 웨이퍼 제조 방법은 0.5 ea/㎠ 이하의 표면 결함 및 1.0㎚ 이하의 표면 조도(surface roughness)를 가지는 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있다.
즉, 실시예에 따른 에피 웨이퍼 제조 방법은 웨이퍼; 및 상기 웨이퍼 상에 형성되는 에피층을 포함하고, 상기 웨이퍼의 표면 결함은 0.5 ea/㎠ 이고, 상기 웨이퍼의 표면 조도는 1.0㎚ 이하인 탄화규소 에피 웨이퍼를 제조할 수 있다.
이하, 실시예들 및 비교예들에 따른 탄화규소 에피 웨이퍼 제조 방법을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 제조예는 본 발명을 좀더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 제조예에 한정되는 것은 아니다.
실시예
서셉터 내에 탄화규소 웨이퍼를 배치시킨 후, 상기 서셉터 내에 염화수소 가스를 투입하였다. 이때, 상기 염화수소 가스의 유량은 1분당 약 100㎖ 내지 500㎖로 조절하였다. 이어서, 상기 서셉터를 1500℃ 내지 1600℃의 온도로 가열한 후, 50mbar 내지 100mbar의 압력에서 약 5분 동안 상기 웨이퍼의 표면을 에칭하는 표면처리 공정을 수행하였다.
이어서, 소스가스로서, 실란, 프로판, 염화수소 및 수소를 투입한 후, 약 1600℃의 온도에서 반응을 진행하여, 탄화규소 웨이퍼 상에 탄화규소 에피층을 성장시켜 탄화규소 에피 웨이퍼를 제조하였다.
비교예
표면처리 공정을 거치지 않았다는 점을 제외하고는, 실시예 1과 동일한 방법으로 탄화규소 에피 웨이퍼를 제조하였다.
표 1
표면결함(ea/㎠) 표면조도(㎚)
실시예 0.5 미만 1 미만
비교예 0.5 초과 1 초과
표 1 및 도 5 내지 도 9를 참조하면, 표면처리 공정을 거쳐 제조되는 탄화규소 에피 웨이퍼가 표면처리 공정을 거치지 않은 탄화규소 에피 웨이퍼에 비해 표면 결함 및 표면 조도가 더 낮은 것을 알 수 있다. 도 5 내지 도 8은 표면처리 공정을 거친 탄화규소 에피 웨이퍼의 주사전자현미경(SEM) 사진이고, 도 9는 표면처리 공정을 거치지 않은 탄화규소 에피 웨이퍼의 주사전자현미경 사진이다. 자세하게, 도 5는 50mbar의 압력, 도 6은 100mbar의 압력에서 표면처리된 에피 웨이퍼이며, 도 7은 200㎖/min의 유량으로 염화수소 가스를 투입, 도 8은 500㎖/min의 유량으로 염화수소 가스를 투입하여 표면처리된 에피 웨이퍼이다.
즉, 표 1 및 도 4 내지 도 9를 참조하면, 상기 표면처리 공정에 의해 상기 웨이퍼의 표면 결함을 감소시키고, 표면 조도를 향상시킬 수 있다. 즉, 탄화규소 벌크 웨이퍼의 표면에 존재하는 규소는 상기 웨이퍼의 표면에 일정한 돌출부를 형성하여 상기 탄화규소 웨이퍼의 표면을 거칠게 할 수 있다. 이러한 표면 거칠기는 탄화규소 웨이퍼 상에 결함이 생성되는 원인이 될 수 있고, 이에 따라, 상기 탄화규소 웨이퍼 상에 탄화규소 에피층을 증착할 때 상기 결함이 연장되어 상기 탄화규소 에피층에도 영향을 줄 수 있다.
이에 따라, 상기 웨이퍼의 표면처리 공정에 의해, 상기 웨이퍼의 표면에 존재하는 불안정한 규소(Si) 원자를 제어할 수 있어, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼는 상기 표면처리 가스를 이용한 에칭 공정에 의해, 웨이퍼의 표면에 존재하는 불안정한 규소 원자를 제어 하여 상기 웨이퍼 상에 에피층을 성장시킬 때 발생할 수 있는 표면 결함, 스텝 번칭(step bunching) 또는 표면 조도를 감소할 수 있다. 특히, 표면 결함을 0.5 ea/㎠ 미만으로, 표면 조도를 1㎚ 미만으로 감소시킬 수 있어, 실시예에 따른 에피 웨이퍼 제조 방법은 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있으며, 실시예에 따른 에피 웨이퍼는 고품질 및 고효율의 전자 소재로서 사용될 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서
이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (5)

  1. 웨이퍼; 및
    상기 웨이퍼 상에 형성되는 에피층을 포함하고,
    상기 웨이퍼의 표면 결함은 0.5 ea/㎠ 인 에피 웨이퍼.
  2. 제1항에 있어서,
    상기 표면 결함은 용적(droplet), 트라이앵글(triagle defect), 피트(pit), 웨이비 피트(wavy pit), 파티클(particle) 중 어느 하나인 에피 웨이퍼.
  3. 제 1항에 있어서,
    상기 웨이퍼의 표면 조도는 1㎚ 이하인 에피 웨이퍼.
  4. 제 1항에 있어서,
    상기 웨이퍼 또는 상기 에피층은 탄화규소를 포함하는 에피 웨이퍼.
  5. 제4항에 있어서,
    상기 웨이퍼는 4H 탄화규소이고 오프각이 3°~10°인 에피 웨이퍼.
PCT/KR2013/004754 2012-05-30 2013-05-30 탄화규소 에피 웨이퍼 및 이의 제조 방법 WO2013180483A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/404,467 US20150144964A1 (en) 2012-05-30 2013-05-30 Silicon carbide epi-wafer and method of fabricating the same
CN201380035073.8A CN104428872A (zh) 2012-05-30 2013-05-30 碳化硅外延晶片及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120057179A KR101926694B1 (ko) 2012-05-30 2012-05-30 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR10-2012-0057179 2012-05-30

Publications (1)

Publication Number Publication Date
WO2013180483A1 true WO2013180483A1 (ko) 2013-12-05

Family

ID=49673612

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/004754 WO2013180483A1 (ko) 2012-05-30 2013-05-30 탄화규소 에피 웨이퍼 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20150144964A1 (ko)
KR (1) KR101926694B1 (ko)
CN (1) CN104428872A (ko)
WO (1) WO2013180483A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150267320A1 (en) * 2014-03-24 2015-09-24 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107001A (ko) * 2012-03-21 2013-10-01 엘지이노텍 주식회사 증착 장치
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR102383833B1 (ko) * 2015-07-09 2022-04-06 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093712A (ko) * 2002-02-08 2004-11-08 크리 인코포레이티드 향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치
KR20070079563A (ko) * 2006-02-02 2007-08-07 실트로닉 아게 반도체 층 구조체 및 반도체 층 구조체의 제조 방법
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk ＳｉＣエピタキシャルウェハ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255692A (ja) * 2001-03-02 2002-09-11 Nippon Steel Corp 炭化珪素エピタキシャル基板およびその製造方法
US7527869B2 (en) * 2001-06-04 2009-05-05 Kwansei Gakuin Educational Foundation Single crystal silicon carbide and method for producing the same
ATE546569T1 (de) * 2002-03-19 2012-03-15 Central Res Inst Elect Verfahren zur herstellung von sic-kristall
US20060249073A1 (en) * 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
JP4293165B2 (ja) * 2005-06-23 2009-07-08 住友電気工業株式会社 炭化ケイ素基板の表面再構成方法
JP5562641B2 (ja) * 2006-09-14 2014-07-30 クリー インコーポレイテッド マイクロパイプ・フリーの炭化ケイ素およびその製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
KR101333337B1 (ko) 2009-01-30 2013-11-25 신닛테츠스미킨 카부시키카이샤 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
KR101454978B1 (ko) * 2009-08-27 2014-10-27 신닛테츠스미킨 카부시키카이샤 ＳｉＣ 단결정 웨이퍼와 그 제조 방법
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5693946B2 (ja) * 2010-03-29 2015-04-01 エア・ウォーター株式会社 単結晶３Ｃ−ＳｉＣ基板の製造方法
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2642001B1 (en) * 2010-11-17 2020-10-21 Showa Denko K.K. Production process of epitaxial silicon carbide single crystal substrate
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
DE112013002107B4 (de) * 2012-04-20 2019-04-04 Toyota Jidosha Kabushiki Kaisha SiC-Einkristall-Herstellungsverfahren
KR101897062B1 (ko) * 2012-05-31 2018-09-12 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093712A (ko) * 2002-02-08 2004-11-08 크리 인코포레이티드 향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치
KR20070079563A (ko) * 2006-02-02 2007-08-07 실트로닉 아게 반도체 층 구조체 및 반도체 층 구조체의 제조 방법
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk ＳｉＣエピタキシャルウェハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150267320A1 (en) * 2014-03-24 2015-09-24 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US9957638B2 (en) * 2014-03-24 2018-05-01 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
US20150144964A1 (en) 2015-05-28
KR101926694B1 (ko) 2018-12-07
CN104428872A (zh) 2015-03-18
KR20130133996A (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
WO2013180433A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
WO2013089463A1 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
WO2013180483A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101936171B1 (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR20220008393A (ko) 식각 특성이 향상된 화학기상증착 실리콘 카바이드 벌크
CN103556219A (zh) 一种碳化硅外延生长装置
WO2013180485A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20120119251A (ko) 무촉매 나노와이어 제조 방법 및 이를 위한 장치
WO2012177099A2 (en) Apparatus and method for deposition
KR101942536B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
KR101916289B1 (ko) 탄화규소 증착 방법
JPH02102531A (ja) 窒化シリコン・ホウ素層の製造方法
KR20130070481A (ko) 탄화규소 에피 웨이퍼 제조 방법
KR20130134937A (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
EP2668662A2 (en) Semiconductor device and method for growing semiconductor crystal
WO2014073892A1 (ko) 실리콘-함유 박막의 제조 방법
KR101976600B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20130065945A (ko) 탄화규소 증착 방법
JP2021046336A (ja) 黒鉛製支持基板の表面処理方法、炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法
WO2013058610A1 (en) Hot plate and method of manufacturing the same
KR20130065482A (ko) 탄화규소 증착 방법
KR101942514B1 (ko) 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
KR101971613B1 (ko) 증착 장치
KR20130077496A (ko) 증착 장치 및 증착 방법
JP2021143081A (ja) 炭化ケイ素単結晶基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13797023

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14404467

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC - FORM 1205A (27.03.2015)

122 Ep: pct application non-entry in european phase

Ref document number: 13797023

Country of ref document: EP

Kind code of ref document: A1