CN104428872A - 碳化硅外延晶片及其制造方法 - Google Patents

碳化硅外延晶片及其制造方法 Download PDF

Info

Publication number
CN104428872A
CN104428872A CN201380035073.8A CN201380035073A CN104428872A CN 104428872 A CN104428872 A CN 104428872A CN 201380035073 A CN201380035073 A CN 201380035073A CN 104428872 A CN104428872 A CN 104428872A
Authority
CN
China
Prior art keywords
wafer
susceptor
silicon carbide
epitaxial
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380035073.8A
Other languages
English (en)
Inventor
姜石民
金知慧
金翼灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104428872A publication Critical patent/CN104428872A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

根据一个实施方案,一种制造外延晶片的方法包括:在衬托器中提供晶片,通过将衬托器加热并供给表面处理气体而对晶片进行表面处理,以及在所述晶片上生长外延层。根据一个实施方案,一种外延晶片包含晶片和在所述晶片上形成的外延层,其中所述晶片的表面缺陷为0.5ea/cm2以下。

Description

碳化硅外延晶片及其制造方法
技术领域
本发明涉及一种碳化硅外延晶片及其制造方法.
背景技术
通常,在用于在衬底或晶片上形成各种薄膜的技术中,已经广泛使用了化学气相沉积(CVD)方法。CVD方法是伴随化学反应的沉积技术,其中可以使用源材料的化学反应在晶片表面上形成半导体薄膜或绝缘层。
由于半导体器件的尺寸减小和高效率且高功率的LED的发展,作为用于形成薄膜的重要技术,这种CVD方法和CVD沉积装置已经引起了关注。目前将CVD方法和CVD沉积装置用于在晶片上沉积各种薄膜如硅层、氧化物层、氮化硅层或氮氧化硅层。
例如,为了在衬底或晶片上沉积碳化硅薄膜,需要供给能够与晶片反应的反应气体。通常,通过如下沉积碳化硅外延层:供给气体材料如标准前体如硅烷(SiH4)或乙烯(C2H4)或者液体材料如甲基三氯硅烷(MTS),对所述材料进行加热以产生中间体化合物如CH3或SiClx,并且将中间体化合物供给到沉积单元中以使中间体化合物与设置在衬托器中的晶片发生反应。
然而,当在碳化硅上沉积外延层时,可能在晶片上产生诸如缺陷或表面粗糙度的问题。晶片的缺陷或表面粗糙度可能降低碳化硅外延晶片的品质。
因此,需要开发能够解决诸如缺陷或表面粗糙度的问题的碳化硅外延晶片及制造所述碳化硅外延晶片的方法。
发明内容
技术问题
本发明涉及一种制造外延晶片的方法和通过所述方法制造的外延晶片,通过所述方法通过减少晶片的表面缺陷和表面粗糙度而制造高品质碳化硅外延晶片。
技术方案
根据本发明的一个方面,提供一种制造外延晶片的方法,所述方法包括:在衬托器中提供晶片,对所述晶片进行表面处理和在所述晶片上生长外延层。
根据本发明的另一个方面,提供一种外延晶片,其包含晶片和在所述晶片上形成的外延层。所述晶片的表面缺陷为0.5ea/cm2以下。
有益效果
在根据本发明实施方式的制造外延晶片的方法中,可以在生长外延层之前对晶片进行表面处理工艺。
因此,通过对晶片进行表面处理工艺,可以减少晶片的表面缺陷并且可以改善表面粗糙度。即,通过对晶片进行表面处理工艺可以抑制晶片表面上的不稳定硅原子。碳化硅块状晶片表面上的硅原子可能在晶片的表面上形成突起并使得碳化硅晶片的表面粗糙。这种表面粗糙度可能在碳化硅晶片上造成缺陷产生,并且当在碳化硅晶片上沉积碳化硅外延层时所述缺陷可能继续存在并且影响碳化硅外延层。
因此,由于在根据本发明实施方式的制造外延晶片的方法中通过使用表面处理气体的蚀刻工艺可以抑制不稳定的Si原子,所以可以减少在晶片上生长外延层时产生的表面缺陷、台阶聚束或表面粗糙度。因此,通过根据本发明实施方式的制造外延晶片的方法可以制造高品质的碳化硅外延晶片。
另外,由于将碳化硅外延晶片的表面缺陷减少至小于0.5ea/cm2并且将表面粗糙度减小至小于1nm,所以可以将根据本发明实施方式的碳化硅外延晶片用作具有高品质和高效率的电子材料。
附图说明
图1是用于描述根据本发明实施方式的制造外延晶片的方法的工艺流程图;
图2是根据本发明实施方式的沉积装置的分解透视图;
图3是根据本发明实施方式的沉积装置的透视图;
图4是沿图3的线I-I’所取的横截面图的一部分;
图5~9是根据本发明实施例和比较例制造的外延晶片的SEM照片。
具体实施方式
应理解,当将层、区域、图案或结构称为在另一个层、区域、图案或结构“之上”时,其可以直接地在另一个元件之上,或者可以存在中间元件。如图中所示出的,在本文中可以使用空间上相对的术语如“在……下方”、“在……下面”、“下部”、“在……上面”、“上部”等来描述一个元件或特征对另一个元件或特征的关系。
在图中,为了描述的清楚和方便,可以对层、区域、图案或结构的厚度或尺寸进行修改。
在下文中,将参考图1~4对根据本发明实施方式的制造外延晶片的方法进行描述。
图1是用于描述根据本发明实施方式的制造外延晶片的方法的工艺流程图,且图2~4分别是用于描述根据本发明实施方式的制造外延晶片的方法的衬托器的分解透视图、透视图和横截面图。
参考图1,根据本发明实施方式的制造外延晶片的方法包括在衬托器中提供晶片(ST10),对晶片进行表面处理(ST20)和在晶片上生长外延层(ST30)。
在衬托器中提供晶片的步骤(ST10)中,可以将晶片设置在在室内设置的衬托器中。在此,晶片可以为碳化硅晶片。即,根据本发明实施方式的制造外延晶片的方法可以为制造碳化硅外延晶片的方法。更具体地,晶片可以为4H-碳化硅且具有在3°~10°范围内的偏离角(offangle)。在此,偏离角可以被定义为晶片相对于(0001)Si面和(000-1)C面的倾角。
然后,在对晶片进行表面处理的步骤(ST20)中,可以使用表面处理气体蚀刻晶片的表面。
更具体地,对晶片进行表面处理的步骤(ST20)可包括将表面处理气体供给到衬托器中和对衬托器进行加热。
供给到衬托器中的表面处理气体可以为包含氢(H)和氯(Cl)的化合物。更优选地,表面处理气体可以为氯化氢(HCl)。更具体地,可以通过使用HCl进行蚀刻而对晶片的表面进行热处理。然而,本发明的实施方式不限于此,并且可以将包含H和Cl的各种表面处理气体用于蚀刻晶片的表面。
在此,表面处理气体的流速可以为约100ml/分钟以上。更优选地,表面处理气体的流速可以为约100ml/分钟~约500ml/分钟。即,可以以约100ml/分钟~约500ml/分钟的流速将HCl气体供给到衬托器中。可以考虑晶片经表面处理的蚀刻程度而设定表面处理气体的流速范围。即,当表面处理气体的流速超出约100ml/分钟~约500ml/分钟的范围时,可能难以在表面处理之后生长外延层的同时控制表面缺陷和/或表面粗糙度。
当将表面处理气体供给到衬托器中时,可以通过加热衬托器而对晶片的表面进行加热。加热温度可以为约1500℃以上。更优选地,衬托器的加热温度可以在约1500℃~约1600℃的范围内。即,可以在约1500℃~约1600℃的温度下进行通过表面处理气体蚀刻晶片表面的工艺。更优选地,表面处理工艺可以在约1500℃~约1600℃的温度下进行约5分钟。
另外,在表面处理工艺期间,衬托器中的压力可以为约50毫巴以上。更具体地,衬托器中的压力可以在约50毫巴~约100毫巴的范围内。
通常,由于可能因碳化硅块状硅晶片表面上的硅(Si)而在其表面上形成不均匀的图案,所以碳化硅块状硅晶片具有粗糙表面。这种表面粗糙度可能在碳化硅晶片上产生缺陷,并因此,当在碳化硅晶片上沉积碳化硅外延层时,所述缺陷可能影响碳化硅外延层。
表面缺陷可以为小滴、三角形缺陷、坑、波浪坑或粒子。
然而,通过根据本发明实施方式的表面处理工艺可以减少表面缺陷和表面粗糙度。即,可以通过如下控制晶片表面上的不稳定Si原子:在表面处理工艺期间,将碳化硅晶片加热至约1500℃~约1600℃的温度,并将衬托器内的压力保持在约50毫巴~约100毫巴的范围内。
因此,通过控制晶片表面上的不稳定Si原子,可以减少在晶片上生长外延层的同时产生的表面缺陷、台阶聚束(step bunching)或表面粗糙度。根据本发明实施方式的制造外延晶片的方法,通过对晶片进行表面处理工艺可以减少表面缺陷、台阶聚束或表面粗糙度。因此,可以制造高品质碳化硅外延晶片。
然后,在晶片上生长外延层的步骤(ST30)包括在表面处理过的晶片上生长外延层。在此,外延层可以为碳化硅外延层。
在晶片上生长外延层的步骤(ST30)可以包括使用包含衬托器的沉积装置在晶片上沉积外延层。
图2~4是分别示出用于描述根据本发明实施方式的制造外延晶片的方法的衬托器的分解透视图、透视图和横截面图的图。
参考图2~4,沉积装置包含室10、衬托器20、源气体管道40、晶片保持架30和感应线圈50。
室10可以具有圆柱形管状。另外,室10可具有矩形盒状。室10可以容纳衬托器20、源气体管道40和晶片保持架30。
另外,室10的两端可以封闭,且可以防止外部气体流入到室10中,从而保持真空度。室10可以包含具有高机械强度和优异的化学耐受性的石英。此外,室10可以具有提高的抗热性。
另外,室10可以进一步包含绝热单元60。绝热单元60可用于保持室10中的热。可以将氮化物陶瓷、碳化物陶瓷或石墨例示性用作绝热单元60。
衬托器20可以设置在室10中。衬托器20可以容纳源气体管道40和晶片保持架30。另外,衬托器20可容纳衬底如晶片W。另外,反应气体可以通过源气体管道40流入到衬托器20中。
如图2中所示,衬托器20可以包含衬托器上板21、衬托器下板22和衬托器侧板23。另外,衬托器上板21可以设置为面对衬托器下板22。
衬托器20可以通过如下制造:设置衬托器上板21和衬托器下板22,在其两侧设置衬托器侧板23,并且将衬托器上板21、衬托器下板22和衬托器侧板23结合。
然而,本发明不限于上述,并且可以通过在矩形衬托器20中形成用于气体通道的空间而制造衬托器20。
衬托器20可以包含具有高抗热性能且易于加工的石墨。另外,衬托器20可以具有其中石墨体涂布有碳化硅的结构。此外,可以通过感应对衬托器20进行加热。
可以通过热将作为供给到衬托器20中的材料的反应气体分解成中间体化合物,并以中间体化合物的状态沉积在晶片W上。例如,所述材料可以包括含有C和Si的液体、气体或固体材料。液体材料可以包含甲基三氯硅烷(MTS)或三氯硅烷(TCS)。气体材料可以包含硅烷(SiH4)、乙烯(C2H4)和氯化氢(HCl),或者硅烷、丙烷(C3H8)和HCl。另外,可以进一步包含H2作为载气。
所述材料可以分解为包含Si、C或Cl的基团,并且可以在晶片W上生长碳化硅外延层。更具体地,基团可以为包含CH3的CHx(1≤x<4)或SiClx(1≤x<4)、SiCl、SiCl2、SiHCl、SiHCl2等。
在此,可以将中间体化合物中包含的C、Si、Cl和H的比率控制为恒定。更优选地,C对Si的摩尔比(C/Si)可以在0.7~1的范围内,且Si对H的摩尔比(Si/H)可以在0.03~0.45的范围内。
源气体管道40可以具有矩形管状。用作源气体管道40的材料可以为例如石英。
晶片保持架30可以设置在衬托器20中。更具体地,可以在其中源气体流动的方向上将晶片保持架30设置在衬托器20的后面。晶片保持架30支持晶片W。用作晶片保持架30的材料可以为例如SiC或石墨。
感应线圈50可以设置在室10的外侧。更具体地,感应线圈50可以围绕室10的外周。感应线圈50可以通过电磁感应对衬托器20进行加热。感应线圈50可以绕室10的外周卷绕。
可以通过感应线圈50将衬托器20加热至约1500℃~约1700℃的温度。即,可以通过感应线圈50将衬托器20加热至外延层的生长温度。然后,源气体可以在1500℃~1700℃的温度下被分解为中间体化合物并流入到衬托器中而要被喷射在晶片W上。可以由喷射的基团在晶片W上形成碳化硅外延层。
以这种方式,可以在根据本发明实施方式的碳化硅外延层沉积装置中形成薄膜如外延层,并且可以通过设置在衬托器20的端部上的排出管道将残余的气体排出。
如上所述,在根据本发明实施方式的制造外延晶片的方法中,可以通过经对晶片进行表面处理工艺控制晶片表面上的不稳定Si原子,而减少表面缺陷和表面粗糙度。特别地,通过根据本发明实施方式的制造外延晶片的方法,可以制造具有0.5ea/cm2以下的表面缺陷和1.0nm以下的表面粗糙度的高品质碳化硅外延晶片。
即,根据本发明实施方式的制造外延晶片的方法,可以制造碳化硅外延晶片,其包含晶片和在晶片上形成的外延层,且具有0.5ea/cm2以下的表面缺陷和1.0nm以下的表面粗糙度。
在下文中,将使用根据实施例和比较例的制造碳化硅外延晶片的方法对本发明的实施方式进行更详细地描述。这种制造例仅为用于更详细地描述本发明实施方式的实例,且因此,本发明不限于此。
实施例
将碳化硅晶片设置在衬托器中,并且将HCl气体供给到衬托器中。在此,HCl的流速在约100ml/分钟~约500ml/分钟的范围内。然后将衬托器加热至1500℃~1600℃的温度,并且进行热处理工艺,其中在50毫巴~100毫巴的压力下将晶片表面蚀刻约5分钟。
然后,供给硅烷、丙烷、HCl和H2作为源气体,并在约1600℃下进行反应以在碳化硅晶片上生长碳化硅外延层。
比较例
除了不进行表面处理之外,使用与实施例1相同的方法制造碳化硅外延晶片。
表1
表面缺陷(ea/cm2) 粗糙度(nm)
实施例 小于0.5 小于1
比较例 大于0.5 大于1
参考表1和图5~9,在表面处理工艺之后制造的碳化硅外延晶片比没有表面处理工艺而制造的碳化硅外延晶片具有更少的表面缺陷和表面粗糙度。图5~8是在表面处理工艺之后制造的碳化硅外延晶片的SEM照片,且图9是没有表面处理工艺而制造的碳化硅外延晶片的SEM照片。更具体地,图5为在50毫巴压力下表面处理过的外延晶片,图6为在100毫巴压力下表面处理过的外延晶片,图7为在200ml/分钟流速下供给HCl气体的同时表面处理过的外延晶片,且图8为在500ml/分钟流速下供给HCl气体的同时表面处理过的外延晶片。
因此,参考表1和图5~9,可以通过表面处理工艺减少晶片的表面缺陷和表面粗糙度。即,碳化硅块状晶片表面上的硅可能在碳化硅晶片的表面上形成突起并使得碳化硅晶片的表面粗糙。这种表面粗糙度可能在碳化硅晶片的表面上造成缺陷产生,并且当在碳化硅晶片上沉积碳化硅外延层时所述缺陷可能继续存在并且影响碳化硅外延层。
因此,根据本发明实施方式通过对晶片的表面处理工艺可以抑制晶片表面上的不稳定Si原子。在根据本发明实施方式的制造碳化硅外延晶片的方法和使用所述方法制造的碳化硅外延晶片中,通过利用使用表面处理气体的蚀刻工艺抑制晶片表面上的Si原子,可以减少在晶片上生长外延层的同时产生的表面缺陷、台阶聚束或表面粗糙度。特别地,在根据本发明实施方式的制造外延晶片的方法中,可以将表面缺陷减少至小于0.5ea/cm2,并且可以将表面粗糙度减小至小于1nm,可以制造高品质的碳化硅外延晶片,并且可以将根据本发明实施方式的外延晶片用作具有高品质和高效率的电子材料。
上述实施方式的特征、结构和效果可以应用于至少一个实施方式,并且不限于所述一个实施方式。此外,本发明所属领域的普通技术人员可以将上述实施方式的特征、结构和效果与其他实施方式结合,或者对其进行修改。
与这种组合和修改相关的那些描述应被解释为包括在本发明实施方式的范围内。
对本领域技术人员显而易见的是,可以在不背离本发明的主旨或范围的情况下,对本发明的上述例示性实施方式进行各种修改。即,目的是,本发明涵盖所有这种修改,条件是它们在附属权利要求书和其等价物的范围内。

Claims (5)

1.一种外延晶片,其包含:
晶片;和
在所述晶片上形成的外延层,
其中所述晶片的表面缺陷为0.5ea/cm2以下。
2.权利要求1的外延晶片,其中所述表面缺陷为小滴、三角形缺陷、坑、波浪坑和粒子中的一种。
3.权利要求1的外延晶片,其中所述晶片的表面粗糙度为1nm以下。
4.权利要求1的外延晶片,其中所述晶片或所述外延层包含碳化硅。
5.权利要求4的外延晶片,其中所述晶片为4H碳化硅,且其偏离角在3°~10°的范围内。
CN201380035073.8A 2012-05-30 2013-05-30 碳化硅外延晶片及其制造方法 Pending CN104428872A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120057179A KR101926694B1 (ko) 2012-05-30 2012-05-30 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR10-2012-0057179 2012-05-30
PCT/KR2013/004754 WO2013180483A1 (ko) 2012-05-30 2013-05-30 탄화규소 에피 웨이퍼 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN104428872A true CN104428872A (zh) 2015-03-18

Family

ID=49673612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380035073.8A Pending CN104428872A (zh) 2012-05-30 2013-05-30 碳化硅外延晶片及其制造方法

Country Status (4)

Country Link
US (1) US20150144964A1 (zh)
KR (1) KR101926694B1 (zh)
CN (1) CN104428872A (zh)
WO (1) WO2013180483A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107001A (ko) * 2012-03-21 2013-10-01 엘지이노텍 주식회사 증착 장치
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6311384B2 (ja) * 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR102383833B1 (ko) * 2015-07-09 2022-04-06 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255692A (ja) * 2001-03-02 2002-09-11 Nippon Steel Corp 炭化珪素エピタキシャル基板およびその製造方法
CN1591781A (zh) * 2003-09-05 2005-03-09 海力士半导体有限公司 硅晶片及其制造方法
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd SiCエピタキシャル膜付き単結晶基板の製造方法
WO2011074453A1 (ja) * 2009-12-14 2011-06-23 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099169A1 (fr) * 2001-06-04 2002-12-12 The New Industry Research Organization Carbure de silicium monocristal et son procede de production
KR20040093712A (ko) * 2002-02-08 2004-11-08 크리 인코포레이티드 향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치
EP1491662B1 (en) * 2002-03-19 2012-02-22 Central Research Institute of Electric Power Industry METHOD FOR PREPARING SiC CRYSTAL
US20060249073A1 (en) * 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
JP4293165B2 (ja) * 2005-06-23 2009-07-08 住友電気工業株式会社 炭化ケイ素基板の表面再構成方法
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
WO2008033994A1 (en) * 2006-09-14 2008-03-20 Cree, Inc. Micropipe-free silicon carbide and related method of manufacture
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP4719314B2 (ja) 2009-01-30 2011-07-06 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
CN102597337A (zh) * 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
JP5693946B2 (ja) * 2010-03-29 2015-04-01 エア・ウォーター株式会社 単結晶3C−SiC基板の製造方法
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
CN103228827B (zh) * 2010-11-17 2015-01-21 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 SiCエピタキシャルウェハ
CN104246026B (zh) * 2012-04-20 2017-05-31 丰田自动车株式会社 SiC单晶及其制造方法
KR101897062B1 (ko) * 2012-05-31 2018-09-12 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255692A (ja) * 2001-03-02 2002-09-11 Nippon Steel Corp 炭化珪素エピタキシャル基板およびその製造方法
CN1591781A (zh) * 2003-09-05 2005-03-09 海力士半导体有限公司 硅晶片及其制造方法
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd SiCエピタキシャル膜付き単結晶基板の製造方法
WO2011074453A1 (ja) * 2009-12-14 2011-06-23 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法

Also Published As

Publication number Publication date
US20150144964A1 (en) 2015-05-28
KR101926694B1 (ko) 2018-12-07
WO2013180483A1 (ko) 2013-12-05
KR20130133996A (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
JP7383669B2 (ja) 二次元材料を製造する方法
JP5152435B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
CN104412362B (zh) 碳化硅外延晶片及其制备方法
US9165768B2 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
CN104428872A (zh) 碳化硅外延晶片及其制造方法
TWI436409B (zh) 於金屬-氮化物生長模片層上形成主體三族-氮化物材料之方法及應用此等方法所形成之構造
KR101936171B1 (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
CN104395986A (zh) 碳化硅外延晶片及其制造方法
TWI739799B (zh) 二維材料製造方法
KR101916289B1 (ko) 탄화규소 증착 방법
CN110323126B (zh) 一种Si/SiC/石墨烯材料的制备方法
KR101936170B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
KR101942536B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
CN106605302B (zh) 碳化硅外延晶片及其制造方法
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
KR20130065945A (ko) 탄화규소 증착 방법
KR20130134937A (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101976600B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR102136942B1 (ko) SiC 단결정 성장로의 클리닝 방법
KR20130065482A (ko) 탄화규소 증착 방법
KR101942514B1 (ko) 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
JP2000128694A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318

WD01 Invention patent application deemed withdrawn after publication