KR20040093712A - 향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치 - Google Patents

향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치 Download PDF

Info

Publication number
KR20040093712A
KR20040093712A KR10-2004-7012250A KR20047012250A KR20040093712A KR 20040093712 A KR20040093712 A KR 20040093712A KR 20047012250 A KR20047012250 A KR 20047012250A KR 20040093712 A KR20040093712 A KR 20040093712A
Authority
KR
South Korea
Prior art keywords
silicon carbide
wafer
dopant
implantation
concentration
Prior art date
Application number
KR10-2004-7012250A
Other languages
English (en)
Inventor
데이비스 앤드류 맥클루
알렉산더 스보로프
존 애덤 에드몬드
데이비드 비어즈레이 주니어 슬레이터
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20040093712A publication Critical patent/KR20040093712A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

본 발명에서는 향상된 에피텍시 증착 및, 발광 다이오드와 같은 디바이스의 제조에서 전구체로서의 사용을 위한 탄화규소 기판 처리방법을 개시한다. 상기 방법은 제 1 도전형의 도판트 원자를, 도판트 프로파일을 형성하는 하나 이상의 소정의 도판트 농도 및 주입 에너지로, 주입원자와 동일한 도전성 형태를 가진 상기 전도성 탄화규소의 제 1 표면으로 주입하는 단계; 상기 주입된 웨이퍼를 어닐링하는 단계; 및 상기 웨이퍼의 주입된 제 1 표면상에 에피텍시 층을 성장시키는 단계를 포함한다.

Description

향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및 그에 의해 수득한 구조물과 장치 {METHODS OF TREATING A SILICON CARBIDE SUBSTRATE FOR IMPROVED EPITAXIAL DEPOSITION AND RESULTING STRUCTURES AND DEVICES}
오늘날, (발광 다이오드, 레이져 다이오드, 포토 디텍터 등을 포함하여) UV 및 전자기파 스펙트럼의 청·녹색 부분에서 작동이 가능한 발광소자 혹은 "LED"를 제조할 수 있는 가장 성공적인 재료는 3족 질화물의 화합물 반도체 물질로서, 특히, 질화 갈륨계 화합물 반도체이다. 그러나, 질화갈륨은 워킹 디바이스 (working device) 제조에 있어 특별한 기술상 문제들을 제공한다. 그 첫번째 문제가, 질화갈륨의 경우 벌크상 단결정이 없다는 것인데, 이는 질화갈륨 또는 다른 3족 질화물 디바이스는 다른 재료 위에 에피텍시 층으로서 형성되어야 함을 의미한다. 사파이어 (즉, 산화알루미늄 또는 Al2O3)는 3족 질화물 디바이스를 위한 기판으로서 일반적으로 사용되고 있다. 사파이어는 그 결정격자가 3족 질화물과 적절히 일치하고, 적당한 열 안정성 및 투명도를 제공한다. 상기 성질들은 발광 다이오드 제조시 일반적으로 유용한 성질이다. 그러나, 사파이어는 전기적으로 절연체인 단점이 있다. 이는 발광을 위해 LED를 통과하는 전류가 사파이어 기판을 직접 통과하여 갈 수 없다는 것을 의미한다. 따라서, 상기 디바이스의 캐소드(cathod)와 애노드(anode)를, LED 칩의 동일면 상에 이른바 "수평" 형상으로 위치시키는 것처럼 LED에 다른 형태의 연결이 제공되어야 한다. 일반적으로, LED는 도전성 기판상에서 저항 접촉들이 디바이스의 반대편 말단들(opposite ends)에 위치할 수 있는 방식으로 제조되는 것이 바람직하다. "수직" 디바이스라고 불리우는 이러한 장치는 "수평" 장치와 비교할 때, 제조가 용이한 것을 포함하여 많은 장점을 가지므로 바람직하다.
사파이어와는 대조적으로, 탄화규소는 도전성으로 도핑될 수 있고, 따라서 수직형태의 3족 질화물 LED를 제조하는 데에 효과적으로 사용될 수 있다. 또한, 탄화규소는 질화갈륨과의 격자 불일치가 비교적 적은데, 이는 탄화규소 위에서 고품질의 3족 질화물 재료가 성장할 수 있다는 것을 의미한다. 또한, 탄화규소는 열전도도 계수가 높은데, 이는 레이져 다이오드와 같은 고전류 디바이스에서 열의 방산을 위해 중요한 성질이다.
탄화규소계 3족 질화물 LED의 예는 미국특허 제5,523,589호; 6,120,600호; 및, 6,187,606호에 개시되어 있고, 각각의 특허는 본 출원인에게 양도된 상태이며, 각각의 특허출원은 본 명세서에 참조로서 포함된다. 이러한 디바이스는 전형적으로 탄화규소 기판, 상기 기판상에 형성된 버퍼층 또는 버퍼영역 (buffer layer or region), 및 p-n 접합 활성영역을 형성하는 복수개의 3족 질화물층을 포함한다.
특히, 미국특허 제6,187,606호는 이전에 존재하던 기술에서 많은 진보를 이루었다. 606' 특허에 기술된 발명은 상기 기판상에 복수개의 GaN 또는 InGaN 불연속 결정 부분 또는 "도트 (dot)"를 충분한 양으로 제공하여 기판과 버퍼층간의 이종 배리어를 최소화하거나 제거한다. 따라서, 기판과 활성영역 간에 높은 도전성 경로가 형성된다.
LED에 있어 중요한 변수 중 하나는, 순방향 바이어스 작동 중, 디바이스의 캐소드와 애노드 간의 순방향 전압강하이다. 특히, 디바이스의 순방향 전압(Vf)은 가능한한 낮아 전력 소비를 낮추고 디바이스의 전반적 효율을 증가시키는 것이 바람직하다. 그러나, 상기 606' 특허의 진보에도 불구하고, 종래의 탄화규소 기판과 종래의 버퍼층간의 계면에는 상당한 전압강하가 존재한다. 따라서, 최종 디바이스에서 전체 Vf를 감소시켜 이러한 전압강하를 줄이는 것은 바람직한 일이다.
본 발명은 향상된 에피텍시 증착을 위한 탄화규소 기판처리 방법 및, 그에 의해 수득한 구조물 및 장치에 관한 것이다.
도 1은 본 발명에 따른 탄화규소계 LED의 단순화된 개략도이고;
도 2는 본 발명에 따른 구조물의 제조방법을 도해적으로 설명한 도이며;
도 3은 본 발명의 또 다른 구현예에 따른 구조물의 제조방법을 도해적으로 설명한 도이고;
도 4는 본 발명의 한 구현예에 따라 형성될 수 있는, 소망하는 깊이 프로파일의 개략도이며;
도 5는 본 발명의 또 다른 구현예에 따라 형성될 수 있는, 바람직한 깊이 프로파일의 개략도이고;
도 6은 25keV의 주입량에 대한 기판/완충층 계면의 계면전압 변화를 나타낸 그래프이다.
본 발명의 구현예에 따른 방법은 소정의 도전형(conductivity type)을 가지고 제 1 및 제 2 표면을 구비한 SiC 웨이퍼를 제공하는 단계; 도판트 프로파일(dopant profile)을 형성하기 위해 하나 이상의 소정의 도판트 농도 및 주입 에너지(implant energy)로, 상기 소정의 도전형의 도판트 원자를 상기 SiC의 웨이퍼의 제 1 표면으로 주입하는 단계; 주입된 웨이퍼를 어닐링(annealing)하는 단계; 및 상기 기판의 상기 주입된 제 1 표면상에 에피텍시층(epitaxial layer)을 성장시키는 단계를 포함한다. 본 발명의 구현예에 따른 다른 방법의 경우, 제 1 및 제 2 표면을 구비하고 소정의 도전형을 가진 SiC 웨이퍼를 제공하는 단계; 상기 웨이퍼의제 1표면 상에 캡핑층을 형성하는 단계; 도판트 프로파일을 형성하기 위해 하나 이상의 소정의 도판트 농도 및 주입 에너지로, 상기 소정의 도전형을 가진 도판트 원자를 상기 캡핑층 및 상기 SiC 웨이퍼의 제 1표면으로 주입하는 단계; 상기 주입된 웨이퍼를 어닐링하는 단계; 상기 캡핑층을 제거하는 단계; 및 상기 기판의 주입된 제 1 표면상에 에피텍시층을 성장시키는 단계를 포함한다.
본 발명의 구현예에 따른 구조물은 소정의 도전형을 가지고, 제 1 및 제 2 표면을 구비하며, 상기 소정의 도전형을 가진 주입된 도판트의 제 1 프로파일이 상기 제 1 표면에 인접하여 있고 에피텍시층이 상기 제 1 표면위에서 성장해 있는 탄화규소 기판을 포함한다.
본 발명의 구현예에 따른 디바이스는, 소정의 도전형을 가지고 제 1 및 제 2 표면을 구비한 탄화규소기판; 상기 기판의 상기 제 1 표면 위의 도전성 버퍼층; 및 상기 도전성 버퍼층 상의 활성영역을 포함하며, 이 때, 상기 기판의 상기 제 1 표면은 제 1 표면에 인접하여 상기 소정의 도전형의 주입 도판트의 제 1 주입 프로파일(implant profile)을 가진다.
도 1은, 본 발명에 따른 탄화규소계 LED의 단순화된 개략도를 나타내고 있는 바, 상기 도에서, 디바이스(10)는 제 1 도전형 및, 제 1 표면(12A)과 제 2 표면(12B)를 가진 도전성의 탄화규소 기판(12)을 포함한다. 디바이스(10)는 추가로 기판(12)의 표면(12A) 상에 형성된 도전성 버퍼 영역(14)과, 상기 도전성 버퍼영역(14)위에 형성된 활성영역(18)을 포함한다. 활성영역(18)은 바람직하게는 p-n 접합을 포함하며, 가장 바람직하게는 단일의 이종구조(heterostructure), 이중 이종구조, 단일 양자우물, 다중 양자우물 등을 포함한다. 제 1 저항 접촉(22)은 활성영역의 표면상에 형성된다. 제 2 저항접촉(24)은 기판(12) 표면상에 형성된다. 바람직한 구현예에서, 기판(12)은 n형 4H-탄화규소를 포함한다. 따라서, 한 바람직한 구현예에서는, 상기 저항접촉(22)은 디바이스(10)의 애노드를 포함하는 반면, 상기 저항접촉(24)은 디바이스(10)의 캐소드를 포함한다. 저항접촉(24)은 2001. 3. 15일자로 출원된 미국특허출원 09/787,189호에 기재된 방법에 따라 형성할 수 있으며, 상기 문헌은 본 명세서에 참조로서 포함된다. 기판(12)은 표면(12A)에 인접하고 상기 제 1 도전형의 주입된 도판트 원자를 포함한 제 1 주입영역(20)을 포함한다. 주입영역(20)의 존재로 인해 기판(12)과 버퍼영역(14) 사이의 계면에서 전압강하의 감소가 관찰되었으며, 이는 디바이스(10)의 순방향 총 운전 전압(Vf) 감소를 가져온다. 상기 주입된 영역에 있어, 주입된 도판트 원자의 최대 농도는 1E19 내지 5E21cm-3의 범위이며, 상기 영역의 두께는 10 내지 5000Å이다. 바람직하게, 상기 주입영역은 대략 1E21cm-3의 최대 농도를 가지며, 두께는 대략 500Å이다.
도 2는 본 발명에 따른 구조의 제조방법을 도해적으로 설명한 것이다. 우선, 제 1 도전형을 가지고 제 1 표면(12A) 및 제 2표면(12B)을 구비한 탄화규소 기판(12)을 제공한다. 상기 기판(12)과 같이 도핑된 탄화규소 기판 제조는 당업자에게 공지되어 있다. 예를 들어, 미국특허 RE34,861호는 통제된 유핵 승화(controlled seeded sublimation)를 통한 탄화규소의 원석 성장 방법을 개시하고 있다. 이렇게 수득한 탄화규소결정은 4H, 6H, 15R 등과 같은 수많은 폴리타이프(polytype) 중 하나를 나타낼 수 있다. 질소 및/또는 인과 같은 N형 도판트 혹은 알루미늄 및/또는 붕소와 같은 P형 도판트를 성장 중 결정에 포함시켜 각각 순 n형 또는 p형 도전형을 부여할 수 있다. 이어서, 결정 원석을 웨이퍼로 얇게 자르고, 화학적·기계적으로 처리(연마)하여 에피텍시층의 성장 및 전자 디바이스의 제작에 적합한 기판을 제공한다.
본 발명의 한 바람직한 예에서, 기판(12)은 대략 5E17 내지 3E18cm-2의 도판트 순농도로 질소 도너원자(donor atom)에 의해 도핑된 n형 4H 또는 6H-탄화규소를포함한다. 웨이퍼제조 및 연마에 이어서, 하나 이상의 소정의 도판트 농도 및 주입 에너지로, 소정의 도전형의 도판트 원자(30)를 기판(12)의 표면(12A)으로 주입함으로써 상기 기판(12) 상의 주입 영역(20)에 도판트 프로파일을 형성한다. 바람직하게는, 상기 도판트 원자(30)는 기판(12)과 동일한 도전형을 가진다. 다시말해, 만일 기판(12)이 n형이면, 도판트(30)는 탄화규소에 n형 전도성을 부여하는 질소 및/또는 인과 같은 도판트를 포함한다. 대안적으로, 만일 기판(12)이 p형이라면, 도판트(30)는 탄화규소에 p형 도전성을 부여하는 붕소 또는 알루미늄과 같은 도판트를 포함한다.
도판트(30)는, 표면(12A)을 통해서 소정의 주입량 및 에너지 수준에 따라, 기판(12)으로 주입된다. 상기 주입과정은 단일 주입량 및 단일 에너지 수준에서 1 단계로 수행되거나 혹은, 다중 주입량 및/또는 다중 에너지 수준에서 복수개의 단계로 수행될 수 있다. 한 바람직한 구현예에서, 상기 주입과정은 기판 내에서 소정의 깊이까지 상대적으로 평평한 주입 프로파일을 형성하기 위해, 복수개의 주입량 및 주입 에너지 수준에서 수행할 수 있다. 예를 들어, 한 구현예의 경우, 6H 탄화규소 기판에, 25keV의 에너지 수준에서 2E15cm-2의 제 1 주입량과 50keV 에너지 수준에서 3.6E15cm-2의 제 2 주입량으로 인 원자를 주입한다.
본 구현예에 따라 형성될 수 있는, 소망하는 깊이 프로파일의 개략도를 도 4의 그래프에 나타내었다. 도 4의 상기 그래프는 주입된 원자의 프로파일(atoms/cm3) (y 축)을 상기 기판(12)의 제 1 표면 (12A)으로부터의 깊이(Å) (x 축) 함수로 나타낸 것이다. 도 4에 나타낸 바와 같이, 상기 주입 프로파일은 대략 300Å의 깊이에서, 대략 최대 1E21cm-3까지 증가함을 알 수 있다. 이 때, 상기 프로파일은 대략 800Å의 깊이까지 비교적 평평하게 유지되고, 이 후, 배경값 수준으로 떨어지기 시작한다. 따라서, 주입 영역(20)은 표면 (12A)로부터 기판 (12)내로 대략 800 내지 1000Å의 깊이로 연장되어 있다.
주입 이후, 상기 기판을 아르곤 내에서 약 1300도의 온도로 90분간 표준 튜브어닐(standard tube anneal)로 어닐링하면, 주입된 도판트가 활성화된다. 임의의 범위의 온도도 어닐링에 효과적이며, 상기 1300도는 한정이 아닌 예시일 뿐이다.
도전성 버퍼층(14)은 이어서 기판(12)의 표면(12A)상에 형성될 수 있다.
본 구현예의 한 단점은 상기 도판트 프로파일이 기판 내, 소정의 깊이에서, 주입량 및 에너지에 의해 정해지는, 최대값에 도달하는 경향이 있다는 점이다. 즉, 표면에서의 상기 주입농도는 기판내의 최대 농도보다 작다는 것이다. 주입 도판트 농도는 대략 5E21cm-3이하로 유지되어야 하며, 그렇지 않은 경우, 상기 주입 도판트가 기판(12)의 결정 격자에 원치 않으며 복구 불능한 손상을 입히게 된다.
전압강하에 있어, 최대한의 향상을 제공하기 위해서는, 상기 기판 표면에서 가능한 한 높은 주입 농도를 갖는 것이 바람직하다. 즉, 상기 표면의 주입농도는 대략 1E21cm-3이어야 한다. 그러나, 도 2의 구현예에 따라 이러한 표면 농도를 달성하기 위해서는 전술한 바와 같이 기판에 손상을 줄 수 있는 기판 내의 도판트 농도를 제공하는 주입량 및 에너지로 도판트 원자를 주입할 필요가 있을 수 있다.
따라서, 도 3에 도시된 본 발명의 또 다른 구현예의 경우, 캡핑층(32)이 도판트 주입 전, 기판(12)의 표면(12A)상에 증착된다. 바람직하게는, 캡핑층(32)은 PE-CVD (플라즈마 화학기상증착: plasma-enhanced chemical vapor deposition)를 사용하여 증착되거나 혹은 열 산화물 (thermal oxide)로 성장한 질화규소층 또는 이산화규소층을 포함한다. 상기 2가지 방법은 정밀한 두께와 조성의 산화물층을 증착할 수 있는 방법으로서 공지되어 있다. 캡핑층(32)은 박막으로 제어 증착될 수 있고, 이온 주입이 가능하며, 그 밑에 있는 표면을 손상하지 않고 제거될 수 있는 임의의 적당한 재료를 포함할 수 있다. 캡핑층(32)을 위한 기타 가능한 재료는 금속층 또는 에피텍시 반도체층을 포함한다.
캡핑층(32)의 두께 및 주입 파라미터 (주입량 및 에너지)는, 주입단계로부터의 최대주입 농도가 기판(12)의 표면(12A)에서 혹은 그 근방에서 (즉, 기판(12)과 캡핑층 (32)사이의 계면 또는 그 근처에서) 존재하도록 선택한다. 수득된 최종 구조물은 다시 아르곤 기체 내의 표준 튜브어닐 내에서 약 1300℃의 온도로 90분간 어닐링되어 주입된 도판트를 활성화시킨다. 캡핑층(32)은 종래 기술을 사용하여 제거된다. 예를 들어, 만일 캡핑층(32)이 PECVD 산화물 층이라면, 습식 화학 에칭방법에 의해 제거될 수 있다. 수득된 구조물은, 이상적으로는, 주입영역(20)을 갖는 기판(12)을 포함하며, 이 때, 상기 주입영역(20)내 주입 원자의 최대 농도는 상기 기판(12)의 표면(12A) 또는 그 근방에서 나타난다.
본 발명의 본 구현예에 따라 형성될 수 있는, 바람직한 깊이 프로파일의 개요를 도 5의 그래프로 나타내었다. 도 5의 상기 그래프는 주입된 원자의 개략적 프로파일(atoms/cm3) (y 축)을 상기 기판(12)의 상기 제 1 표면(12A)로부터의 깊이 (Å)(x-축) 함수로 나타낸 것이다. 도 5에 나타낸 바와 같이, 상기 주입 프로파일은 기판(12)의 표면(12A)에서 대략 최대 1E21cm-3까지 증가함을 알 수 있다. 여기서, 상기 프로파일은 대략 500Å의 깊이까지는 비교적 평평하게 유지되고, 이 후, 배경값 수준으로 떨어지기 시작한다.
한 구현예의 경우, PECVD를 통해 기판(12)의 표면(12A)위에 대략 500Å의 두께를 가지는 이산화규소층(32)을 형성한다. 질소원자는 25keV의 주입에너지에서의 제 1 주입량과 50keV에서의 제 2 주입량으로, 상기 산화물층 및 기판(12)으로 주입된다. 상기 제 1 주입은 대략 4E12cm-2내지 1E15cm-2의 주입량을 가질 수 있는 반면, 제 2 주입은 7E12cm-2내지 1.8E15cm-2의 주입량을 가질 수 있다.
기판/버퍼 영역 계면에서 25keV 주입량에 대한 계면 전압(Vf)의 그래프를 도 6에 나타내었다. 도 6에 나타난 데이터를 산출하기 위해, 3.3E17 내지 2.1E18cm-3의 질소 도판트 순농도를 가지는 시편 4H 및 6H 탄화규소 웨이퍼를 채용하였다. 500Å 두께의 PECVD 이산화규소층을 웨이퍼의 표면에 형성하고, 상기 웨이퍼에 각각 25keV 및 50keV의 에너지 수준에서 여러가지 제어된 주입량으로 질소를 주입하였다. 각 웨이퍼의 상기 주입량 및 에너지 수준은 하기 표 1에 나타내었다.
이어서, 도전성 버퍼를 상기 주입 기판상에 형성하였다. 상기 계면전압 (즉, 기판/버퍼 계면에 의한 전압강하)을 웨이퍼 상의 세 군데 위치에서 측정하여 평균값을 구하였다. 도 6에서, 상기 평균값을 25keV의 주입량에 대하여 그래프화하였다. 도 6에 나타낸 바와 같이, 기판/버퍼층 계면의 계면전압은 주입량 증가에 따라 감소한다.

Claims (31)

  1. 에피텍시 증착 개선 및, 발광 다이오드와 같은 디바이스의 제조에서의 전구체로서의 사용을 위한 탄화규소 기판 처리 방법에 있어서,
    도판트 프로파일을 형성하도록, 제 1 도전형의 도판트 원자를 하나 이상의 소정의 도판트 농도 및 주입 에너지로, 주입이온과 동일한 도전형을 가진 전도성 탄화규소 웨이퍼의 제 1 표면상에 주입하는 단계;
    상기 주입된 웨이퍼를 어닐링하는 단계; 및
    상기 웨이퍼의 상기 주입된 제 1 표면상에 에피텍시층을 성장시키는 단계를 포함하는 방법.
  2. 제 1항에 있어서, 상기 도전성 탄화규소 웨이퍼의 상기 제1 표면상에, 박막으로 제어증착이 가능하고 상기 탄화규소 웨이퍼와 동일한 도전형을 가진 이온의 주입이 가능하며 그 밑에 있는 상기 웨이퍼 표면(underlying surface of the wafer)에 실질적으로 손상을 주지않고 제거될 수 있는 재료로 이루어진 캡핑층을 형성하는 단계;
    도판트 프로파일을 형성하도록 하나 이상의 소정의 도판트 농도 및 주입에너지로, 상기 도판트 원자를 상기 캡핑층을 통과하여 탄화규소 웨이퍼 내부로 주입하는 단계;
    주입된 웨이퍼를 어닐링하는 단계;
    캡핑층을 제거하는 단계; 및,
    상기 기판 웨이퍼의 상기 주입된 제 1 표면상에 에피텍시층을 성장시키는 단계를 포함하는 방법.
  3. 제 1항에 있어서, 탄화규소 웨이퍼의 상기 주입된 제 1 표면상에 도전성 버퍼 영역을 형성하는 단계;
    상기 도전성 버퍼영역 상에 활성영역을 형성하는 단계;
    상기 활성영역에 제 1 저항접촉을 형성하는 단계; 및
    상기 탄화규소 웨이퍼의 제 2표면상에 제 2 저항접촉을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 발광 다이오드 형성 방법.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서, 도판트 원자를 주입하는 단계는, 상기 웨이퍼 내의 소정의 깊이까지 상대적으로 평평한 주입 프로파일을 형성하기 위해, 주입량 및 에너지 수준을 변화시키면서 복수회의 주입단계를 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 4항에 있어서, 상기 주입단계는, 주입영역 내에서 주입된 도판트 원자의 최대 농도가 1E19 내지 5E21cm-3일 때까지 도판트 원자를 주입하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 4항에 있어서, 상기 주입단계는, 주입영역 내에서, 주입 도판트 원자 최대 농도가 대략 1E21cm-3이고 탄화규소 웨이퍼 내로 대략 500Å의 깊이일 때까지 도판트 원자를 주입하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 4항에 있어서, 상기 주입단계는 25keV의 주입 에너지에서 2E15cm-2의 제 1 도판트 농도 및 50keV의 주입 에너지에서 3.6E15cm-2의 제 2 도판트 농도로, 인(phosphorus) 도너원자(donor atom)를 탄화규소 웨이퍼에 주입하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 1항 내지 3항 중 어느 한 항에 있어서, 상기 주입된 웨이퍼를 1300℃의 온도에서 90분간 아르곤내에서 어닐링하는 것을 특징으로 하는 방법.
  9. 제 1항 내지 3항 중 어느 한 항에 있어서, 질소 및 인으로 이루어진 군으로부터 선택된 도판트 원자를 n형 탄화규소 웨이퍼에 주입하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 붕소 및 알루미늄으로 이루어진 군으로부터 선택된 도판트 원자를 p형 탄화규소 웨이퍼에 주입하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 2항에 있어서, 질화규소, 이산화규소 및 금속층으로 이루어진 군으로부터의 상기 캡핑층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서, 플라즈마 화학기상증착(PECVD)을 사용하여 탄화규소웨이퍼상에 캡핑층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제 2항에 있어서, 이산화규소를 이용하여 대략 500Å의 두께까지 캡핑층을 형성하는 것을 포함하는 것을 특징으로 하는 방법.
  14. 제 13항에 있어서, 25keV의 주입에너지에서 대략 4E12cm-2내지 1E15cm-2의 도판트 농도의 제 1 주입량과, 50keV의 주입에너지에서 대략 7E12cm-2내지 1.8E15cm-2의 도판트 농도의 제 2 주입량으로, 이산화규소 층을 통과하여 탄화규소 웨이퍼 내부로 질소원자를 주입하는 단계를 포함하는 방법.
  15. 제 2항에 있어서, 상기 캡핑층을 습식 화학식각공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제 3항에 있어서, 단일 이종구조, 이중 이종구조, 단일 양자우물, 다중 양자우물 및 이들의 조합으로 이루어진 군으로부터 선택된 활성층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  17. 발광 다이오드와 같은 전자 디바이스의 제조에 있어 기판으로 사용하기에 적합한 탄화규소 구조물로서,
    제 1 및 제 2표면을 구비하고, 소정의 도전형 및 초기 캐리어 농도를 가진 탄화규소 웨이퍼;
    상기 제 1표면으로부터 상기 탄화규소웨이퍼 내부로 소정의 깊이까지 연장되고, 상기 웨이퍼의 나머지 부분내 상기 초기 캐리어 농도보다 더 높은 캐리어 농도를 가지는 도판트 원자 주입영역; 및,
    상기 탄화규소 웨이퍼의 상기 제 1 표면상에 에피텍시층을 포함하는 구조물.
  18. 제 17항에 있어서, 상기 탄화규소웨이퍼의 제 1 표면상에, 박막으로 제어증착이 가능하고 상기 탄화규소 웨이퍼와 동일한 도전형을 가진 이온의 주입이 가능하며 그 밑에 있는 상기 웨이퍼의 표면을 실질적으로 손상시키지 않고 제거될 있는 재료로 형성된 캡핑층; 및,
    상기 캡핑층을 통과하여 상기 제 1표면을 통해 상기 탄화규소 웨이퍼 내부로 소정의 깊이까지 연장되어 있고 상기 웨이퍼의 나머지 부분의 상기 초기 캐리어 농도보다 더 높은 캐리어 농도를 가진, 도판트 원자 주입영역을 추가로 포함하는 탄화규소 전구체 구조물.
  19. 제 17항의 기판과, 추가로
    상기 도전성 탄화규소 웨이퍼의 상기 제 1 표면상에 도전성 버퍼 영역;
    상기 도전성 버퍼 영역 상에 활성 영역;
    상기 활성영역에 대한 제 1 저항 접촉; 및,
    상기 탄화규소 웨이퍼의 제 2 표면상에 제 2 저항접촉을 포함하는 발광 다이오드.
  20. 제 17 내지 19항 중 어느 한 항에 있어서, 상기 탄화규소 웨이퍼는 n형 6H 탄화규소 또는 n-형 4H 탄화규소를 포함하는 것을 특징으로 하는 탄화규소 구조물.
  21. 제 20항에 있어서, 상기 탄화규소 웨이퍼는 질소 도너원자에 의해 대략 5E17 내지 3E18cm-2의 농도로 도핑된 것을 특징으로 하는 탄화규소 구조물.
  22. 제 17 내지 19항 중 어느 한 항에 있어서, 상기 도판트 원자 주입영역은 대략 1E19 내지 5E21cm-3의 농도로 인을 포함하는 것을 특징으로 하는 탄화규소 구조물.
  23. 제 17 내지 19항 중 어느 한 항에 있어서, 상기 도판트 원자 주입영역은 대략 1E19 내지 5E21cm-3의 농도로 질소를 포함하는 것을 특징으로 하는 탄화규소 구조물.
  24. 제 23항에 있어서, 상기 도판트 원자 주입영역은 대략 1E21cm-3의 농도로 인을 포함하는 것을 특징으로 하는 탄화규소 구조물.
  25. 제 17 내지 19항 중 어느 한 항에 있어서, 상기 도판트 원자 주입영역은, 상기 제 1표면으로부터 대략 10 내지 5000 Å의 깊이까지 상기 탄화규소 웨이퍼로 연장된 것을 특징으로 하는 탄화규소 구조물.
  26. 제 25항에 있어서, 상기 도판트 원자 주입영역은, 주입된 도판트 원자의 최대 농도가 1E19 내지 5E21cm-3인 것을 특징으로 하는 탄화규소 구조물.
  27. 제 26항에 있어서, 상기 도판트 원자 주입영역은 주입된 도판트 원자의 최대 농도가 대략 1E21cm-3이고 상기 제 1표면으로부터 상기 탄화규소 웨이퍼로 대략 500Å의 깊이까지 연장된 것을 특징으로 하는 탄화규소 구조물.
  28. 제 17 내지 19항 중 어느 한 항에 있어서, 상기 주입영역 내 주입된 원자의 최대 농도는 상기 탄화규소 기판의 제 1표면 또는 그 근방에서 나타나는 것을 특징으로 하는 탄화규소 구조물.
  29. 제 18항에 있어서, 상기 캡핑층은 질화규소, 이산화규소 및 금속으로 이루어진 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 탄화규소 구조물.
  30. 제 29항에 있어서, 상기 캡핑층은 대략 500Å의 두께를 가지는 것을 특징으로 하는 탄화규소 구조물.
  31. 제 19항에 있어서, 상기 활성층은 단일 이종구조, 이중 이종구조, 단일 양자우물, 다중 양자우물 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 LED.
KR10-2004-7012250A 2002-02-08 2003-02-07 향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치 KR20040093712A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35503402P 2002-02-08 2002-02-08
US60/355,034 2002-02-08
PCT/US2003/003602 WO2003067637A2 (en) 2002-02-08 2003-02-07 Methods of treating a silicon carbide substrate for improved epitaxial deposition

Publications (1)

Publication Number Publication Date
KR20040093712A true KR20040093712A (ko) 2004-11-08

Family

ID=27734454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7012250A KR20040093712A (ko) 2002-02-08 2003-02-07 향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치

Country Status (7)

Country Link
EP (1) EP1488450B1 (ko)
JP (2) JP4846981B2 (ko)
KR (1) KR20040093712A (ko)
CN (2) CN102163664B (ko)
AU (1) AU2003210882A1 (ko)
CA (1) CA2474883A1 (ko)
WO (1) WO2003067637A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013180483A1 (ko) * 2012-05-30 2013-12-05 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673673B (zh) * 2009-09-22 2013-02-27 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
JP5717674B2 (ja) * 2012-03-02 2015-05-13 株式会社東芝 半導体装置の製造方法
DE102016107557A1 (de) * 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
CN110006727A (zh) * 2019-04-10 2019-07-12 深圳市锐骏半导体股份有限公司 一种离子注入机稳定性的监控方法
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法
EP4324961A1 (en) * 2022-08-17 2024-02-21 SiCrystal GmbH Method for producing a bulk sic single crystal with improved quality using a sic seed crystal with a temporary protective oxide layer, and sic seed crystal with protective oxide layer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104324A (ja) * 1986-10-20 1988-05-09 Fujitsu Ltd 半導体結晶の成長方法
JPH02240988A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd 半導体レーザ
JPH07326793A (ja) * 1994-05-31 1995-12-12 Showa Denko Kk 化合物半導体発光ダイオード
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH098353A (ja) * 1995-06-14 1997-01-10 Hitachi Cable Ltd エピタキシャルウェハ及びその製造方法並びに発光ダイオード
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP3956487B2 (ja) * 1998-06-22 2007-08-08 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子の製造方法
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
DE19944144C2 (de) * 1999-09-15 2001-07-26 Rossendorf Forschzent Verfahren zur Herstellung von vergrabenen Kontakten und Leitbahnen in kristallinen Siliziumkarbid-Halbleitersubstraten
JP2001237248A (ja) * 2000-02-21 2001-08-31 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
JP3889910B2 (ja) * 2000-03-10 2007-03-07 三菱化学株式会社 半導体発光装置およびその製造方法
JP4403629B2 (ja) * 2000-04-06 2010-01-27 株式会社デンソー 半導体発光装置
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2002016013A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
KR100522758B1 (ko) * 2000-06-28 2005-10-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2002223040A (ja) * 2001-01-29 2002-08-09 Ricoh Co Ltd 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013180483A1 (ko) * 2012-05-30 2013-12-05 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법

Also Published As

Publication number Publication date
CN1628370B (zh) 2011-05-18
WO2003067637A2 (en) 2003-08-14
CN1628370A (zh) 2005-06-15
JP4846981B2 (ja) 2011-12-28
AU2003210882A8 (en) 2003-09-02
EP1488450B1 (en) 2015-04-08
AU2003210882A1 (en) 2003-09-02
JP5528120B2 (ja) 2014-06-25
EP1488450A2 (en) 2004-12-22
JP2005517296A (ja) 2005-06-09
CN102163664B (zh) 2014-07-23
CN102163664A (zh) 2011-08-24
CA2474883A1 (en) 2003-08-14
JP2010118672A (ja) 2010-05-27
WO2003067637A3 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
US7294859B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP4660733B2 (ja) 縦型デバイスのための裏面オーミックコンタクトの低温形成
US7728348B2 (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
JP5528120B2 (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
JP2013042183A (ja) 半導体素子のための非活性化保護リング
EP3001465B1 (en) Light-emitting element and method for preparing same
US20240071756A1 (en) Method for manufacturing group iii nitride semiconductor substrate
EP3157068B1 (en) Semiconductor multilayer structure and method for producing same
CN108281514A (zh) 一种发光二极管外延片的制备方法
KR20050035325A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2003124515A (ja) 窒化物系化合物半導体の製造方法及び半導体素子
CN110050330A (zh) Iii族氮化物半导体
KR101309767B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
RU2159483C1 (ru) Эпитаксиальная полупроводниковая структура нитридов элементов группы а3
JP2006310714A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2010177281A (ja) 窒化ガリウム系化合物半導体基板及びその製造方法、並びに半導体素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid