JP2005517296A - 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス - Google Patents

改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス Download PDF

Info

Publication number
JP2005517296A
JP2005517296A JP2003566885A JP2003566885A JP2005517296A JP 2005517296 A JP2005517296 A JP 2005517296A JP 2003566885 A JP2003566885 A JP 2003566885A JP 2003566885 A JP2003566885 A JP 2003566885A JP 2005517296 A JP2005517296 A JP 2005517296A
Authority
JP
Japan
Prior art keywords
silicon carbide
wafer
implanted
region
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003566885A
Other languages
English (en)
Other versions
JP4846981B2 (ja
Inventor
マククルア,デーヴィス・アンドリュー
スヴォロフ,アレグザンダー
エドモンド,ジョン・アダム
スレイター,デーヴィッド・ビアズリー,ジュニアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2005517296A publication Critical patent/JP2005517296A/ja
Application granted granted Critical
Publication of JP4846981B2 publication Critical patent/JP4846981B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

その上に存在する改良エピタキシャル堆積のために且つ発光ダイオードのようなデバイスを製造する場合に前駆体として用いるために炭化珪素基板を処理する方法を開示する。前記方法は、1つ以上の所定のドーパント濃度及び注入エネルギーで、注入イオンと同じ導電型を有する導電性炭化珪素ウェーハの第一表面中に第一導電型のドーパント原子を注入して、ドーパントプロファイルを形成する工程、その注入されたウェーハをアニールする工程、及びそのウェーハの注入第一表面上にエピタキシャル層を成長させる工程を含む。

Description

背景
現在までのところ、電磁スペクトルの紫外部分、青色及び緑色の部分において動作できる発光デバイス又は「LED」(発光ダイオード、レーザダイオード、及び光検出器などを含む)を製造する場合に最も成功している材料は、III族窒化物化合物半導体材料、特に窒化ガリウムベースの化合物半導体であった。しかしながら、窒化ガリウムには、動作デバイスを製造する場合に特有な技術的問題がある。第一の問題は、窒化ガリウムのバルク単結晶が無いことであり、すなわち、そのことは、窒化ガリウム又は他のIII族窒化物デバイスは、他の材料上でエピタキシャル層として形成されなければならないことを意味している。III族窒化物デバイスのための基板としてサファイア(すなわち、酸化アルミニウム(Al))が通常用いられてきた。サファイアは、発光ダイオードを製造する場合に一般的に役立つIII族窒化物に対する適当な結晶格子整合、熱安定性、及び透明性を提供する。しかしながら、サファイアには、絶縁物であるという難点がある。このことは、LED中を流れて発光を発生させる電流がサファイア基板中に指向できないことを意味している。而して、LEDに対する他のタイプの接続、例えば、いわゆる「横型」配置のLEDチップの同じ側にデバイスのカソード及びアノードの両方を配置する接続を作製しなければならない。一般的に、好ましくは、LEDでは、オームコンタクトをデバイスの両端に配置できるように、導電性基板を作製する。いわゆる「縦型」デバイスと呼ばれる前記デバイスは、横型デバイスに比して製造がより容易であるなどの多くの理由により好ましい。
サファイアとは対照的に、炭化珪素は導電性にドープすることができるので、縦型III族窒化物LEDを製造するために有効に用いることができる。更に、炭化珪素は、窒化ガリウムとの格子不整合が比較的小さく、高品質のIII族窒化物材料をその上に成長させることができる。また、炭化珪素は、高い熱伝導率を有し、レーザダイオードのような高電流デバイスにおける熱放散にとって重要である。
炭化珪素ベースのIII族窒化物LEDの例は、米国特許第5,523,589号;第6,120,600号;及び第6,187,606号に示されている。前記の各米国特許は、本発明の譲受人であるCree,Inc.に譲渡されており、また前記の各特許は、その内容を本願明細書に引用したものとする。前記デバイスは、典型的には、炭化珪素基板と、該基板上に形成されたバッファー層又はバッファー領域と、pn接合活性領域を形成する複数のIII族窒化物層とを含む。
特に、米国特許第6,187,606号は、従来の技術状態を超える重要な進歩を開示している。’606特許に記載されている発明は、GaN又はInGaNの多数の離散した結晶部分又は「ドット」を、基板とバッファー層との間のヘテロバリヤーを最小にするのに又は排除するのに充分な量で、基板上に提供した。それにより、基板と活性領域の間に高度に導電性の経路が確立される。
LEDに関する重要なパラメーターは、順方向バイアス動作中におけるデバイスのアノードとカソード間の順電圧(V)低下である。特に、デバイスの順電圧(V)は、電力消費を低減し、デバイスの全効率を増大させるためには、できる限り低いことが望ましい。’606特許による発明にもかかわらず、従来の炭化珪素基板と導電性バッファー層との界面における測定可能な電圧低下は依然として存在している。得られるデバイスの全Vを低下させるために、前記電圧低下を低減させることが望ましい。
説明
本発明の態様による方法は、所定の導電型と、第一表面及び第二表面とを有するSiCウェーハを提供する工程;1つ以上の所定のドーパント濃度及び注入エネルギーにおいて、SiCウェーハの第一表面中に、所定の導電型のドーパント原子を注入して、ドーパントプロファイルを形成する工程;その注入されたウェーハをアニールする工程;及び基板の注入第一表面上にエピタキシャル層を成長させる工程を含む。本発明の態様による他の方法は、所定の導電型と、第一表面及び第二表面とを有するSiCウェーハを提供する工程;そのウェーハの第一表面上にキャッピング層を形成する工程;1つ以上の所定のドーパント濃度及び注入エネルギーにおいて、キャッピング層と、SiCウェーハの第一表面との中に、所定の導電型のドーパント原子を注入して、ドーパントプロファイルを形成する工程;その注入されたウェーハをアニールする工程;キャッピング層を除去する工程;及び基板の注入第一表面上にエピタキシャル層を成長させる工程を包含する。
本発明の態様による構造は、所定の導電型を有し、第一表面及び第二表面を有し、第一表面に隣接している所定の導電型の注入ドーパントの第一注入プロファイルを有し、及び第一表面上に成長させたエピタキシャル層を有する炭化珪素基板を含む。
本発明の態様によるデバイスは、所定の導電型と第一表面及び第二表面とを有する炭化珪素基板、その基板の第一表面上に導電性バッファー層、及び導電性バッファー上に活性領域を含む発光デバイスを包含し、前記基板の第一表面は、第一表面に隣接している所定の導電型の注入ドーパントの第一注入分布を有する。
本発明による炭化珪素ベースのLEDに関する概略図が示してある図1を説明する。デバイス10は、第一導電型と、第一表面12A及び第二表面12Bとを有する導電性炭化珪素基板12を含む。デバイス10は、更に、基板12の表面12A上に形成された導電性バッファー領域14、及びその導電性バッファー領域14上に形成された活性領域18を含む。活性領域18は、好ましくはpn接合を含み、最も好ましくは単一ヘテロ構造、二重ヘテロ構造、単一量子井戸、又は多重量子井戸などを含む。第一オームコンタクト22は、活性領域の表面上に形成する。第二オームコンタクト24は基板24の表面上に形成する。好ましい態様では、基板12はn型4H炭化珪素を含む。而して、好ましい態様では、オームコンタクト22はデバイス10のアノードを含み、オームコンタクト24はデバイス10のカソードを含む。オームコンタクト24は、その内容を本願明細書に引用したものとする、2001年3月15日に出願された米国特許出願第09/787,189号に記載されている方法にしたがって形成できる。基板12は、表面12Aに隣接していて且つ第一導電型の注入ドーパント原子を含む第一注入領域20を含む。注入領域20が存在することにより、基板12とバッファー領域14の界面で観察可能な電圧低下が低減され、それによりデバイス10の全順動作電圧(Vf)が低下する。注入領域は、約1E19から5E21cm−3までの注入ドーパント原子のピーク濃度を有し、厚さは約10から5000オングストロームである。好ましくは、注入領域は、約1E21cm−3の注入ドーパント原子のピーク濃度を有していて、且つ厚さは約500オングストロームである。
図2は、本発明による構造の作製方法を示している。第一導電型を有していて、且つ第一表面12A及び第二表面12Bを有する炭化珪素基板12を提供する。基板12のようなドープト炭化珪素基板の作製は当業において公知である。例えば、米国特許RE34,861は、制御された種結晶を用いた昇華法による炭化珪素のブールを成長させる方法を開示している。得られた炭化珪素結晶は、4H、6H、又は15Rなどのような多数のポリタイプのうちの一つを示すことができる。窒素及び/若しくは燐のようなn型ドーパント又はアルミニウム及び/若しくは硼素のようなp型ドーパントを、成長している結晶中に組み込んで、それぞれ正味のn型又はp型を付与することができる。次に、その結晶ブールをスライスしてウェーハにし、更に次に、そのウェーハを化学的及び機械的に処理して(研磨して)、その上にエピタキシャル層を成長させ且つ電子デバイスを作製するための適当な基板を提供する。
好ましい態様では、基板12は、約5E17〜3E18cm−2の正味のドーパント濃度で窒素ドナー原子でドープされたn型4H又は6H炭化珪素を含む。ウェーハを作製し、研磨した後、所定の導電型のドーパント原子30を、1つ以上の所定のドーパント濃度及び注入エネルギーで基板12の表面12A中に注入して、基板12の注入領域20においてドーパントプロファイルを形成する。好ましくは、ドーパント原子30は、基板12と同じ導電型を有する。すなわち、基板12がn型である場合、ドーパント30は、炭化珪素においてn型導電性を付与する窒素及び/又は燐のようなドーパントを含む。基板12がp型である場合、ドーパント30は、炭化珪素においてp型導電性を付与する硼素又はアルミニウムのようなドーパントを含む。
ドーパント30は、所定の注入ドーズ量及びエネルギーレベルにしたがって表面12Aを通して基板12の中に注入する。注入は、単一のドーズ量及びエネルギーレベルにおいて1つの工程で、又は複数のドーズ量及び/若しくは複数のエネルギーレベルにおいて複数の工程で行うことができる。好ましい態様では、注入を、複数の注入ドーズ量及びエネルギーレベルで行って、基板12内の所定の深さまで、比較的平らな注入プロファイルを付与する。例えば、一つの態様では、2E15cm−2の第一ドーズ量及び25keVのエネルギーで、更に3.6E15cm−2の第二ドーズ量及び50keVのエネルギーで6H炭化珪素基板に燐原子を注入する。
この態様にしたがって形成できると考えられる所望の深さプロファイルに関する概略図を図4に示してある。図4のグラフは、基板12の第一表面12Aからのオングストローム単位の深さ(x軸)の関数として、原子/cm単位の注入原子のプロファイル(y軸)を示している。図4に示してあるように、注入プロファイルは、約300オングストロームの深さで約1E21cm−3の最大値まで増加する。そこから、前記プロファイルは、約800オングストロームの深さまで比較的平らのままであり、約800オングストロームからはバックグラウンドレベルまで低下し始める。而して、注入領域20は、表面12Aから基板12の深さ約800〜1000オングストロームまで広がっていると見なすことができる。
注入後、1300℃の温度で90分間、アルゴン雰囲気下、標準的なチューブアニール(tube anneal)で基板をアニールして、注入ドーパントを活性化させる。ある範囲の温度もアニールにとって有効であり、1300℃は限定ではなく例示である。
次に、導電性バッファー14を基板12の表面12A上に形成することができる。
この態様の一つの欠点は、ドーパントプロファイルが、基板内のいくつかの深さで最大に達する(注入ドーズ量及び注入エネルギーによって決まる)傾向を有する点である。すなわち、表面における注入濃度が、基板内の最大濃度を下回っている。注入ドーパント濃度は、約5E21cm−3未満を維持していなければならない、そうでないと、注入原子によって、基板12の結晶格子が、望ましくない回復不可能な損傷を受ける。
電圧低下を最も大きく改善するために、基板の表面における注入濃度を、できる限り高いレベルにすることが望ましく、すなわち前記表面における注入濃度は約1E21cm−3であるべきである。しかしながら、図2の態様にしたがって前記表面濃度を達成するためには、上記したような基板を損傷する基板内ドーパント濃度を生成するドーズ量及びエネルギーレベルでドーパント原子を注入する必要があると考えられる。
而して、図3に図示してある発明の別の態様では、キャッピング層32を、ドーパント注入前に、基板12の表面12A上に堆積させる。好ましくは、キャッピング層32は、プラズマ強化化学的堆積法(PECVD)を用いて堆積させた又は熱酸化物として成長させた窒化珪素層又は二酸化珪素層を含む。前記2つの方法は正確な厚さ及び組成の酸化物層を堆積させることができる公知の方法である。キャッピング層32は、薄い層として制御可能に堆積させることができ、イオン注入し易く、且つ下に位置する表面を損傷せずに除去できる任意の他の材料を含むこともできる。キャッピング層32のための他の可能な材料としては、金属層又はエピタキシャル半導体層が挙げられる。
キャッピング層32の厚さ及び注入パラメーター(ドーズ量及びエネルギー)は、注入工程から得られる最大注入濃度が、基板12の表面12Aにおいて又はその近傍で(すなわち、基板12とキャッピング層32との界面において又はその近傍において)生成するように、選択する。次に、得られた構造を、1300℃の温度で90分間、アルゴン雰囲気下、標準的なチューブアニールでアニールして、注入ドーパントを活性化させる。キャッピング層32は従来の技術を用いて除去する。例えば、キャッピング層32がPECVD酸化物層を含む場合、その酸化物層はウェット化学エッチング法で除去できる。得られた構造は、注入領域20における注入原子のピーク濃度が基板12の表面12Aで又はその近傍で生成する注入領域20を有する基板12を理想的に含む。
図5には、この態様にしたがって形成できると考えられる所望の深さ分布に関する概略図が示してある。図5のグラフは、基板12の第一表面12Aからオングストローム単位の深さの関数として、注入原子の概略プロファイル(y軸)を原子/cm単位で示している。図4に示してあるように、注入プロファイルは、基板12の表面12Aでは約1E21cm−3である。そこから、前記プロファイルは、約500オングストロームの深さまで比較的平らなままであり、そこを超えると、バックグラウンドレベルまで低下し始める。
一つの態様では、約500オングストロームの厚さを有する二酸化珪素層32を、PECVDによって基板12の表面12A上に形成する。窒素原子は、25keVの注入エネルギーで第一ドーズ量及び50keVの注入エネルギーで第二ドーズ量を酸化物層及び基板12の中に注入する。第一注入は、約4E12cm−2〜1E15cm−2のドーズ量を有することができ、第二注入は、約7E12cm−2〜1.8E15cm−2のドーズ量を有することができる。
図6は、25keV注入ドーズ量に対する、基板/バッファー領域界面における界面電圧(V)のグラフである。図6に示したデータを得るために、3.3E17cm−3及び2.1E18cm−3の窒素ドーパントの正味濃度を有するサンプル4H及び6H炭化珪素ウェーハを用いた。厚さ500オングストロームのPECVD二酸化珪素層をウェーハの表面上に形成し、そのウェーハに対して、それぞれ25keV及び50keVのエネルギーレベルで、窒素の様々な制御されたドーズ量を注入した。各ウェーハに関する注入ドーズ量及び注入エネルギーレベルを図1に示す。
Figure 2005517296
次に、導電性バッファーを、注入基板上に形成した。界面電圧(すなわち、基板/バッファー界面に起因する電圧低下)を、ウェーハ上の3点で測定し、平均値を計算した。図6は、その平均値を、25keV注入ドーズ量に対してプロットしたものである。図6から分かるように、基板/バッファー界面の界面電圧は、ドーズ量が増加すると共に低下する。
本発明による炭化珪素ベースのLEDに関する概略図である。 本発明による構造の作製方法を示している図である。 発明の別の態様を示している図である。 本発明の一つの態様にしたがって形成できる所望の深さ分布に関する概略図である。 本発明のもう一つの態様にしたがって形成できる所望の深さ分布に関する概略図である。 25keV注入ドーズ量に対する、基板/バッファー領域界面における界面電圧(V)のグラフである。

Claims (31)

  1. 1つ以上の所定のドーパント濃度及び注入エネルギーで、注入イオンと同じ導電型を有する導電性炭化珪素ウェーハの第一表面中に第一導電型のドーパント原子を注入して、ドーパントプロファイルを形成する工程;
    該注入されたウェーハをアニールする工程;及び
    該ウェーハの該注入第一表面上にエピタキシャル層を成長させる工程
    を含む、その上に存在する改良エピタキシャル堆積のために且つ発光ダイオードのようなデバイスを製造する場合に前駆体として用いるために炭化珪素基板を処理する方法。
  2. 薄層として制御可能に堆積させることができ、該炭化珪素ウェーハと同じ導電型を有するイオンを注入することができ、及び該ウェーハの下に位置する表面を実質的に損傷せずに除去することができる材料から、該導電性炭化珪素ウェーハの該第一表面上にキャッピング層を形成する工程;
    1つ以上の所定のドーパント濃度及び注入エネルギーにおいて、該キャッピング層中に且つ該キャッピング層を通して、及び該炭化珪素ウェーハ中に、該ドーパント原子を注入して、ドーパントプロファイルを形成する工程;
    該注入されたウェーハをアニールする工程;
    該キャッピング層を除去する工程;及び
    該基板ウェーハの該注入第一表面上に該エピタキシャル層を成長させる工程
    を含む請求項1記載の方法。
  3. 該炭化珪素ウェーハの該注入第一表面上に導電性バッファー領域を形成する工程;
    該導電性バッファー領域上に活性領域を形成する工程;
    該活性領域上に第一オームコンタクトを形成する工程;及び
    該炭化珪素の該第二表面上に第二オームコンタクトを形成する工程
    を更に含む、発光ダイオードを形成する請求項1記載の方法。
  4. ドーパント原子を注入する該工程が、該ウェーハ内において所定の深さまで比較的平らな注入プロファイルを付与するために、様々なドーズ量及びエネルギーレベルで複数の注入工程を行うことを含む請求項1、2又は3記載の方法。
  5. 該注入工程が、約1E19〜5E21cm−3の注入ドーパント原子のピーク濃度まで、該注入領域においてドーパント原子を注入することを含む請求項4記載の方法。
  6. 該注入工程が、 約1E21cm−3の注入ドーパント原子のピーク濃度まで且つ約500オングストロームの該炭化珪素ウェーハ内の深さまで、該注入領域においてドーパント原子を注入することを含む請求項4記載の方法。
  7. 該注入工程が、2E15cm−2の第一ドーパント濃度且つ25keVの注入エネルギーで、更に3.6E15cm−2の第二ドーパント濃度且つ50keVの注入エネルギーで、燐ドナー原子を該炭化珪素ウェーハに注入することを含む請求項4記載の方法。
  8. 該注入されたウェーハを、1300℃の温度で90分間、アルゴン中でアニールする請求項1、2又は3記載の方法。
  9. 窒素及び燐から成る群より選択されるドーパント原子を、n型炭化珪素ウェーハ中に注入する工程を含む請求項1、2又は3記載の方法。
  10. 硼素及びアルミニウムから成る群より選択されるドーパント原子を、p型炭化珪素ウェーハ中に注入する工程を含む請求項1、2又は3記載の方法。
  11. 窒化珪素、二酸化珪素、及び金属層から成る群から該キャッピング層を形成する工程を含む請求項2記載の方法。
  12. プラズマ強化化学的堆積法を用いて、該炭化珪素ウェーハ上に該キャッピング層を堆積させる工程を含む請求項11記載の方法。
  13. 約500オングストロームの厚さまで該キャッピング層を二酸化珪素から形成する工程を含む請求項2記載の方法。
  14. 25keVの注入エネルギーにおいて約4E12cm−2 〜1E15cm−2のドーパント濃度を有する第一ドーズ量で、更に、50keVの注入エネルギーにおいて約7E12cm−2 〜1.8E15cm−2のドーパント濃度を有する第二ドーズ量で、該二酸化珪素層中に且つ該二酸化珪素を通して、及び該炭化珪素ウェーハ中に、窒素原子を注入する工程を含む請求項13記載の方法。
  15. ウェット化学エッチングで該キャッピング層を除去する工程を含む請求項2記載の方法。
  16. 単一ヘテロ構造、二重ヘテロ構造、単一量子井戸、多重量子井戸、及びそれらの組合せから成る群より該活性層を作製する工程を更に含む請求項3記載の方法。
  17. 第一表面と第二表面とを有し、且つ所定の導電型と初期キャリア濃度とを有する炭化珪素ウェーハ;
    該第一表面から該炭化珪素ウェーハ中へと所定の深さまで延びている注入ドーパント原子の領域、該領域は該ウェーハの残部における該初期キャリア濃度に比べて高いキャリア濃度を有する;及び
    該炭化珪素ウェーハの該第一表面上に存在するエピタキシャル層
    を含む、発光ダイオードのような電子デバイスを製造する場合に基板として用いるのに適する炭化珪素構造。
  18. 薄層として制御可能に堆積させることができ、該炭化珪素ウェーハと同じ導電型を有するイオンを注入することができ、及び該ウェーハの下に位置する表面を実質的に損傷せずに除去することができる材料から形成された該炭化珪素ウェーハの該第一表面上に存在するキャッピング層;及び
    該キャッピング層を完全に貫通し、且つ該第一表面を通って該炭化珪素ウェーハ中へと所定の深さまで延びている注入ドーパント原子の領域、該領域は該ウェーハの残部における該初期キャリア濃度に比べて高いキャリア濃度を有する
    を更に含む請求項17記載の炭化珪素前駆体構造。
  19. 該導電性炭化珪素ウェーハの該第一表面上に導電性バッファー領域;
    該導電性バッファー領域上に活性領域;
    該活性領域に対する第一オームコンタクト;及び
    該炭化珪素ウェーハの該第二表面上に第二オームコンタクト
    を更に含む請求項17記載の基板を組み込んでいる発光ダイオード。
  20. 該炭化珪素ウェーハが、n型6H炭化珪素又はn型4H炭化珪素を含む請求項17、18又は19記載の炭化珪素構造。
  21. 該炭化珪素ウェーハを、約5E17〜3E18cm−2濃度の窒素ドナー原子でドープする請求項20記載の炭化珪素構造。
  22. 注入ドーパント原子の該領域が、約1E19〜5E21cm−3の濃度で燐を含む請求項17、18又は19記載の炭化珪素構造。
  23. 注入ドーパント原子の該領域が、約1E19〜5E21cm−3の濃度で窒素を含む請求項17、18又は19記載の炭化珪素構造。
  24. 注入ドーパント原子の該領域が、約1E21cm−3の濃度で燐を含む請求項23記載の炭化珪素構造。
  25. 注入ドーパント原子の該領域が、該第一表面から該炭化珪素ウェーハ中へ約10〜5000オングストロームの深さまで延びている請求項17、18又は19記載の炭化珪素構造。
  26. 注入ドーパント原子の該領域が、約1E19〜5E21cm−3の注入ドーパント原子のピーク濃度を有する請求項25記載の炭化珪素構造。
  27. 注入ドーパント原子の該領域が、約1E21cm−3の注入ドーパント原子のピーク濃度を有していて、且つ該第一表面から該炭化珪素ウェーハ中へと約500オングストロームの深さまで延びている請求項26記載の炭化珪素構造。
  28. 該注入領域における注入原子の該ピーク濃度が、該炭化珪素基板の該第一表面で又はその近傍で生成する請求項17、18又は19記載の炭化珪素構造。
  29. 該キャッピング層が、窒化珪素、二酸化珪素、及び金属から成る群より選択される材料を含む請求項18記載の炭化珪素構造。
  30. 該キャッピング層が、約500オングストロームの厚さを有する請求項29記載の炭化珪素構造。
  31. 該活性層を、単一ヘテロ構造、二重ヘテロ構造、単一量子井戸、多重量子井戸、及びそれらの組合せから成る群より選択する請求項19記載のLED。
JP2003566885A 2002-02-08 2003-02-07 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス Expired - Lifetime JP4846981B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35503402P 2002-02-08 2002-02-08
US60/355,034 2002-02-08
PCT/US2003/003602 WO2003067637A2 (en) 2002-02-08 2003-02-07 Methods of treating a silicon carbide substrate for improved epitaxial deposition

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010000117A Division JP5528120B2 (ja) 2002-02-08 2010-01-04 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス

Publications (2)

Publication Number Publication Date
JP2005517296A true JP2005517296A (ja) 2005-06-09
JP4846981B2 JP4846981B2 (ja) 2011-12-28

Family

ID=27734454

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003566885A Expired - Lifetime JP4846981B2 (ja) 2002-02-08 2003-02-07 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
JP2010000117A Expired - Lifetime JP5528120B2 (ja) 2002-02-08 2010-01-04 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010000117A Expired - Lifetime JP5528120B2 (ja) 2002-02-08 2010-01-04 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス

Country Status (7)

Country Link
EP (1) EP1488450B1 (ja)
JP (2) JP4846981B2 (ja)
KR (1) KR20040093712A (ja)
CN (2) CN102163664B (ja)
AU (1) AU2003210882A1 (ja)
CA (1) CA2474883A1 (ja)
WO (1) WO2003067637A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183064A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673673B (zh) * 2009-09-22 2013-02-27 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
DE102016107557A1 (de) * 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
CN110006727A (zh) * 2019-04-10 2019-07-12 深圳市锐骏半导体股份有限公司 一种离子注入机稳定性的监控方法
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法
EP4324961A1 (en) * 2022-08-17 2024-02-21 SiCrystal GmbH Method for producing a bulk sic single crystal with improved quality using a sic seed crystal with a temporary protective oxide layer, and sic seed crystal with protective oxide layer

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240988A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd 半導体レーザ
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH098353A (ja) * 1995-06-14 1997-01-10 Hitachi Cable Ltd エピタキシャルウェハ及びその製造方法並びに発光ダイオード
JP2000012482A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2000040858A (ja) * 1998-05-18 2000-02-08 Fujitsu Ltd 光半導体装置、その製造方法、および半導体ウェハ
DE19944144A1 (de) * 1999-09-15 2001-04-12 Rossendorf Forschzent Verfahren zur Herstellung von Kontakten und Leitbahnen in oder auf kristallinen Siliziumkarbid-Halbleitersubstraten
JP2001291900A (ja) * 2000-04-06 2001-10-19 Denso Corp 半導体発光装置およびその製造方法
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2002016013A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2002223040A (ja) * 2001-01-29 2002-08-09 Ricoh Co Ltd 半導体発光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104324A (ja) * 1986-10-20 1988-05-09 Fujitsu Ltd 半導体結晶の成長方法
JPH07326793A (ja) * 1994-05-31 1995-12-12 Showa Denko Kk 化合物半導体発光ダイオード
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP2001237248A (ja) * 2000-02-21 2001-08-31 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
JP3889910B2 (ja) * 2000-03-10 2007-03-07 三菱化学株式会社 半導体発光装置およびその製造方法
KR100522758B1 (ko) * 2000-06-28 2005-10-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240988A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd 半導体レーザ
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH098353A (ja) * 1995-06-14 1997-01-10 Hitachi Cable Ltd エピタキシャルウェハ及びその製造方法並びに発光ダイオード
JP2000040858A (ja) * 1998-05-18 2000-02-08 Fujitsu Ltd 光半導体装置、その製造方法、および半導体ウェハ
JP2000012482A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
DE19944144A1 (de) * 1999-09-15 2001-04-12 Rossendorf Forschzent Verfahren zur Herstellung von Kontakten und Leitbahnen in oder auf kristallinen Siliziumkarbid-Halbleitersubstraten
JP2001291900A (ja) * 2000-04-06 2001-10-19 Denso Corp 半導体発光装置およびその製造方法
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2002016013A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2002223040A (ja) * 2001-01-29 2002-08-09 Ricoh Co Ltd 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183064A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN102163664A (zh) 2011-08-24
EP1488450A2 (en) 2004-12-22
CA2474883A1 (en) 2003-08-14
KR20040093712A (ko) 2004-11-08
CN1628370B (zh) 2011-05-18
CN102163664B (zh) 2014-07-23
AU2003210882A1 (en) 2003-09-02
CN1628370A (zh) 2005-06-15
JP2010118672A (ja) 2010-05-27
EP1488450B1 (en) 2015-04-08
JP4846981B2 (ja) 2011-12-28
WO2003067637A3 (en) 2004-01-15
AU2003210882A8 (en) 2003-09-02
WO2003067637A2 (en) 2003-08-14
JP5528120B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
US7294859B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
US7728348B2 (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
JP5528120B2 (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
JP4127463B2 (ja) Iii族窒化物系化合物半導体の結晶成長方法及びiii族窒化物系化合物半導体発光素子の製造方法
US7646027B2 (en) Group III nitride semiconductor stacked structure
KR20100055187A (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
EP3157068B1 (en) Semiconductor multilayer structure and method for producing same
CN111599901A (zh) 一种生长在Si衬底上的紫外LED外延片及其制备方法
CN108281514A (zh) 一种发光二极管外延片的制备方法
CN109686821B (zh) 一种发光二极管的外延片的制备方法
CN212542464U (zh) 一种生长在Si衬底上的紫外LED外延片
CN109065675A (zh) 一种氮化镓基发光二极管外延片及其生长方法
KR100814920B1 (ko) 수직구조 질화물계 반도체 발광소자 및 그 제조방법
JP2018154553A (ja) GaN基板
CN104037285B (zh) 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
JP2018058767A (ja) 窒化ガリウム基板
JP2010177281A (ja) 窒化ガリウム系化合物半導体基板及びその製造方法、並びに半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090612

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110411

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4846981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term