JP2013183064A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013183064A
JP2013183064A JP2012046503A JP2012046503A JP2013183064A JP 2013183064 A JP2013183064 A JP 2013183064A JP 2012046503 A JP2012046503 A JP 2012046503A JP 2012046503 A JP2012046503 A JP 2012046503A JP 2013183064 A JP2013183064 A JP 2013183064A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide substrate
ion implantation
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012046503A
Other languages
English (en)
Other versions
JP5717674B2 (ja
Inventor
Joji Nishio
譲司 西尾
Chiharu Ota
千春 太田
Takashi Shinohe
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012046503A priority Critical patent/JP5717674B2/ja
Priority to CN2012103762385A priority patent/CN103295884A/zh
Priority to US13/602,517 priority patent/US8679957B2/en
Publication of JP2013183064A publication Critical patent/JP2013183064A/ja
Application granted granted Critical
Publication of JP5717674B2 publication Critical patent/JP5717674B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

【課題】ＢＰＤによる性能劣化を防止する半導体装置の製造方法を提供する。
【解決手段】実施の形態の半導体記憶装置の製造方法は、六方晶系の炭化珪素基板を準備し、炭化珪素基板にイオン注入を行い、イオン注入を行った炭化珪素基板上にエピタキシャル成長により炭化珪素膜を形成し、炭化珪素膜中にｐｎ接合領域を形成する。
【選択図】図４

Description

本発明の実施の形態は、半導体装置の製造方法に関する。
炭化珪素は、高耐圧で大電流容量を実現するのに適した半導体装置の材料として注目が集まっている。例えば、炭化珪素を材料としてバイポーラパワーデバイスを製造する場合、六方晶系のバルク炭化珪素基板上に、エピタキシャル成長により炭化珪素膜を形成する。そして、この炭化珪素膜中にｐｎ接合領域を形成することが行われる。
炭化珪素基板中には、基底面転位（ＢＰＤ： Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）と呼ばれる転位が存在する。そして、このＢＰＤがエピタキシャル成長により形成される炭化珪素膜中に伝播する。ＢＰＤを内在するデバイスは、通電することによってオン抵抗が増大することが知られている、その機構は、通電によってＢＰＤが容易に部分転位に分解し、これら分解した部分転位の間の平面が積層欠陥となって高抵抗層を形成すると考えられている。
一方、平滑なエピタキシャル成長膜表面を得るために、炭化珪素膜のステップフロー成長が重要となる。良好なステップフロー成長を実現するために、炭化珪素基板は（０００１）面（基底面）から数度オフカットされたものが通常用いられる。
オフカットの角度が４度の炭化珪素基板を用いた場合、基板中に存在していたＢＰＤがそのままエピタキシャル成長膜に伝播する割合は、オフカット角度が８度の基板を用いた場合に比べて格段に低下するとされている。報告例としてはわずか３％しか伝播しないというものもある。
もっとも、この割合であっても、バルク炭化珪素基板中のＢＰＤ密度が１０００ｃｍ−２程度であった場合、エピタキシャル膜表面には３０ｃｍ−２存在することとなる。したがって、大容量を実現するため大面積のパワーデバイスを形成しようとする場合には、歩留まりの観点からは問題である。
米国特許第７０１８５５４号明細書 特開２００６−６６７２２号公報
本発明が解決しようとする課題は、ＢＰＤによる性能劣化を防止する半導体装置の製造方法を提供することにある。
実施の形態の半導体装置の製造方法は、六方晶系の炭化珪素基板を準備し、前記炭化珪素基板にイオン注入を行い、イオン注入を行った前記炭化珪素基板上にエピタキシャル成長により炭化珪素膜を形成し、前記炭化珪素膜中にｐｎ接合領域を形成する。
第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。
（第１の実施の形態）
本実施の形態の半導体装置の製造方法は、六方晶系の炭化珪素基板を準備し、炭化珪素基板にイオン注入を行い、イオン注入を行った炭化珪素基板上にエピタキシャル成長により炭化珪素膜を形成し、炭化珪素膜中にｐｎ接合領域を形成する。
本実施の形態の半導体装置の製造方法は、上記構成により、炭化珪素基板中のＢＰＤが、エピタキシャル成長膜である炭化珪素膜中に伝搬することを抑制する。したがって、ＢＰＤによる性能劣化を防止する半導体装置の製造が可能となる。
図１〜図４は、本実施の形態の半導体装置の製造方法を示す工程断面図である。本実施の形態では、半導体装置として、炭化珪素バイポーラパワーデバイスの一種であるメサ型高耐圧ＰｉＮダイオードを例に説明する。
まず、図１に示すように、六方晶系の４Ｈ型炭化珪素バルク単結晶の（０００１）面ｎ＋型の炭化珪素基板１０を準備する。炭化珪素基板１０はオフカットされ、表面が（０００１）面から１度以上８度以下のオフ角を備えることが、後のエピタキシャル成長の際に良好なステップフロー成長を実現する観点から望ましい。
そして、炭化珪素基板１０全面に不純物のイオン注入を行い、イオン注入領域１２を形成する。例えば、ｎ型不純物であるリン（Ｐ）をドーズ量は１×１０１７ｃｍ−２、加速電圧３８０ｋｅＶの条件で注入する。このイオン注入領域１２は、後のエピタキシャル成長の際に、エピタキシャル膜中に炭化珪素基板１０のＢＰＤが伝搬することを抑制する。
次に、図２に示すように、イオン注入を行った炭化珪素基板１０上にエピタキシャル成長により炭化珪素膜１４を形成する。炭化珪素膜１４は、ドリフト層となるｎ型炭化珪素膜１４ａ、ｐ型層となるｐ型炭化珪素膜１４ｂ、ｐ型コンタクト層となるｐ＋型炭化珪素膜１４ｃで構成される。
例えば、ｎ型成長用炉でｎ型炭化珪素膜１４ａを、膜厚２６μｍ、キャリア濃度４×１０１５ｃｍ−３となるようエピタキシャル成長により形成する。その後、ｐ型成長用炉に移し替え、ｐ型炭化珪素膜１４ｂおよびｐ＋型炭化珪素膜１４ｃをエピタキシャル成長により形成する。
その後、炭化珪素膜１４にアライメントマーク１６をドライエッチングにより形成する。
次に、図３に示すように、アラインメントマーク１６を基準にレジスト等によりパターン形成を行い、溝１８をドライエッチングにより形成する。これにより、溝１８に囲まれるメサ型電極部が形成される。メサ型電極部の幅は、例えば、１ｍｍ程度である。
この時、ｐ型炭化珪素膜１４ｂが深さ方向に全部除去されるようエッチングする。ドライエッチングの深さの制御は、例えば、エッチングの時間管理により行う。
次に、例えば、ｐ型不純物であるアルミニウム（Ａｌ）を、選択的にイオン注入する。このイオン注入により、図４に示すように、接合終端構造となるｐ−型層２０が形成される。
そして、イオン注入の後に、高温アニールを行うことにより、注入したイオン種（不純物）を活性化させる。高温アニールは、例えば、１６００℃〜１９００℃、アルゴン（Ａｒ）等の不活性ガス雰囲気下で行う。
そして、炭化珪素基板１０の裏面にカソード電極２２を形成する。カソード電極２２は、例えば、炭化珪素基板１０の裏面に、ニッケル（Ｎｉ）を全面蒸着し、シンターを行った後、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）を、この順番でスパッタすることで形成する。
そして、メサ型電極部のｐ型コンタクト層となるｐ＋型炭化珪素膜１４ｃ上にアノード電極２４を形成する。アノード電極２４は、例えば、ｐ＋型炭化珪素膜１４ｃ上にアルミニウム（Ａｌ）をスパッタした後、パターニングすることで形成する。
以上の製造方法により、本実施の形態のメサ型高耐圧ＰｉＮダイオードが製造される。
本実施の形態によれば、炭化珪素基板１０上に炭化珪素膜１４をエピタキシャル成長により形成する前に、イオン注入により不純物を炭化珪素基板１０に導入し、イオン注入領域１２を形成する。このイオン注入領域では、イオン注入によるダメージで炭化珪素の結晶構造が破壊され、転位または亜粒界を多く含む領域が形成される。このイオン注入領域が、炭化珪素基板１０内のＢＰＤが、炭化珪素膜１４中に伝搬することを抑制する転位ブロック層として機能する。
発明者の微視的観察によれば、ＢＰＤと逆向きのバーガーズベクトルを持つ転位と、ＢＰＤとの相互作用によってＢＰＤが終端されていたり、亜粒界が表面となって転位ループが形成されたりする。これによって、エピタキシャル膜である炭化珪素膜１４中にＢＰＤが伝搬していかないことが確認されている。
なお、イオン注入領域１２上での結晶性の良いエピタキシャル成長を保証するために、イオン注入領域１２の表面は可及的にイオン注入によるダメージが加えられないことが望ましい。この観点から、イオン注入の際に濃度が最大となる投影飛程（Ｐｒｏｊｅｃｔｅｄ Ｒａｎｇｅ：Ｒｐ）が、炭化珪素基板１０中の入る条件でイオン注入することが望ましい。
したがって、例えば、炭化珪素基板１０へのイオン注入は、炭化珪素基板１０上に絶縁膜等の膜、いわゆるスルー膜を成膜することなく、直接炭化珪素基板１０表面に対して行われることが望ましい。また、イオン注入直後の炭化珪素基板１０表面の不純物濃度が、イオン注入領域を深さ方向に見た場合の最大不純物濃度より一桁以上低くなる条件でイオン注入を行うことが望ましい。
また、イオン注入によるダメージはできるだけ回復しないようにすることが、ＢＰＤの伝搬を抑制する観点から望ましい。したがって、イオン注入は、イオン注入によるダメージ回復が少ない、炭化珪素基板１０の基板温度が１００℃以下の状態で行われることが望ましい。室温イオン注入によることがより望ましい。ここで、室温イオン注入とはイオン注入中に炭化珪素基板１０を加熱しないイオン注入を意味するものとする。
イオン注入するイオン種（不純物）は、炭化珪素基板１０に有効なダメージを与えるものであれば、特に限定されない。例えば、リン（Ｐ）、窒素（Ｎ）、ボロン（Ｂ）、アルミニウム（Ａｌ）等を用いることが可能である。
もっとも、炭化珪素基板１０に与えるダメージを大きくする観点からは、イオン半径が大きく、質量の大きなイオン種、例えば、Ｐ（リン）が望ましい。
また、イオン注入領域１２が、デバイス動作時に高抵抗層として動作を阻害することを抑制する観点から、炭化珪素基板１０の導電型と同一導電型のイオン種をイオン注入することが望ましい。例えば、本実施の形態のように、ｎ＋型半導体基板の場合には、ｎ型不純物、例えば、リン（Ｐ）または窒素（Ｎ）をイオン注入することが望ましい。
また、イオン注入におけるドーズ量は、１Ｅ１５ｃｍ−２以上１Ｅ１７ｃｍ−２以下であることが望ましい。この範囲を下回ると炭化珪素基板１０に与えるダメージが不足する恐れがあるからである。また、この範囲を上回ると、イオン注入領域１２がデバイス動作時に高抵抗層として動作を阻害したり、炭化珪素基板１０表面のダメージが大きくなり結晶性の良いエピタキシャル成長を阻害したりする恐れがあるからである。
そして、炭化珪素基板１０について、オフ方向、すなわち、炭化珪素基板１０の（０００１）面に対する最大傾斜角の結晶方向が、＜２１−３０＞±５度方向であることが望ましい。これは、エピタキシャル膜中に伝搬したＢＰＤから積層欠陥が発生することが抑制されるからである。
すなわち、オフ方向を＜２１−３０＞方向とすることで、炭化珪素基板１０内に存在するＢＰＤの内、＜２１−３０＞方向に伸びるものだけが炭化珪素膜１４中に伝播する。このため、積層欠陥の一辺を担う＜１１−２０＞または＜１０−１０＞方向と平行なショックレー部分転位に分解する可能性が小さい。したがって、炭化珪素基板１０中のＢＰＤが炭化珪素膜１４にＢＰＤとして伝播したとしても、通電による積層欠陥発生を回避することができる可能性が高いからである。
よって、オフ方向を＜２１−３０＞±５度方向とすることで、仮に、上記イオン注入領域１２によって、炭化珪素膜１４中への伝搬が阻止できないＢＰＤがあったとしても、このＢＰＤが積層欠陥となって、デバイス特性を劣化させることが抑制できる。
（第２の実施の形態）
炭化珪素基板へのイオン注入が選択的に行われ、かつ、炭化珪素膜の厚さをｄ、炭化珪素基板の（０００１）面からのオフ角をαとする場合に、デバイス動作に用いられるｐｎ接合領域をエピタキシャル成長により成長する炭化珪素膜のステップフロー方向の上流側にｄ／ｔａｎαだけずらした領域が、イオン注入領域に包含されるようイオン注入が行なわれること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記述を一部省略する。
図５〜図８は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、図５に示すように、六方晶系の４Ｈ型炭化珪素バルク単結晶の（０００１）面ｎ＋型の炭化珪素基板１０を準備する。例えば、炭化珪素基板１０はオフカットされ、表面が（０００１）面から１度以上８度以下のオフ角を備える。
次に、炭化珪素基板１０にアライメントマーク２６をドライエッチングにより形成する。
そして、アラインメントマーク２６を基準にレジスト等によりパターン形成を行い、イオン注入が選択的に、すなわち、炭化珪素基板１０の所定の領域のみに行われ、イオン注入領域１２を形成する。
次に、図６に示すように、イオン注入を行った炭化珪素基板１０上にエピタキシャル成長により炭化珪素膜１４を形成する。炭化珪素膜１４は、ドリフト層となるｎ型炭化珪素膜１４ａ、ｐ型層となるｐ型炭化珪素膜１４ｂ、ｐ型コンタクト層となるｐ＋型炭化珪素膜１４ｃで構成される。
その後、炭化珪素膜１４にアライメントマーク１６をドライエッチングにより形成する。この際、アラインメントマーク２６を基準にアライメントマーク１６のパターンが形成される。なお、アラインメントマーク１６の深さは、アライメントマーク２６の深さに比べて浅く形成しても、問題なく読み取りおよび位置合わせが可能である。
次に、図７に示すように、アラインメントマーク１６を基準にレジスト等によりパターン形成を行い、溝１８をドライエッチングにより形成する。これにより、溝１８に囲まれるメサ型電極部が形成される。
次に、例えば、ｐ型不純物であるアルミニウム（Ａｌ）を、選択的にイオン注入する。このイオン注入により、図８に示すように、接合終端構造となるｐ−型層２０が形成される。
そして、イオン注入の後に、高温アニールを行うことにより、注入したイオン種（不純物）を活性化させる。
そして、炭化珪素基板１０の裏面にカソード電極２２を形成する。さらに、メサ型電極部のｐ型コンタクト層となるｐ＋型炭化珪素膜１４ｃ上にアノード電極２４を形成する。
以上の製造方法により、本実施の形態のメサ型高耐圧ＰｉＮダイオードが製造される。
イオン注入領域１２は、デバイス動作時に高抵抗層として動作を阻害する恐れがある。そのため、デバイスの特性上、必要のない領域にはできるだけ形成しないことが望ましい。
発明者の検討により、ＢＰＤが炭化珪素膜１４中に伝搬しても、幾何学的にｐｎ接合領域に到達しなければ、デバイス特性の劣化を引き起こさないことが明らかになっている。そこで、本実施の形態では、ＢＰＤが炭化珪素膜１４中に伝搬したとしても、幾何学的にｐｎ接合領域に到達しないことを最低限保証するようイオン注入領域１２の範囲を設定する。
具体的には、炭化珪素膜１４の厚さをｄ、炭化珪素基板１０の（０００１）面からのオフ角をαとする場合に、デバイス動作に用いられるｐｎ接合領域を、エピタキシャル成長により成長する炭化珪素膜１４のステップフロー方向の上流側にｄ／ｔａｎαだけずらした領域が、イオン注入領域に包含されるようイオン注入領域１２を設定する。
図８（ａ）は本実施の形態の半導体装置の断面図、図８（ｂ）は本実施の形態の半導体装置の上面図である。図８（ｂ）では、ｐｎ接合領域をＡ、ｐｎ接合領域をエピタキシャル成長により成長する炭化珪素膜１４のステップフロー方向の上流側にｄ／ｔａｎαだけずらした領域をＡ’で示す。さらに、イオン注入領域１２をＢで示している。なお、本実施の形態におけるｐｎ接合領域とは、メサ型電極部のｐ型炭化珪素膜１４ｂとｎ−型炭化珪素膜１４ａとのｐｎ接合、およびｐ−型層２０とｎ−型炭化珪素膜１４ａとのｐｎ接合を含む領域である。
ＢＰＤが炭化珪素膜１４中に伝搬する場合は、幾何学的には、（０００１）面を、ステップフロー方向、本実施の形態では、例えば、＜２１−３０＞方向に伝搬する。したがって、イオン注入領域１２を本実施の形態のように設定することで、炭化珪素膜１４中に伝搬するＢＰＤがｐｎ接合領域に到達することを回避することが保証される。
以上、本実施の形態によれば、第１の実施の形態の効果に加え、デバイス特性の観点から必要とされない領域へのイオン注入領域１２の形成が最小化できる。したがって、イオン注入領域１２が高抵抗層となって、デバイス動作を阻害する恐れを回避できる。
なお、ここでは、炭化珪素膜１４の厚さをｄ、炭化珪素基板１０の（０００１）面からのオフ角をαとする場合に、デバイス動作に用いられるｐｎ接合領域をエピタキシャル成長により成長する炭化珪素膜１４のステップフロー方向の上流側にｄ／ｔａｎαだけずらすとした。本実施の形態の場合は、ｐｎ接合面が、ｐ型炭化珪素膜１４ｂとｎ−型炭化珪素膜１４ａとの界面よりもｎ−型炭化珪素膜１４ａ側に設けられている。したがって、ドリフト層となるｎ−型炭化珪素膜１４ａの厚さをｄ’（図８（ａ））、炭化珪素基板１０の（０００１）面からのオフ角をαとする場合に、デバイス動作に用いられるｐｎ接合領域をエピタキシャル成長により成長する炭化珪素膜１４のステップフロー方向の上流側にｄ’／ｔａｎαだけずらすことで、ＢＰＤがｐｎ接合領域に到達することを回避できる。
例えば、ドリフト層であるｎ−型炭化珪素膜１４ａの厚さｄ’が２６μｍ、オフ角αが４度の場合、イオン注入用のマスクの設計において、ｐｎ接合領域のパターンをｄ’／ｔａｎα＝３７２μｍずらせたパターンがイオン注入領域１２内に包含されるよう設計する。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、４Ｈ型炭化珪素バルク単結晶のｎ＋型炭化珪素基板を例に説明したが、と問えば、４Ｈ型炭化珪素バルク単結晶のｐ＋型炭化珪素基板、６Ｈ型炭化珪素バルク単結晶のｎ＋型炭化珪素基板、６Ｈ型炭化珪素バルク単結晶のｐ＋型炭化珪素基板にも本発明を適用することが可能である。
また、半導体装置として、メサ型高耐圧ＰｉＮダイオードを例に説明したが、六方晶系の炭化珪素基板上に炭化珪素膜をエピタキシャル成長することによって製造される半導体装置であれば、本発明を適用することが可能である。例えば、縦型のＩＧＢＴやＭＯＳＦＥＴ等にも適用することが可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ 炭化珪素基板
１２ イオン注入領域
１４ 炭化珪素膜
１４ａ ｎ型炭化珪素膜
１４ｂ ｐ型炭化珪素膜
１４ｃ ｐ＋型炭化珪素膜
２０ ｐ−型層

Claims (9)

  1. 六方晶系の炭化珪素基板を準備し、
    前記炭化珪素基板にイオン注入を行い、
    イオン注入を行った前記炭化珪素基板上にエピタキシャル成長により炭化珪素膜を形成し、
    前記炭化珪素膜中にｐｎ接合領域を形成することを特徴とする半導体装置の製造方法。
  2. 前記炭化珪素基板へのイオン注入は、前記炭化珪素基板の基板温度が１００℃以下の状態で行われることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記炭化珪素基板へのイオン注入は、前記炭化珪素基板の導電型と同一導電型の不純物をイオン注入することを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
  4. 前記炭化珪素基板へのイオン注入は、前記炭化珪素基板上に膜を成膜することなく、直接前記炭化珪素基板表面に対して行われることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
  5. 前記炭化珪素基板へのイオン注入は、選択的に行われることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
  6. 前記炭化珪素基板がｎ型であり、前記炭化珪素基板へのイオン注入において、リンまたは窒素をイオン注入することを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置の製造方法。
  7. 前記炭化珪素基板へのイオン注入において、ドーズ量が１Ｅ１５ｃｍ−２以上１Ｅ１７ｃｍ−２以下であることを特徴とする請求項１ないし請求項６いずれか一項記載の半導体装置の製造方法。
  8. 前記炭化珪素基板へのイオン注入が、前記炭化珪素膜の厚さをｄ、前記炭化珪素基板の（０００１）面からのオフ角をαとする場合に、デバイス動作に用いられる前記ｐｎ接合領域を、エピタキシャル成長により成長する前記炭化珪素膜のステップフロー方向の上流側にｄ／ｔａｎαだけずらした領域が、イオン注入領域に包含されるように行なわれることを特徴とする請求項５記載の半導体装置の製造方法。
  9. 前記炭化珪素基板の表面は、（０００１）面から＜２１−３０＞±５度方向に１度以上８度以下のオフ角を有することを特徴とする請求項１ないし請求項７いずれか一項記載の半導体装置の製造方法。
JP2012046503A 2012-03-02 2012-03-02 半導体装置の製造方法 Expired - Fee Related JP5717674B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012046503A JP5717674B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法
CN2012103762385A CN103295884A (zh) 2012-03-02 2012-08-31 半导体装置的制造方法
US13/602,517 US8679957B2 (en) 2012-03-02 2012-09-04 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046503A JP5717674B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013183064A true JP2013183064A (ja) 2013-09-12
JP5717674B2 JP5717674B2 (ja) 2015-05-13

Family

ID=49096567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046503A Expired - Fee Related JP5717674B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8679957B2 (ja)
JP (1) JP5717674B2 (ja)
CN (1) CN103295884A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140187A (ja) * 2018-02-07 2019-08-22 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法。
WO2019230206A1 (ja) * 2018-05-30 2019-12-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2020077720A (ja) * 2018-11-06 2020-05-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021057381A (ja) * 2019-09-27 2021-04-08 株式会社デンソー 炭化珪素半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6331634B2 (ja) * 2014-04-17 2018-05-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103928320B (zh) * 2014-04-21 2016-08-24 西安电子科技大学 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
WO2016038833A1 (ja) * 2014-09-08 2016-03-17 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
CN107768245A (zh) * 2016-08-16 2018-03-06 北大方正集团有限公司 Pin二极管的制作方法与pin二极管
CN107068539B (zh) * 2016-12-15 2019-11-22 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN109192770A (zh) * 2018-08-23 2019-01-11 无锡光磊电子科技有限公司 一种pn结终端制造工艺
RU2710479C1 (ru) * 2019-04-05 2019-12-26 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ формирования гексагональной фазы кремния путём имплантации ионов криптона в плёнку оксида кремния на пластине монокристаллического кремния

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005517296A (ja) * 2002-02-08 2005-06-09 クリー　インコーポレイテッド 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
JP2006066722A (ja) * 2004-08-27 2006-03-09 Shikusuon:Kk エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP2007506289A (ja) * 2003-09-22 2007-03-15 クリー　インコーポレイテッド 積層欠陥核生成サイトを減らして、バイポーラデバイスのＶｆドリフトを低減する方法
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
JP2007246350A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2011165902A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
US7153983B2 (en) * 2002-03-25 2006-12-26 Council Of Scientific And Industrial Research Chemo-enzymatic process for the preparation of opticaly enriched β-benzyl-γ-butyrolactones
CN100474533C (zh) * 2005-12-13 2009-04-01 上海华虹Nec电子有限公司 一种在有源区表面制作5000欧姆以上的超高电阻的方法
JP5411422B2 (ja) * 2007-01-31 2014-02-12 関西電力株式会社 バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
JP4412335B2 (ja) * 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5343889B2 (ja) * 2010-02-19 2013-11-13 株式会社デンソー 炭化珪素基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005517296A (ja) * 2002-02-08 2005-06-09 クリー　インコーポレイテッド 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
JP2007506289A (ja) * 2003-09-22 2007-03-15 クリー　インコーポレイテッド 積層欠陥核生成サイトを減らして、バイポーラデバイスのＶｆドリフトを低減する方法
JP2006066722A (ja) * 2004-08-27 2006-03-09 Shikusuon:Kk エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
JP2007246350A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2011165902A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140187A (ja) * 2018-02-07 2019-08-22 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法。
WO2019230206A1 (ja) * 2018-05-30 2019-12-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JPWO2019230206A1 (ja) * 2018-05-30 2021-06-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP7230909B2 (ja) 2018-05-30 2023-03-01 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2020077720A (ja) * 2018-11-06 2020-05-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7263740B2 (ja) 2018-11-06 2023-04-25 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021057381A (ja) * 2019-09-27 2021-04-08 株式会社デンソー 炭化珪素半導体装置
JP7331590B2 (ja) 2019-09-27 2023-08-23 株式会社デンソー 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP5717674B2 (ja) 2015-05-13
CN103295884A (zh) 2013-09-11
US20130237042A1 (en) 2013-09-12
US8679957B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
JP5717674B2 (ja) 半導体装置の製造方法
CN107430993B (zh) 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置
TWI229421B (en) Minimizing degradation of SiC bipolar semiconductor devices
JP5344037B2 (ja) 炭化珪素基板および半導体装置
US10312330B2 (en) Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
WO2011046020A1 (ja) 炭化珪素基板の製造方法、炭化珪素基板および半導体装置
JP6904774B2 (ja) 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
US9318324B2 (en) Manufacturing method of SiC epitaxial substrate, manufacturing method of semiconductor device, and semiconductor device
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2018150861A1 (ja) 炭化ケイ素積層基板およびその製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2013239474A (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP5545310B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP2007250693A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2012178412A (ja) バイポーラ半導体素子
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
JP7331590B2 (ja) 炭化珪素半導体装置
US9450054B2 (en) Dislocation in SiC semiconductor substrate
US11139377B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2024074921A (ja) 炭化珪素半導体装置
JP2012004296A (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150317

LAPS Cancellation because of no payment of annual fees