CN109192770A - 一种pn结终端制造工艺 - Google Patents
一种pn结终端制造工艺 Download PDFInfo
- Publication number
- CN109192770A CN109192770A CN201810966883.XA CN201810966883A CN109192770A CN 109192770 A CN109192770 A CN 109192770A CN 201810966883 A CN201810966883 A CN 201810966883A CN 109192770 A CN109192770 A CN 109192770A
- Authority
- CN
- China
- Prior art keywords
- monocrystalline silicon
- deep trouth
- manufacturing process
- silicon piece
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000011521 glass Substances 0.000 claims abstract description 24
- 238000001962 electrophoresis Methods 0.000 claims abstract description 15
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 238000005245 sintering Methods 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000008595 infiltration Effects 0.000 claims description 2
- 238000001764 infiltration Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000010189 synthetic method Methods 0.000 claims description 2
- 238000007790 scraping Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000001737 promoting effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明涉及半导体器件制造工艺技术领域，具体为一种PN结终端制造工艺，该方法先通过半导体掺杂工艺形成PN结，再用过深槽光刻、干法刻蚀形成深槽区，并在深槽区的内表面进行SIPOS淀积后，通过玻璃电泳、玻璃烧结工艺对PN结终端进行保护。干法刻蚀的深槽可以精确控制刻蚀宽度，宽度范围一般可以做到0.2μm～150μm，淀积的SIPOS厚度可以做0.1～2μm，然后通过玻璃电泳把深槽区填充满，以达到提升PN结的终端耐压的目的。通过本发明所述的制造工艺可以实现PN结终端的保护，耐压最高能够达到3500V，相比常规湿法腐蚀结合刀刮法或者玻璃电泳法生产的产品，通过本发明制造的产品耐压更高，可靠性更好。
Description
技术领域
本发明涉及半导体器件制造工艺技术领域，具体为一种PN结终端制造工艺。
背景技术
现有的PN结终端制造工艺中，PN结终端一般采用深槽湿法腐蚀后，通过玻璃钝化工艺对终端进行保护。常见的玻璃钝化方法有刀刮法、玻璃电泳法、光阻法等，利用这种方法对终端进行加工时，由于采用湿法腐蚀，需要终端具备较宽的尺寸，一般需要在200μm左右。并且，刀刮法和玻璃电泳法存在可靠性差的问题，而光阻法虽然可靠性高，但是工艺复杂、成本高。
发明内容
针对现有技术中的问题，本发明提供一种PN结终端制造工艺。
为实现以上技术目的，本发明的技术方案是：
一种PN结终端制造工艺，具体步骤包括：
步骤A：选用N型单晶硅片；
步骤B：在单晶硅片的背面利用扩散工艺掺磷；
步骤C：对掺磷后的单晶硅片表面进行吹砂处理；
步骤D：在单晶硅片的正面利用扩散工艺掺硼或者掺硼铝；
步骤E；对掺硼或者掺硼铝后的单晶硅片的表面进行吹砂处理；
步骤F：利用光刻工艺在单晶硅片正面的部分区域进光刻处理，形成深槽区，光刻工艺刻蚀时采用干法刻蚀，刻蚀深度超过结深；
步骤G：对单晶硅片的正面、背面、深槽区的内表面进行牺牲氧化，形成牺牲氧化层；
步骤H：去除牺牲氧化层；
步骤I：在单晶硅片的正面、背面、深槽区的内表面淀积SIPOS；
步骤J：在单晶硅片的正面、背面、深槽区的内表面淀积LTO；
步骤K：利用光刻工艺对深槽区进行光刻处理，去除其内表面的LTO；
步骤L：对去除LTO的深槽区内表面依次进行玻璃电泳、玻璃烧结处理；
步骤M：利用光刻工艺对单晶硅片的正面除靠近深槽区的局部区域外的区域进行处理，去除淀积的LTO和SIPOS，同时对整个单晶硅片的背面进行光刻处理，去除淀积的LTO和SIPOS；
步骤N：对单晶硅片正面经过光刻处理后的区域进行化学镀镍，终端结构制造完成。
作为优选，所述步骤A中选取的单晶硅片的电阻率为0.1～80Ω·㎝。
作为优选，所述步骤B中：磷采用纸源，扩散工艺的加工温度为1200℃，加工时长为120min，所述步骤D中：硼或者硼铝采用纸源，扩散工艺的加工温度为1260℃，加工时长为26h，单晶硅片掺杂后形成的结深为50～140μm。
作为优选，所述步骤F中的刻蚀深度为50～180μm。
作为优选，所述步骤G中，牺牲氧化的方法为：利用氢氧合成法进行牺牲氧化，牺牲氧化的温度为1000℃，时间为60min。
作为优选，所述步骤H中去除牺牲氧化层的方法为：利用HF溶液或者NH4F溶液腐蚀去除，处理时间为5min。
作为优选，所述步骤I中SIPOS的淀积厚度为0.1～2μm。
作为优选，所述步骤J中LTO的淀积厚度为0.7μm。
作为优选，所述步骤L中玻璃电泳的玻璃厚度为10～60μm，玻璃烧结的烧结温度为850℃，烧结时间为30min。
作为优选，所述步骤N中化学镀镍的步骤包括：步骤N1：一次镀镍；步骤N2：烧渗；步骤N3：二次镀镍。
从以上描述可以看出，本发明具备以下优点：本发明先通过半导体掺杂工艺形成PN结，再用过深槽光刻、干法刻蚀形成深槽区，并在深槽区的内表面进行SIPOS淀积后，通过玻璃电泳、玻璃烧结工艺对PN结终端进行保护。干法刻蚀的深槽可以精确控制刻蚀宽度，宽度范围一般可以做到0.2μm～150μm，淀积的SIPOS厚度可以做0.1～2μm，然后通过玻璃电泳把深槽区填充满，以达到提升PN结的终端耐压的目的。通过本发明所述的制造工艺可以实现PN结终端的保护，耐压最高能够达到3500V，相比常规湿法腐蚀结合刀刮法或者玻璃电泳法制造的产品，本发明所述的制造工艺制造的产品耐压更高，可靠性更好。
附图说明
图1是本发明制造的PN结终端结构示意图；
附图标记：1.N+区、2.N-区、3.深槽区、4.P+区、5.金属层、6.SiO2区、7.SIPOS区。
具体实施方式
结合图1，详细说明本发明的一个具体实施例，但不对本发明的权利要求做任何限定。
一种PN结终端制造工艺，具体步骤包括：
步骤A：选用N型单晶硅片，单晶硅片的电阻率为0.1～80Ω·㎝；
步骤B：在单晶硅片的背面利用扩散工艺掺磷，磷采用纸源，扩散工艺的加工温度为1200℃，加工时长为120min；
步骤C：对掺磷后的单晶硅片表面进行吹砂处理；
步骤D：在单晶硅片的正面利用扩散工艺掺硼或者掺硼铝，硼或者硼铝采用纸源，扩散工艺的加工温度为1260℃，加工时长为26h，单晶硅片掺杂后形成的结深为50～140μm；
步骤E；对掺硼或者掺硼铝后的单晶硅片的表面进行吹砂处理；
步骤F：利用光刻工艺在单晶硅片正面的部分区域进光刻处理，形成深槽区，光刻工艺刻蚀时采用干法刻蚀，刻蚀深度超过结深，刻蚀深度可以为50～180μm；
步骤G：对单晶硅片的正面、背面、深槽区的内表面进行牺牲氧化，形成牺牲氧化层，牺牲氧化的方法为：利用氢氧合成法进行牺牲氧化，牺牲氧化的温度为1000℃，时间为60min；
步骤H：去除牺牲氧化层，利用HF溶液或者NH4F溶液腐蚀去除，处理时间一般为5min；
步骤I：在单晶硅片的正面、背面、深槽区的内表面淀积SIPOS，SIPOS的淀积厚度为0.1～2μm；
步骤J：在单晶硅片的正面、背面、深槽区的内表面淀积LTO，LTO的淀积厚度为0.7μm；
步骤K：利用光刻工艺对深槽区进行光刻处理，去除其内表面的LTO；
步骤L：对去除LTO的深槽区内表面依次进行玻璃电泳、玻璃烧结处理，玻璃电泳的玻璃厚度为10～60μm，玻璃烧结的烧结温度为850℃，烧结时间为30min；
步骤M：利用光刻工艺对单晶硅片的正面除靠近深槽区的局部区域外的区域进行处理，去除淀积的LTO和SIPOS，同时对整个单晶硅片的背面进行光刻处理，去除淀积的LTO和SIPOS；
步骤N：对单晶硅片正面经过光刻处理后的区域进行化学镀镍，化学镀镍的步骤包括：步骤N1：一次镀镍；步骤N2：烧渗；步骤N3：二次镀镍；镀镍完成后，终端结构制造完成。
本发明先通过半导体掺杂工艺形成PN结，再用过深槽光刻、干法刻蚀形成深槽区，并在深槽区的内表面进行SIPOS淀积后，通过玻璃电泳、玻璃烧结工艺对PN结终端进行保护。干法刻蚀的深槽可以精确控制刻蚀宽度，宽度范围一般可以做到0.2μm～150μm，典型值为10μm，淀积的SIPOS厚度可以做到0.1～2μm，然后通过玻璃电泳把深槽区填充满，以达到提升PN结的终端耐压的目的。
如图1所示，为经过本发明所述制造工艺制造的PN结终端结构示意图。该PN结终端包括N+区、N-区、深槽区、P+区、金属层、SiO2区、SIPOS区。
通过本发明所述的制造工艺可以实现PN结终端的保护，耐压最高能够达到3500V。相比常规湿法腐蚀结合刀刮法或者玻璃电泳法的制造工艺，产品耐压更高，可靠性更好。
综上所述，本发明具有以下优点：
通过本发明所述的制造工艺可以实现PN结终端的保护，耐压最高能够达到3500V，相比常规湿法腐蚀结合刀刮法或者玻璃电泳法制造的产品，本发明所述的制造工艺制造的产品耐压更高，可靠性更好。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。
Claims (10)
1.一种PN结终端制造工艺，具体步骤包括：
步骤A：选用N型单晶硅片；
步骤B：在单晶硅片的背面利用扩散工艺掺磷；
步骤C：对掺磷后的单晶硅片表面进行吹砂处理；
步骤D：在单晶硅片的正面利用扩散工艺掺硼或者掺硼铝；
步骤E；对掺硼或者掺硼铝后的单晶硅片的表面进行吹砂处理；
步骤F：利用光刻工艺在单晶硅片正面的部分区域进光刻处理，形成深槽区，光刻工艺刻蚀时采用干法刻蚀，刻蚀深度超过结深；
步骤G：对单晶硅片的正面、背面、深槽区的内表面进行牺牲氧化，形成牺牲氧化层；
步骤H：去除牺牲氧化层；
步骤I：在单晶硅片的正面、背面、深槽区的内表面淀积SIPOS；
步骤J：在单晶硅片的正面、背面、深槽区的内表面淀积LTO；
步骤K：利用光刻工艺对深槽区进行光刻处理，去除其内表面的LTO；
步骤L：对去除LTO的深槽区内表面依次进行玻璃电泳、玻璃烧结处理；
步骤M：利用光刻工艺对单晶硅片的正面除靠近深槽区的局部区域外的区域进行处理，去除淀积的LTO和SIPOS，同时对整个单晶硅片的背面进行光刻处理，去除淀积的LTO和SIPOS；
步骤N：对单晶硅片正面经过光刻处理后的区域进行化学镀镍，终端结构制造完成。
2.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤A中选取的单晶硅片的电阻率为0.1～80Ω·㎝。
3.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤B中：磷采用纸源，扩散工艺的加工温度为1200℃，加工时长为120min，所述步骤D中：硼或者硼铝采用纸源，扩散工艺的加工温度为1260℃，加工时长为26h，单晶硅片掺杂后形成的结深为50～140μm。
4.根据权利要求3所述的PN结终端制造工艺，其特征在于：所述步骤F中的刻蚀深度为50～180μm。
5.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤G中，牺牲氧化的方法为：利用氢氧合成法进行牺牲氧化，牺牲氧化的温度为1000℃，时间为60min。
6.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤H中去除牺牲氧化层的方法为：利用HF溶液或者NH4F溶液腐蚀去除，处理时间为5min。
7.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤I中SIPOS的淀积厚度为0.1～2μm。
8.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤J中LTO的淀积厚度为0.7μm。
9.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤L中玻璃电泳的玻璃厚度为10～60μm，玻璃烧结的烧结温度为850℃，烧结时间为30min。
10.根据权利要求1所述的PN结终端制造工艺，其特征在于：所述步骤N中化学镀镍的步骤包括：
步骤N1：一次镀镍；
步骤N2：烧渗；
步骤N3：二次镀镍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810966883.XA CN109192770A (zh) | 2018-08-23 | 2018-08-23 | 一种pn结终端制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810966883.XA CN109192770A (zh) | 2018-08-23 | 2018-08-23 | 一种pn结终端制造工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109192770A true CN109192770A (zh) | 2019-01-11 |
Family
ID=64919201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810966883.XA Pending CN109192770A (zh) | 2018-08-23 | 2018-08-23 | 一种pn结终端制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109192770A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241060A (zh) * | 2022-06-30 | 2022-10-25 | 常州银河电器有限公司 | 一种新型高压玻璃保护芯片制程工艺 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101499421A (zh) * | 2008-01-29 | 2009-08-05 | 三洋电机株式会社 | 台型半导体装置及其制造方法 |
| CN101866948A (zh) * | 2009-04-29 | 2010-10-20 | 启东市捷捷微电子有限公司 | 半导体高压器件芯片及其制造方法 |
| US8679957B2 (en) * | 2012-03-02 | 2014-03-25 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN105977155A (zh) * | 2016-07-01 | 2016-09-28 | 扬州虹扬科技发展有限公司 | 一种快恢复型芯片的制作工艺 |
| CN106505050A (zh) * | 2016-11-21 | 2017-03-15 | 安徽富芯微电子有限公司 | 一种半导体器件复合钝化膜及其制备方法 |
| CN107316812A (zh) * | 2017-06-09 | 2017-11-03 | 安徽钜芯半导体科技有限公司 | 一种高温特性的半导体芯片加工工艺 |
-
2018
- 2018-08-23 CN CN201810966883.XA patent/CN109192770A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101499421A (zh) * | 2008-01-29 | 2009-08-05 | 三洋电机株式会社 | 台型半导体装置及其制造方法 |
| CN101866948A (zh) * | 2009-04-29 | 2010-10-20 | 启东市捷捷微电子有限公司 | 半导体高压器件芯片及其制造方法 |
| US8679957B2 (en) * | 2012-03-02 | 2014-03-25 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN105977155A (zh) * | 2016-07-01 | 2016-09-28 | 扬州虹扬科技发展有限公司 | 一种快恢复型芯片的制作工艺 |
| CN106505050A (zh) * | 2016-11-21 | 2017-03-15 | 安徽富芯微电子有限公司 | 一种半导体器件复合钝化膜及其制备方法 |
| CN107316812A (zh) * | 2017-06-09 | 2017-11-03 | 安徽钜芯半导体科技有限公司 | 一种高温特性的半导体芯片加工工艺 |
Non-Patent Citations (1)
| Title |
|---|
| 张亚非（等）: "《半导体集成电路制造技术》", 30 June 2006 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241060A (zh) * | 2022-06-30 | 2022-10-25 | 常州银河电器有限公司 | 一种新型高压玻璃保护芯片制程工艺 |
| CN115241060B (zh) * | 2022-06-30 | 2024-06-14 | 常州银河电器有限公司 | 一种新型高压玻璃保护芯片制程工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101199060B (zh) | 太阳电池元件和太阳电池元件的制造方法 | |
| CN107078183B (zh) | 用于太阳能电池制造的蚀刻工艺 | |
| CN204694669U (zh) | Mems气体传感器 | |
| CN110085699A (zh) | 一种具有钝化接触结构的p型高效电池及其制作方法 | |
| CN100594622C (zh) | 超薄硅基粒子探测器及其制备方法 | |
| CN108666393A (zh) | 太阳能电池的制备方法及太阳能电池 | |
| JP6692797B2 (ja) | 太陽電池及びその製造方法 | |
| US10580922B2 (en) | Method of providing a boron doped region in a substrate and a solar cell using such a substrate | |
| CN102569530B (zh) | 一种晶体硅太阳电池背面钝化介质层局部刻蚀方法 | |
| JP2014183312A5 (zh) | ||
| CN104716224A (zh) | 一种背钝化高效perl电池工艺 | |
| CN107275443A (zh) | 一种ibc电池制备方法 | |
| CN103348489B (zh) | 太阳能电池元件的制造方法及太阳能电池元件 | |
| CN105914255A (zh) | 一种太阳能电池及其制作方法 | |
| CN103875082A (zh) | 光伏装置的制造方法及光伏装置 | |
| CN109192770A (zh) | 一种pn结终端制造工艺 | |
| WO2014092649A1 (en) | A method of manufacturing a photovoltaic cell | |
| CN105304730A (zh) | 一种具有背钝化膜的mwt电池及其制备方法 | |
| KR101000556B1 (ko) | 태양전지 및 그 제조방법 | |
| JP2006332510A (ja) | 太陽電池素子の製造方法 | |
| CN103531657A (zh) | 一种多晶/类单晶硅太阳能电池选择性发射极结构的制备方法 | |
| CN103972082A (zh) | 一种防止图案缺失的方法及其晶圆制造方法 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN106133922A (zh) | 太阳能电池的制造方法以及太阳能电池 | |
| CN103367526A (zh) | 一种背面局部接触硅太阳电池的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190111 |
|
| RJ01 | Rejection of invention patent application after publication |