JP6692797B2 - 太陽電池及びその製造方法 - Google Patents

太陽電池及びその製造方法 Download PDF

Info

Publication number
JP6692797B2
JP6692797B2 JP2017509449A JP2017509449A JP6692797B2 JP 6692797 B2 JP6692797 B2 JP 6692797B2 JP 2017509449 A JP2017509449 A JP 2017509449A JP 2017509449 A JP2017509449 A JP 2017509449A JP 6692797 B2 JP6692797 B2 JP 6692797B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
silicon
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017509449A
Other languages
English (en)
Other versions
JPWO2016158226A1 (ja
Inventor
勇人 河▲崎▼
勇人 河▲崎▼
訓太 吉河
訓太 吉河
邦裕 中野
邦裕 中野
小西　克典
克典 小西
山本　憲治
憲治 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2016158226A1 publication Critical patent/JPWO2016158226A1/ja
Application granted granted Critical
Publication of JP6692797B2 publication Critical patent/JP6692797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、太陽電池及びその製造方法に関する。
一般的な結晶シリコン系太陽電池は、両面電極型であり、結晶シリコン基板の一方の面にｐ型半導体層、他方の面にｎ型半導体層を備え、ｐ層側及びｎ層側のいずれかが受光面である。受光面及び裏面には、効率良く電流を取り出すために、金属電極が設けられている。受光面から太陽光が取り込まれると、結晶シリコン基板内で電子正孔対が生じ、ｐ層上及びｎ層上のそれぞれに設けられた電極を通じて電流が取り出される。両面電極型太陽電池では、受光面側の金属電極による太陽光の遮蔽（シャドーイングロス）が、変換効率を下げる原因となっている。
金属電極によるシャドーイングロスのない太陽電池として、結晶シリコン基板の裏面側にｐ型半導体層及びｎ型半導体層の両方を設け、これらの上に電極を形成した裏面電極（バックコンタクト）型太陽電池の開発が進められている。バックコンタクト型太陽電池では、受光面側に電極を形成する必要が無いため、太陽光の受光効率を高め、変換効率を向上できる。
バックコンタクト型太陽電池では、裏面側にｐ型半導体層及びｎ型半導体層の両方を形成する必要がある。そのため、有効領域が広く、ｐｎ間のリークが少なく、かつ簡素な工程により各層をパターニング可能な方法が求められている。
図４は、特許文献１に開示されているバックコンタクト型太陽電池の作製方法の工程概念図である。まず、図４（ａ）に示すように、結晶シリコン基板１の受光面側に真性半導体層２が形成され、裏面側に真性半導体層５ａ及び第一導電型半導体層６がこの順に形成される。次に、図４（ｂ）に示すように、受光面側の真性半導体層２上に受光面側保護層４が形成され、裏面側の第一導電型半導体層６上に絶縁層８ａが形成される。
次に、図４（ｃ）に示すように、裏面側の絶縁層８ａの一部をエッチングにより除去し、続いて図４（ｄ）に示すように、第一導電型半導体層６及び真性半導体層５ａの一部をエッチングにより除去し、結晶シリコン基板１を露出させる。
その後、図４（ｅ）に示すように、第一導電型半導体層６及び絶縁層８ａを含む裏面側の略全面に真性半導体層５ｂ及び第二導電型半導体層７を形成する。図４（ｆ）に示すように、絶縁層８ａ上の第二半導体層７及び真性半導体層５ｂの一部をエッチングにより除去した後、図４（ｇ）に示すように、第二導電型半導体層７をマスクとして絶縁層８ａをエッチングし、第一導電型半導体層６を露出させる。以上の工程により、シリコン基板の裏面側にパターン状の半導体層（ｐ層及びｎ層）を形成できる（図２参照）。最後に、図４（ｈ）に示すように、第一導電型半導体層６及び第二導電型半導体層上７に電極を形成することにより、バックコンタクト型太陽電池が完成する。
絶縁層８ａは酸化シリコン、窒化シリコン、又は酸窒化シリコン等のシリコン合金で構成され、フッ酸（ＨＦ）水溶液等の酸系エッチャント（エッチング剤）を用いたエッチングにより除去される。第一導電型半導体層６及び第二導電型半導体層７は、例えば導電型シリコンで構成される。絶縁層８ａのエッチング工程（図４（ｇ））において、第二導電型半導体層７をエッチングマスクとして用い、第一導電型半導体層６が露出した時点でエッチングを終了させることにより、絶縁層８ａをパターンエッチングするためのマスク層の形成を省略できる。
特開２０１２−０２８７１８号公報
特許文献１に記載の方法によりバックコンタクト型太陽電池を作製した場合、以下の問題が生じることが、本発明者らの検討により判明した。すなわち、第一導電型半導体層としてのｐ型半導体層上に絶縁層としてＳｉＯを形成し、その上に第二導電型半導体層としてのｎ型半導体層を形成後に、フッ酸等の酸系エッチャントを用いてｐ型半導体層上の絶縁層を除去すると、コンタクト抵抗の増加及び開放電圧の低下等の問題が生じる。
上記に鑑み、本発明は、パターニングに起因する特性低下が抑制されたバックコンタクト型太陽電池の提供を目的とする。
上記特許文献１の方法では、絶縁層のパターニング時のエッチャントがｐ型半導体層に接触してダメージを与えることが、特性低下の原因であると考えられる。ｐ型半導体層と絶縁層との間に、下地層として真性シリコン系層又は／及びｎ型シリコン系層を設けることにより、絶縁層のエッチングに用いられるエッチャントとｐ型半導体層との接触を防止できる。そのため、コンタクト抵抗及び開放電圧が改善されたバックコンタクト型の結晶シリコン系太陽電池が得られる。
本発明は、結晶シリコン基板の第一主面上に、ｎ型半導体層とｐ型半導体層とを備える太陽電池及びその製造方法に関する。結晶シリコン基板の第一主面上において、ｎ型半導体層は、ｐ型半導体層が設けられたｐ型半導体層形成領域上の一部と、ｐ型半導体層が設けられていないｐ型半導体層非形成領域とに跨るように設けられている。ｐ型半導体層上のｎ型半導体層が設けられた領域（ｐ型半導体層形成領域とｎ型半導体層形成領域とが重複する領域）では、ｐ型半導体層とｎ型半導体層の間に保護層が設けられている。保護層は、ｐ型半導体層側から、真性シリコン系層及びｎ型シリコン系層のうち少なくともいずれか一方を有する下地層と、絶縁層と、をこの順に有することが好ましい。
保護層における下地層（下地保護層）は、真性シリコン系層であることが好ましい。保護層における絶縁層は、酸化シリコン、窒化シリコン及び酸窒化シリコンから選ばれる少なくとも一種であることが好ましい。ｐ型半導体層はｐ型シリコン系層であることが好ましい。
本発明の製造方法は、結晶シリコン基板の第一主面上に、ｐ型半導体層及び保護層がこの順に設けられたｐ型半導体層形成領域と、ｐ型半導体層及び保護層のいずれも設けられていないｐ型半導体層非形成領域とを形成する工程（パターン層形成工程）、結晶シリコン基板の第一主面上において、ｐ型半導体層が設けられたｐ型半導体層形成領域と、ｐ型半導体層が設けられていないｐ型半導体層非形成領域とを覆うようにｎ型半導体層を形成する工程（ｎ型半導体層形成工程）、ｐ型半導体層上の保護層の一部が露出するように、ｐ型半導体層上におけるｎ型半導体層の一部を除去する工程（ｎ型半導体層パターニング工程）、及びｐ型半導体層の一部が露出するように、ｐ型半導体層上の露出した保護層を除去する工程（保護層パターニング工程）をこの順に有する。
一実施形態において、パターン層形成工程は、結晶シリコン基板の第一主面上にｐ型半導体層を形成する工程（ｐ型半導体層形成工程）、ｐ型半導体層の第一主面上に保護層を形成する工程（保護層形成工程）、及び結晶シリコン基板の第一主面上におけるｐ型半導体層の一部を除去する工程（ｐ型半導体層パターニング工程）をこの順に有する。ｐ型半導体層上の全面に保護層形成後、ｐ型半導体層除去前に、保護層の一部を除去して保護層の間にｐ型半導体層を露出させる工程（ｐ層露出パターニング工程）を実施してもよい。
保護層パターニング工程では、絶縁層と下地保護層とが、異なるエッチャント（第一エッチャント及び第二エッチャント）を用いて順次除去される。絶縁層のエッチングには、絶縁層に対するエッチングレートが下地保護層に対するエッチングレートよりも大きい第一エッチャントを用いることが好ましい。絶縁層を除去後の下地保護層エッチングには、下地保護層に対するエッチングレートがｐ型半導体層に対するエッチングレートよりも大きい第二エッチャントを用いることが好ましい。下地保護層の除去に用いられる第二エッチャントは、下地保護層に対するエッチングレートが絶縁層に対するエッチングレートよりも大きいことが好ましい。
絶縁層は、フッ酸等を含む酸系エッチャントを用いてエッチングされることが好ましい。絶縁層を除去後、ＫＯＨやＮａＯＨ等を含むアルカリ系エッチャントを用いて下地保護層がエッチングされることが好ましい。
ｐ型半導体層の保護層として、ｐ型半導体層側から順に、所定の下地保護層と絶縁層とを設けることにより、絶縁層のエッチングを下地保護層によってストップさせることができる。そのため、絶縁層のエッチングに用いられるエッチャントのｐ型半導体層への接触を防止し、その結果、コンタクト抵抗の増加及び開放電圧の低下を抑制できる。
本発明の一実施形態を示す太陽電池の模式的断面図である。 バックコンタクト型太陽電池における半導体層形成領域の形状の一例を示す模式的平面図である。 本発明の一実施形態の製造工程を示す工程概念図である。 関連技術における太陽電池の製造工程を示す工程概念図である。
以下、本発明の好ましい実施形態について説明する。下記の実施形態は、単なる例示であり、本発明は下記の実施形態に何ら限定されない。
図２は、バックコンタクト型太陽電池におけるｐ型半導体層形成領域及びｎ型半導体層形成領域の形状を説明するための模式的平面図であり、電極形成前のバックコンタクト型太陽電池を第一主面側からみた図である。図１は本発明の一実施形態にかかるバックコンタクト型太陽電池の模式的断面図であり、図２の左右方向の断面に相当する。図１の矢印は太陽光の入射方向を示す。すなわち、図１の下側（第二主面）が太陽光を受光する受光面であり、上側（第一主面）が太陽電池の裏面である。図２において、ｐ型半導体層６の形成領域６０とｎ型半導体層７の形成領域７０とは、互いに噛み合う櫛型に設けられている。ｐ型半導体層形成領域及びｎ型半導体層形成領域は櫛型である必要はなく、例えば、櫛歯を繋ぐ部分（所謂バスバー部分）が設けられていない形状でもよい。ｐ型半導体層形成領域とｎ型半導体層形成領域とが重複する境界領域（保護層形成領域８０）には、図１に示すように保護層８が設けられている。
図１に示すバックコンタクト型太陽電池では、結晶シリコン基板１の第一主面上に、真性シリコン系層５ａ，５ｂ、ｐ型半導体層６、ｎ型半導体層７、保護層８、第一電極９ａ，９ｂ、及び第二電極１０ａ，１０ｂが設けられている。第一主面上の各層はパターニングされている。
ｎ型半導体層７は、ｐ型半導体層６が設けられた領域（ｐ型半導体層形成領域６０）の一部である保護層形成領域８０と、ｐ型半導体層が設けられていない領域（ｐ型半導体層非形成領域）とに跨って設けられている。すなわち、ｎ型半導体層７は、ｐ型半導体層非形成領域の全体と、ｐ型半導体層非形成領域に隣接する２つのｐ型半導体層形成領域とに跨るように設けられている。
ｐ型半導体層形成領域６０とｎ型半導体層形成領域７０とが重複する領域（図２においてハッチングが付されている領域）が保護層形成領域８０であり、ｐ型半導体層６とｎ型半導体層７との間に保護層８が設けられている。保護層８は、ｐ型半導体層７側から、ｐ型半導体層７に接して設けられた下地保護層８ｂ、及び絶縁層８ａをこの順に有する。絶縁層８ａは下地保護層８ｂに接して設けられていることが好ましい。下地保護層８ｂは、真性シリコン系層及びｎ型シリコン系層の少なくともいずれか一方を含む。下地保護層８ｂは、真性シリコン系層とｎ型シリコン系層の積層構造を有していてもよい。ｐ型半導体層６上にｐ側電極９ａ，１０ａが設けられ、ｎ型半導体層７上にｎ側電極９ｂ，１０ｂが設けられている。
ｐ型半導体層形成領域６０の幅、及びｎ型半導体層形成領域７０の幅は、いずれも特に限定されず、互いに等しくても異なっていてもよい。また、これらの領域の幅は、場所によって異なっていてもよい。保護層形成領域８０（ｐ型半導体層形成領域とｎ型半導体層形成領域とが重複する領域）の幅も特に限定されない。保護層形成領域８０の幅Ｗ３は、例えば１０〜５００μｍ程度に設定される。ｐ型半導体層形成領域６０から両端の保護層形成領域を除いた領域の幅Ｗ１、及びｎ型半導体層形成領域７０から両端の保護層形成領域を除いた領域の幅Ｗ２は、例えば１００〜１５００μｍ程度に設定される。
図３は、図１に示すバックコンタクト型太陽電池の製造工程を説明するための工程概念図である。以下では、これらの図を参照して、本発明の一実施形態に係る太陽電池の作製工程を説明する。
まず、結晶シリコン基板１を用意する。結晶シリコン基板は、単結晶シリコン及び多結晶シリコンのいずれでもよい。結晶シリコン基板の導電型は、ｎ型、ｐ型のいずれでもよい。後述の実施例では、ｎ型単結晶シリコン基板を用いた例を示す。結晶シリコン基板１は、表面にテクスチャ構造が形成されることが好ましい。テクスチャは第一主面及び第二主面のいずれに形成されてもよく、両面に形成されてもよい。
［第一主面上の各層の形成及びパターニング］
＜パターン層形成工程＞
図３（ｄ）に示すように、結晶シリコン基板１の第一主面上に、ｐ型半導体層６及び保護層８がこの順に設けられたｐ型半導体層形成領域と、ｐ型半導体層及び保護層のいずれも設けられていないｐ型半導体層非形成領域とが形成される。ｐ型半導体層形成領域では、結晶シリコン基板１とｐ型半導体層６との間に、真性シリコン系層５ａが設けられることが好ましい。
ｐ型半導体層６はｐ型のドーパントが添加された層であり、ボロンが添加されたｐ型シリコン系層であることが好ましい。中でも、不純物拡散の抑制や直列抵抗低下の観点から、ｐ型非晶質シリコン層が特に好ましい。非晶質シリコン系層には、粒径が５０ｎｍ程度以下の微結晶シリコンが微量に析出していてもよい。ｐ型半導体層６の膜厚は特に限定されず、例えば３〜５０ｎｍ程度に設定される。
本明細書における膜厚は、製膜面に対して垂直方向の厚みを意味する。主面が平坦な場合は主面に垂直な方向の厚みを意味し、主面にテクスチャ構造を有する場合等は、テクスチャの斜面に垂直な方向の厚みを意味する。各層の膜厚は、分光エリプソメトリーにより測定できる。
真性シリコン系層５ａとしては、シリコンと水素で構成される真性非晶質シリコンが好ましい。結晶シリコン基板１上に、ＣＶＤ法により真性水素化非晶質シリコンを製膜することにより、結晶シリコン基板への不純物拡散を抑えつつ表面パッシベーションを有効に行うことができる。真性シリコン系層は発電には直接寄与しないため、その厚さは、パッシベーション効果が得られる範囲で設定され、１〜５０ｎｍ程度が好ましく、１〜１５ｎｍ程度がより好ましい。
ｐ型半導体層形成領域に、真性シリコン系層５ａ、ｐ型半導体層６及び保護層８が積層されたパターン層を形成する方法としては、ｐ型半導体層非形成領域に対応する領域をマスクにより遮蔽して、ｐ型半導体層形成領域に各層を順次製膜する方法；及び結晶シリコン基板１上の略全面に形成された各層をエッチング等によりパターニングする方法等が挙げられる。以下では、図３（ａ）〜（ｄ）を参照して、基板上の略全面に形成された各層をエッチングすることによりパターン層を形成する形態について説明する。
（ｐ型半導体層形成工程）
図３（ａ）に示すように、結晶シリコン基板１の第一主面側の略全面にｐ型半導体層６が形成される。前述のように、結晶シリコン基板１とｐ型半導体層６との間には、真性シリコン系層５ａが形成されることが好ましい。ここで、「略全面」とは、主面の９０％以上を意味する。真性シリコン系層５ａ及びｐ型半導体層６は、第一主面上の９５％以上の領域に形成されることが好ましく、全面に形成されることが好ましい。なお、全面とは、製膜時の放電異常等による基板端部の製膜ムラやピンホール等の極小面積の例外を除いた全領域を意味する。
（保護層形成工程）
次に、図３（ｂ）に示すように、ｐ型半導体層６上に、保護層８として、ｐ型半導体層側から順に、下地保護層８ｂ及び絶縁層８ａが形成される。絶縁層８ａは、絶縁性を有し、ｐ型半導体層形成領域におけるｐ型半導体層６とｎ型半導体層７とのリークを抑制できるものであれば、その材料は特に限定されない。エッチングによるパターニングが容易であることから、絶縁層８ａは、酸化シリコン、窒化シリコン、酸窒化シリコン等のシリコン合金を含むことが好ましく、これらの成分のいずれかを主成分とすることが好ましい。なお、本明細書において「主成分とする」とは、含有量が５０重量％よりも多いことを意味する。中でも７０重量％以上が好ましく、８５重量％以上がより好ましい。絶縁層８ａは、酸化シリコン層、窒化シリコン層、酸窒化シリコン層又はそれらの積層物から構成されることが好ましい。中でも、エッチング加工の容易さの点から、酸化シリコンが特に好ましい。
上述のように、本発明においては、ｐ型半導体層の保護層８として、絶縁層８ａに加えて、ｐ型半導体層６に接する下地保護層８ｂが設けられる。下地保護層８ｂは、真性シリコン系層及びｎ型シリコン系層のうちの少なくともいずれか一方を有する。真性シリコン系層としては、真性非晶質シリコン系層が好ましく、真性非晶質シリコンが特に好ましい。ｎ型シリコン系層としては、ｎ型非晶質シリコン系層が好ましく、ｎ型非晶質シリコンが特に好ましい。絶縁層８ａに加えて、下地保護層８ｂにも、ｐ型半導体層形成領域におけるｐ型半導体層６とｎ型半導体層７とのリーク抑制効果を持たせる観点から、下地保護層８ｂは真性シリコン系層であることが特に好ましい。
下地保護層８ｂの膜厚は、ｐ型半導体層６を覆えていれば特に限定されず、例えば１〜５０ｎｍ程度に設定される。保護層８の膜厚、すなわち、下地保護層８ｂと絶縁層８ａの合計膜厚は、保護層８によりｐ型半導体層６とｎ型半導体層７との絶縁を維持できる範囲であれば特に限定されず、例えば５〜３００ｎｍ程度に設定される。
真性シリコン系層及びｎ型シリコン系層は、いずれも、アルカリ系エッチャントによりエッチング可能であり、フッ酸等の酸系エッチャントに対するエッチング耐性を有する。一方、ｐ型半導体層６及び絶縁層８ａは酸系エッチャントによりエッチング可能であり、アルカリ系エッチャントに対するエッチング耐性を有する。そのため、後述する保護層パターニング工程において、絶縁層８ａと下地保護層８ｂとの選択エッチングを容易に実施可能である。また、ｐ型半導体層６はアルカリ系エッチャントに対する耐性が高いため、アルカリ系エッチャントを用いた下地保護層８ｂのエッチング時に、ｐ型半導体層６のエッチング耐性が高く、ｐ型半導体層の劣化を抑制できる。
（ｐ型半導体層パターニング工程）
図３（ｃ）に示すように、保護層８の一部をエッチングにより除去する（ｐ層露出パターニング工程）。保護層８が除去される領域は、ｐ型半導体層非形成領域に対応している。これにより、保護層８が残存している保護層形成領域と、保護層が除去された保護層非形成領域が形成される。保護層非形成領域では、ｐ型半導体層が露出する。保護層の一部を除去する方法としては、例えば、保護層を残存させるべき領域の表面をマスクやレジスト等により被覆（保護）した後、被覆領域以外（非保護領域）をエッチングする方法等が挙げられる。
続いて、図３（ｄ）に示すように、保護層８を除去した領域（保護層非形成領域）において、保護層の間に露出したｐ型半導体層６及びその下に設けられた真性シリコン系層５ａをエッチングにより除去し、結晶シリコン基板１の第一主面を露出させる。これにより、ｐ型半導体層６（及び真性シリコン系層５ａ）が残存しているｐ型半導体層形成領域と、ｐ型半導体層（及び真性シリコン系層５ａ）が除去されたｐ型半導体層非形成領域とが形成される。保護層８のうち、絶縁層８ａを除去するエッチャントとしては、フッ酸水溶液等の酸系エッチャントが好ましく用いられる。ｐ型半導体層を除去するエッチャントとしては、フッ酸を有するものが好ましく、中でもフッ酸と硝酸の混酸が特に好ましく用いられる。
＜洗浄工程＞
図３（ｄ）に示すように、ｐ型半導体層６と保護層８とが積層されたパターン層を形成後は、ｐ型半導体層非形成領域において結晶シリコン基板１が露出している。エッチングにより各層のパターニングを実施した場合は、ｐ型半導体層形成領域における保護層８の表面や、ｐ型半導体層非形成領域の結晶シリコン基板の表面に、エッチングにより除去された膜やエッチャント等が付着している可能性がある。そのため、パターン層形成後、ｎ型半導体層形成前に、基板の洗浄工程を実施することが好ましい。洗浄工程に用いられる洗浄液は、結晶シリコン基板の表面を清浄化可能であれば特に限定されない。結晶シリコン基板の表面洗浄効果が高いことから、洗浄液としてフッ酸を含有する水溶液を用いることが好ましい。フッ酸を含有する水溶液を用いて洗浄を行う場合、絶縁層８ａがフッ酸によってエッチングされるため、エッチング量を考慮して、絶縁層８ａを予め厚く形成しておくことが好ましい。
＜ｎ型半導体層形成工程＞
図３（ｅ）に示すように、ｐ型半導体層形成領域及びｐ型半導体層非形成領域の全面を覆うように、ｎ型半導体層７が形成される。ｎ型半導体層７はｎ型のドーパントが添加された層であり、リンが添加されたｎ型シリコン系層であることが好ましい。中でもｎ型非晶質シリコン系層がより好ましく、ｎ型非晶質シリコンが特に好ましい。ｎ型半導体層７の膜厚は特に限定されず、例えば３〜５０ｎｍ程度に設定される。結晶シリコン基板１とｐ型半導体層６との間には、真性シリコン系層５ｂが設けられることが好ましい。真性シリコン系層５ｂとしては、シリコンと水素で構成される真性水素化非晶質シリコンが好ましい。真性シリコン系層５ｂの膜厚や組成は、ｐ型半導体層６の下に設けられる真性シリコン系層５ａと同一でもよく、異なっていてもよい。
＜ｎ型半導体層パターニング工程＞
図３（ｆ）に示すように、保護層８上のｎ型半導体層７の一部をエッチングによって除去する。保護層８とｎ型半導体層７との間に真性シリコン系層５ｂが設けられている場合は、真性シリコン系層５ｂもｎ型半導体層７と同様に除去される。ｎ型半導体層をエッチングする際は、ｎ型半導体層を残存させるべき領域の表面をマスクやレジスト等により被覆することにより、エッチャントから保護する。ｎ型半導体層７及び真性シリコン系層５ｂの除去には、ＫＯＨやＮａＯＨを含むアルカリ系エッチャントが好ましく用いられる。
ｎ型半導体層パターニング工程では、ｐ型半導体層６及び保護層８が設けられた領域（ｐ型半導体層形成領域）の幅方向の中央部のｎ型半導体層７及び真性シリコン系層５ｂが除去される。これにより、ｎ型半導体層７の間に保護層８が露出する。ｐ型半導体層形成領域においてｎ型半導体層７が残存している領域、すなわち、ｐ型半導体層６とｎ型半導体層の両方が設けられている領域では、ｐ型半導体層６とｎ型半導体層７との間に保護層８が設けられているため、ｐｎ間のリークが抑制される。
＜保護層パターニング工程＞
ｎ型半導体層パターニング工程後、図３（ｇ）及び（ｈ）に示すように、ｎ型半導体層が除去された領域に露出した保護層８をエッチングにより除去する。これにより、ｎ型半導体層７の間にｐ型半導体層６が露出する。この際、ｐ型半導体層６が露出し、かつｐ型半導体層形成領域上の保護層８が残存していればよい。好ましくは、ｎ型半導体層の間に露出している保護層の全部が除去される。
まず、図３（ｇ）に示すように、絶縁層８ａの一部をエッチングにより除去することにより、絶縁層８ａの間に下地保護層８ｂが露出する。続いて、図３（ｈ）に示すように、絶縁層８ａの間（ｎ型半導体層７の間）に露出した下地保護層８ｂをエッチングにより除去することにより、ｎ型半導体層７の間にｐ型半導体層６が露出する。
絶縁層８ａを除去するためのエッチャントは、ｐ型半導体層非形成領域に露出しているｎ型半導体層７等に対するダメージが少ないものであればよく、下地保護層８ｂを除去するエッチャントとしては、その下に設けられているｐ型半導体層６等へのダメージが少ないものであればよい。絶縁層８ａを除去するためのエッチャントとしては、絶縁層に対するエッチングレートが下地保護層に対するエッチングレートよりも大きく、下地保護層を実質的に溶解しないエッチャントを用いることが好ましい。下地保護層８ｂを除去するためのエッチャントとしては、下地保護層に対するエッチングレートがｐ型半導体層に対するエッチングレートよりも大きく、ｐ型半導体層を実質的に溶解しないエッチャントを用いることが好ましい。下地保護層８ｂを除去するためのエッチャントは、下地保護層に対するエッチングレートが絶縁層に対するエッチングレートよりも大きく、絶縁層を実質的に溶解しないことが好ましい。
上述のように、絶縁層８ａが、酸化シリコン、窒化シリコン、酸窒化シリコン又はそれらの積層物から構成される場合、絶縁層８ａの除去にはフッ酸等の酸系エッチャントを使用することが好ましい。酸化シリコン、窒化シリコン、酸窒化シリコン等は、酸系エッチャントに対するエッチングレートが大きく、Ｎａ０ＨやＫＯＨ等のアルカリ系エッチャントに対するエッチングレートが小さい。一方、下地保護層８ｂを構成する真性シリコンやｎ型シリコンは、酸系エッチャントに対するエッチングレートが小さいため、酸系エッチャントでは実質的にエッチングされない。そのため、酸系エッチャントを用いて絶縁層８ａをエッチングすれば、下地保護層８ｂが露出した時点でエッチングが止まり、選択エッチングが可能となる。
絶縁層８ａをエッチング後、アルカリ系エッチャントを用いて下地保護層８ｂをエッチングすることが好ましい。アルカリ系エッチャントは、真性シリコンやｎ型シリコンに対するエッチングレートが大きいため、下地保護層８ｂは、アルカリ系エッチャントで容易にエッチング可能である。一方、ｐ型半導体層６は、アルカリ系エッチャントに対するエッチングレートが小さい。アルカリ系エッチャントを用いた場合は、ｐ型半導体層６が露出した時点でエッチングが止まるため、ｐ型半導体層へのダメージを抑制しながら下地保護層８ｂを選択的にエッチングして、ｐ型半導体層を露出させることができる。
また、アルカリ系エッチャントは、絶縁層８ａの酸化シリコン、窒化シリコン、酸窒化シリコン等のエッチングレートが小さいため、下地保護層８ｂのエッチング時に、絶縁層８ａが除去された領域の拡大が抑制される。そのため、ｐ型半導体層６とｎ型半導体層７との間に、下地保護層８ｂと絶縁層８ａとが積層された保護層８を残存させることができ、ｐｎ間のリークを抑制できる。
図３（ｇ），（ｈ）に示すように、保護層パターニング工程の間、ｐ型半導体層非形成領域の表面には、ｎ型半導体層７が露出している。下地保護層８ｂの除去にアルカリ系エッチャントを用いると、ｎ型半導体層７もエッチングされる場合がある。下地保護層８ｂのエッチングの際に、ｎ型半導体層７がエッチング除去されることを防止するために、ｎ型半導体層７を下地保護層８ｂよりも大きな膜厚で形成しておくか、ｎ型半導体層７をマスクやレジスト等により被覆して保護しておくことが好ましい。
＜電極形成工程＞
上記の様に半導体層を形成後、図３（ｉ）に示すように、ｐ型半導体層６及びｎ型半導体層７上のそれぞれに電極９ａ，１０ａ、及び電極９ｂ，１０ｂが形成される（電極形成工程）。以上の工程により、図１に示すバックコンタクト型太陽電池の第一主面上の各層の形成が完了する。
［関連技術との対比］
図４に示すように、ｐ型半導体層６に接する保護層として絶縁層８ａが設けられている場合は、エッチングによる絶縁層除去の際に、絶縁層のエッチングにより露出したｐ型半導体層６がエッチャントに曝される（図４（ｇ）参照）。前述のように、ｐ型半導体層上の絶縁層８ａは、パターン層形成後のフッ酸を用いた基板の表面洗浄の際にエッチングされるため、ｐｎ間の絶縁性確保の観点から、製膜厚みを大きくしておく必要がある。絶縁層の製膜厚みにムラがある場合、製膜厚みに比例してムラによる膜厚差が拡大するため、場所によってエッチング完了時間に差が生じる。そのため、絶縁層のエッチング完了後すぐにエッチャントから基板を取り出したとしても、絶縁層の製膜厚みが小さい領域では、ｐ型半導体層が、絶縁層除去のためのエッチャントに長時間曝される。また、絶縁層の製膜時にピンホールが生じている場合、ピンホールから染み込んだエッチャントがｐ型半導体層に接触する。上記のように、ｐ型非晶質シリコン等のｐ型半導体材料は、真性半導体材料やｎ型半導体材料に比べて、フッ酸等の酸系エッチャントに対する耐性が低いため、ｐ型半導体層６が、絶縁層除去のためのエッチャントに曝されると、太陽電池の特性が低下する傾向がある。
これに対して、本発明においては、ｐ型半導体層６と絶縁層８ａとの間に、下地保護層８ｂとして真性シリコン系層又は／及びｎ型シリコン系層が設けられているため、絶縁層８ａをエッチングしてもｐ型半導体層６が露出せず、エッチャントから保護できる（図３（ｇ）参照）。下地保護層８ｂは、ｐ型半導体層６の略全面を覆っていればエッチング時の保護層として十分に機能するため、絶縁層８ａよりも膜厚が小さくてもよい。そのため、下地保護層８ｂは、絶縁層８ａに比べると膜厚ムラの影響が小さく、エッチング完了時間の差も小さい。そのため、下地保護層８ｂの除去に用いられるエッチャントとｐ型半導体層６との接触時間を短くできる。
また、下地保護層８ｂの除去には、絶縁層８ａ除去のためのフッ酸等に比べてｐ型半導体層に対するダメージの少ないエッチャント（例えばアルカリ系エッチャント）を使用できる。そのため、保護層８のエッチング時のｐ型半導体層６の膜質の低下を防止し、高効率の太陽電池が作成可能となる。
下地保護層８ｂは、絶縁層８ａとは異なる材料から構成されるため、下地保護層８ｂは、絶縁層８ａとは別の工程で製膜される。製膜時にピンホールが生じたとしても、絶縁層８ａに下地保護層８ｂと同位置にピンホールが形成される可能性は低く、絶縁層エッチング時のピンホールを介したｐ型半導体層６へのエッチャントの染み込みを大幅に低減できる。そのため、ｐ型半導体層６と絶縁層８ａとの間に下地保護層８ｂを設けることにより、ピンホールに起因するｐｎ間の短絡の確率を大幅に低減し、太陽電池の特性をより高める効果が期待される。
［第二主面上の構成］
バックコンタクト型太陽電池において、受光面である第二主面は、発電及び電流の取り出しには直接寄与しない。そのため、第二主面上の構成は、太陽光の受光を妨げない限り、特に制限はない。図１に示す太陽電池では、結晶シリコン基板１の第二主面上に、真性シリコン系層２、導電型半導体層３及び受光面側保護層４がこの順に設けられている。
結晶シリコン基板１の第二主面上には、真性シリコン系層２が形成されることが好ましい（図３（ａ））。真性シリコン系層２は水素を含む非晶質シリコン層が好ましい。真性シリコン系層２が設けられることにより、基板表面パッシベーションを有効に行うことができる。真性シリコン系層２は発電に寄与しないため、受光を妨げず、パッシベーション効果が得られるように膜厚を設定することが好ましい。真性シリコン系層２の膜厚は、１〜５０ｎｍ程度が好ましく、１〜１５ｎｍ程度がより好ましい。受光面側に真性シリコン系層２、裏面側に真性シリコン系層５ａを製膜する場合、どちらを先に製膜してもよい。
真性シリコン系層２の上には反射防止層としても機能する受光面側保護層４が形成されることが好ましい（図３（ｂ））。受光面側保護層４は、その下に存在する層（例えば真性シリコン系層２や導電型半導体層３）を太陽電池の製造工程において保護でき、かつ光透過性を有していれば、その材料は特に制限されない。受光面側保護層４の材料としては、例えば酸化シリコン、窒化シリコン、酸窒化シリコン等のシリコン合金、これらの混合物又は積層構成が好ましい。中でも、反射防止及び対エッチャント耐性の点から窒化シリコンが特に好ましい。受光面側保護層４の膜厚は特に限定されないが、反射防止機能を付与して結晶シリコン基板１への光取り込み量を増大させる観点から膜厚を設定することが好ましく、８０ｎｍ〜１μｍ程度が好ましい。
真性シリコン系層２と受光面側保護層４との間には、導電型半導体層３が形成されてもよい（図３（ｂ））。導電型半導体層３は、結晶シリコン基板１と同一の導電型を有することが好ましい。例えば、結晶シリコン基板がｎ型結晶シリコン基板の場合、導電型半導体層３としてｎ型半導体層が形成されることが好ましい。導電型半導体層３は、シリコン系層であることが好ましく、中でも非晶質シリコンがより好ましい。導電型半導体層３の膜厚は、例えば１〜５０ｎｍ程度に設定される。
［各層の形成方法］
上述のｐ型シリコン系層、ｎ型シリコン系層、真性シリコン系層等のシリコン系層の製膜方法としては、プラズマＣＶＤ法が好ましい。真性シリコン系層と導電型シリコン系層をいずれもプラズマＣＶＤ法によって製膜する場合、真性シリコン系層５ａとｐ型半導体層６、真性シリコン系層５ｂとｎ型半導体層７、受光面側の真性シリコン系層２と導電型半導体層３を、それぞれ連続して製膜できるため、工程の簡略化や汚染防止が期待できる。また、プラズマＣＶＤ法は、製膜条件によって比較的容易に膜質を制御できることから、耐エッチング性や屈折率を調整することにより、保護層としての効果の向上や光学的損失の低減が期待できる。
プラズマＣＶＤ法によるシリコン系層の製膜条件としては、基板温度１００〜３００℃、圧力２０〜２６００Ｐａ、高周波パワー密度０．００４〜０．８Ｗ／ｃｍ２が好ましく用いられる。シリコン系層の製膜に使用される原料ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６等のシリコン含有ガス、又はシリコン系ガスとＨ２との混合ガスが好ましい。ｐ型又はｎ型シリコン系層を形成するためのドーパントガスとしては、Ｂ２Ｈ６又はＰＨ３等が好ましく用いられる。ＰやＢ等の不純物の添加量は微量でよいため、予めＳｉＨ４やＨ２で希釈された混合ガスを用いることが好ましい。導電型シリコン系層の製膜時に、ＣＨ４、ＣＯ２、ＮＨ３、ＧｅＨ４等の異種元素を含むガスを添加して、シリコン系薄膜を合金化することにより、シリコン系層のエネルギーギャップを変更することもできる。
絶縁層８ａの製膜方法は特に限定されない。ｐ型半導体層６としてｐ型シリコン系層がプラズマＣＶＤ法により製膜される場合、生産性向上及び不純物低減の観点から、絶縁層８ａもプラズマＣＶＤ法により製膜されることが好ましい。受光面側保護層４についても、同様に、プラズマＣＶＤ法により製膜されることが好ましい。
図１及び図３（ｉ）に示すように、ｐ型半導体層６上にはｐ側電極が形成され、ｎ型半導体層７上にはｎ側電極が形成される。ｐ側電極及びｎ側電極は、それぞれ、第一電極９ａ，９ｂとしての透明導電膜と第二電極１０ａ，１０ｂとしての金属層の積層構成であることが好ましい。
第一電極としての透明導電膜は、導電性酸化物を主成分とすることが好ましい。導電性酸化物としては、例えば、酸化亜鉛、酸化インジウム、酸化錫等を単独又は混合して用いることができる。導電性、光学特性、及び長期信頼性の観点から、酸化インジウムを主成分とするインジウム系酸化物が好ましく、中でも酸化インジウム錫（ＩＴＯ）を主成分とするものがより好ましく用いられる。透明導電膜は、単層でもよく、複数の層からなる積層構造でもよい。第一電極９ａ及び９ｂの膜厚は特に限定されず、例えば１０〜１００ｎｍ程度に設定される。
透明導電膜の製膜方法は特に限定されないが、スパッタ法等の物理気相堆積法や、有機金属化合物と酸素又は水との反応を利用した化学気相堆積（ＭＯＣＶＤ）法等が好ましい。いずれの製膜方法においても、熱やプラズマ放電によるエネルギーを利用することもできる。透明導電膜製膜時の基板温度は、適宜設定される。非晶質シリコン等のシリコン系層の耐熱温度を勘案すると、基板温度は２００℃以下が好ましい。
第二電極としての金属層には、ＡｇやＣｕ等の金属が用いられる。金属層は、スパッタ法、印刷法、めっき法等により形成される。金属層は、単層でもよく、複数の層からなる積層構造でもよい。金属層の膜厚は特に限定されず、例えば５０ｎｍ〜３μｍ程度に設定される。
以下では、図３に示す工程により、図１に示す結晶シリコン太陽電池を作製した実施例と、図４に示す工程により結晶シリコン系太陽電池を作製した比較例との対比により、本発明をより具体的に説明する。なお、本発明は、下記の実施例に限定されるものではない。
［実施例］
入射面方位が（１００）で厚みが２００μｍのｎ型単結晶シリコン基板を、２重量％のフッ酸水溶液に３分間浸漬し、表面の酸化シリコン膜を除去後、超純粋によるリンスが２回行われた。この基板を、７０℃に保持された５／１５重量％のＫＯＨ／イソプロピルアルコール水溶液に１５分間浸漬し、表面に（１１１）面が露出したピラミッド型のテクスチャが形成された単結晶シリコン基板を得た。
テクスチャ形成後の基板がＣＶＤ装置へ導入され、受光面（第二主面）側に真性シリコン系層２として真性非晶質シリコン層が１０ｎｍの膜厚で製膜された。その後、裏面（第一主面）側に真性シリコン系層５ａとして真性非晶質シリコン層が８ｎｍの膜厚で製膜された。これらの真性非晶質シリコン層の製膜条件は、基板温度：１５０℃、圧力：１２０Ｐａ、ＳｉＨ４／Ｈ２流量比：３／１０、投入パワー密度：０．０１１Ｗ／ｃｍ２であった。なお、本実施例における薄膜の膜厚は、ガラス基板上に同条件にて製膜された薄膜の膜厚を、分光エリプソメトリー（商品名Ｍ２０００、ジェー・エー・ウーラム社製）にて測定することにより求められた製膜速度から算出された値である。
真性シリコン系層５ａ上に、ｐ型半導体層６としてｐ型非晶質シリコン層が７ｎｍの膜厚で製膜された。ｐ型非晶質シリコン層の製膜条件は、基板温度が１５０℃、圧力６０Ｐａ、ＳｉＨ４／希釈Ｂ２Ｈ６流量比が１／３、投入パワー密度が０．０１Ｗ／ｃｍ２であった。上記の希釈Ｂ２Ｈ６ガス流量は、Ｈ２によりＢ２Ｈ６濃度が５０００ｐｐｍに希釈されたガスの流量である。
次に、真性シリコン系層２上に、受光面側保護層４として窒化シリコン層が６０ｎｍの膜厚で製膜された。その後、ｐ型半導体層６上に、下地保護層８ｂとして真性非晶質シリコン層を１２ｎｍの膜厚で製膜し、その上に絶縁層８ａとして酸化シリコン層を２６０ｎｍの膜厚で製膜した。窒化シリコン層の製膜条件は、基板温度：１４０℃、圧力：８０Ｐａ、ＳｉＨ４／ＮＨ３流量比：１／４、投入パワー密度：０．２Ｗ／ｃｍ２であった。酸化シリコン層の製膜条件は、基板温度が１５０℃、圧力６０Ｐａ、ＳｉＨ４／ＣＯ２流量比が１／４０、投入パワー密度が０．０４Ｗ／ｃｍ２であった。
絶縁層８ａの一部をＨＦ水溶液によりエッチングした後、その下に露出した下地保護層８ｂとしての真性非晶質シリコン層の一部を、ＫＯＨ水溶液によりエッチングして除去した。その後、その下に露出したｐ型半導体層６及び真性シリコン系層５ａをＨＦとＨＮＯ３の混酸によってエッチングし、結晶シリコン基板の第一主面を露出させた。
基板表面をＨＦ水溶液により洗浄後、ＣＶＤ装置へ導入して、基板の第一主面側に真性シリコン系層５ｂとして真性非晶質シリコン層を８ｎｍの膜厚で製膜し、その上にｎ型半導体層７としてｎ型非晶質シリコン層を１２ｎｍの膜厚で製膜した。ｎ型非晶質シリコン層の製膜条件は、基板温度が１５０℃、圧力６０Ｐａ、ＳｉＨ４／希釈ＰＨ３流量比が１／３、投入パワー密度が０．０１Ｗ／ｃｍ２であった。上記の希釈ＰＨ３ガス流量は、Ｈ２によりＰＨ３濃度が５０００ｐｐｍに希釈されたガスの流量である。
絶縁層８ａ上に設けられたｎ型半導体層７及び真性シリコン系層５ｂの一部を、ＫＯＨ水溶液によってエッチングした後、その下に露出した絶縁層８ａをＨＦ水溶液によってエッチングした。その後、その下に露出した下地保護層８ｂとしての真性非晶質シリコン層をＫＯＨ水溶液によりエッチングして除去し、ｐ型半導体層６の表面を露出させた。
次に、第一主面の周縁を除く略全面に、酸化インジウム錫（ＩＴＯ）層を８０ｎｍの膜厚で製膜した。酸化インジウムと酸化スズの混合焼結ターゲット用い、基板温度：室温、圧力：０．２Ｐａのアルゴン雰囲気中で、０．５Ｗ／ｃｍ２の電力を印加して製膜を行った。塩酸を用いてＩＴＯ層の一部をエッチング除去してパターニングを行い、第一電極９ａと９ｂとに分離した。
最後に、前記第一電極９ａ，９ｂ上に、Ａｇペーストをスクリーン印刷して、第二電極１０ａ及び１０ｂを形成した。
［比較例］
下地保護層８ｂ（真性非晶質シリコン層）を形成せずに、ｐ型半導体層６上に保護層８として酸化シリコン層のみを形成し、下地保護層８ｂのエッチング工程を省略した以外は、実施例と同様にして結晶シリコン太陽電池を作製した。
［評価］
以上のようにして作製した実施例及び比較例の結晶シリコン太陽電池の変換特性（開放電圧Ｖｏｃ、電流密度Ｉｓｃ及び曲線因子ＦＦ）を測定した。実施例の太陽電池は、Ｖｏｃが比較例の１．０６倍、Ｉｓｃが比較例の１．０２倍、ＦＦが比較例の１．３１倍であり、すべての特性が改善していた。この結果から、ｐ型半導体層と絶縁層との間に下地保護層を設けることにより、バックコンタクト型太陽電池の特性を向上できることがわかる。
実施例では、比較例に比べてＦＦ（曲率因子）が大幅に改善していた。これは、実施例では、絶縁層としての酸化シリコン層のエッチング時に用いられるフッ酸エッチャントがｐ型半導体層に接触しないため、ｐ型半導体層としてのｐ型非晶質シリコン層と第一電極としてのＩＴＯ層とのコンタクトが改善されたことに関連していると考えられる。また、保護層が下地保護層としての真性非晶質シリコン層と絶縁層としての酸化シリコン層との積層構造であるため、ｐｎ間のリーク電流が低減したことも、特性の向上に寄与していると考えられる。
１ 結晶シリコン基板
２ 真性シリコン系層
３ 導電型半導体層
４ 受光面側保護層
５ａ，５ｂ 真性シリコン系層
６ ｐ型半導体層
７ ｎ型半導体層
８ 保護層
８ａ 絶縁層
８ｂ 下地保護層（真性シリコン系層又は／及びｎ型シリコン系層）
９ａ，９ｂ 第一電極
１０ａ，１０ｂ 第二電極

Claims (14)

  1. 結晶シリコン基板の第一主面上にｎ型半導体層及びｐ型半導体層を備える太陽電池の製造方法であって、
    結晶シリコン基板の第一主面上に、ｐ型半導体層及び保護層がこの順に設けられたｐ型半導体層形成領域と、ｐ型半導体層及び保護層のいずれも設けられていないｐ型半導体層非形成領域とを形成する、パターン層形成工程；
    前記ｐ型半導体層形成領域と前記ｐ型半導体層非形成領域とを覆うように、ｎ型半導体層を形成する、ｎ型半導体層形成工程；
    前記ｎ型半導体層の間に前記保護層が露出するように、前記ｎ型半導体層の一部を除去する、ｎ型半導体層パターニング工程；及び
    前記ｎ型半導体層の間に前記ｐ型半導体層が露出するように、前記ｎ型半導体層の間に露出した前記保護層を除去する、保護層パターニング工程、をこの順に有し、
    前記保護層は、前記ｐ型半導体層に接して設けられた下地保護層と、前記下地保護層上に設けられた絶縁層とを有し、
    前記下地保護層は、真性シリコン系層及びｎ型シリコン系層からなる群から選択される１以上の層を有し、
    前記保護層パターニング工程において、第一エッチャントを用いて前記絶縁層をウェットエッチングにより除去した後に、前記第一エッチャントとは異なる第二エッチャントを用いて前記下地保護層をウェットエッチングにより除去する、太陽電池の製造方法。
  2. 前記絶縁層が、酸化シリコン、窒化シリコン及び酸窒化シリコンからなる群から選択される１以上のシリコン合金を含有する、請求項１に記載の太陽電池の製造方法。
  3. 前記第一エッチャントは、前記絶縁層に対するエッチングレートが前記下地保護層に対するエッチングレートよりも大きく、
    前記第二エッチャントは、前記下地保護層に対するエッチングレートが前記ｐ型半導体層に対するエッチングレートよりも大きい、請求項１又は２に記載の太陽電池の製造方法。
  4. 前記第二エッチャントは、前記下地保護層に対するエッチングレートが前記絶縁層に対するエッチングレートよりも大きい、請求項３に記載の太陽電池の製造方法。
  5. 前記第一エッチャントが酸系エッチャントである、請求項１〜４のいずれか１項に記載の太陽電池の製造方法。
  6. 前記第一エッチャントがフッ酸を含む酸系エッチャントである、請求項５に記載の太陽電池の製造方法。
  7. 前記第二エッチャントがアルカリ系エッチャントである、請求項１〜６のいずれか１項に記載の太陽電池の製造方法。
  8. 前記第二エッチャントがＫＯＨ及びＮａＯＨからなる群から選択される１以上を含むアルカリ系エッチャントである、請求項７に記載の太陽電池の製造方法。
  9. 前記下地保護層が真性シリコン系層である、請求項１〜８のいずれか１項に記載の太陽電池の製造方法。
  10. 前記ｐ型半導体層がｐ型シリコン系層である、請求項１〜９のいずれか１項に記載の太陽電池の製造方法。
  11. 前記パターン層形成工程は、
    前記結晶シリコン基板の第一主面上にｐ型半導体層を形成する、ｐ型半導体層形成工程；
    前記ｐ型半導体層上に保護層を形成する、保護層形成工程；及び
    前記保護層の間に露出した前記ｐ型半導体層を除去する、ｐ型半導体層パターニング工程、をこの順に有する、請求項１〜１０のいずれか１項に記載の太陽電池の製造方法。
  12. 前記保護層形成工程と前記ｐ型半導体層パターニング工程との間に、前記保護層の間に前記ｐ型半導体層が露出するように前記保護層の一部を除去する、ｐ層露出パターニング工程をさらに有する、請求項１１に記載の太陽電池の製造方法。
  13. 結晶シリコン基板の第一主面上にｎ型半導体層及びｐ型半導体層を備える太陽電池であって、
    前記結晶シリコン基板の第一主面上において、前記ｎ型半導体層は、前記ｐ型半導体層が設けられたｐ型半導体層形成領域上の一部と、前記ｐ型半導体層が設けられていないｐ型半導体層非形成領域とに跨るように設けられており、
    前記ｐ型半導体層形成領域上に前記ｎ型半導体層が設けられている領域において、前記ｐ型半導体層とｎ型半導体層の間に保護層が設けられており、
    前記保護層は、前記ｐ型半導体層に接して設けられた下地保護層と、前記下地保護層上に設けられた絶縁層とを有し、
    前記下地保護層は、真性シリコン系層及びｎ型シリコン系層からなる群から選択される１以上を含有し、
    前記絶縁層が、酸化シリコン、窒化シリコン及び酸窒化シリコンからなる群から選択される１以上のシリコン合金を含有する、太陽電池。
  14. 前記下地保護層が真性シリコン系層である、請求項１３に記載の太陽電池。
JP2017509449A 2015-03-31 2016-03-07 太陽電池及びその製造方法 Active JP6692797B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015074454 2015-03-31
JP2015074454 2015-03-31
PCT/JP2016/057042 WO2016158226A1 (ja) 2015-03-31 2016-03-07 太陽電池及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016158226A1 JPWO2016158226A1 (ja) 2018-01-25
JP6692797B2 true JP6692797B2 (ja) 2020-05-13

Family

ID=57004972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509449A Active JP6692797B2 (ja) 2015-03-31 2016-03-07 太陽電池及びその製造方法

Country Status (4)

Country Link
US (1) US10854767B2 (ja)
JP (1) JP6692797B2 (ja)
CN (1) CN107210331B (ja)
WO (1) WO2016158226A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018168180A1 (ja) * 2017-03-17 2018-09-20 株式会社カネカ 太陽電池およびその製造方法
EP3664154A1 (en) * 2017-10-04 2020-06-10 Kaneka Corporation Method for manufacturing solar cell, solar cell, and solar cell module
CN111566825A (zh) * 2018-01-09 2020-08-21 株式会社钟化 太阳能电池的制造方法
CN115552637A (zh) * 2020-05-13 2022-12-30 株式会社钟化 太阳能电池以及太阳能电池制造方法
CN113809188A (zh) * 2021-09-13 2021-12-17 福建金石能源有限公司 一种采用化学蚀刻裸露第一导电区的背接触异质结太阳能电池制造方法
CN114242810B (zh) * 2022-02-24 2022-04-29 广东爱旭科技有限公司 背接触电池的电极结构、电池、组件以及电池系统
CN114944432B (zh) * 2022-05-05 2024-09-06 西安隆基乐叶光伏科技有限公司 一种hbc太阳能电池及制备方法、电池组件
CN115224137B (zh) 2022-06-21 2023-09-15 浙江晶科能源有限公司 半导体衬底及太阳能电池和光伏组件
CN115588698A (zh) * 2022-11-07 2023-01-10 隆基绿能科技股份有限公司 背接触太阳能电池及其制备方法、光伏组件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268683A (ja) 2004-03-22 2005-09-29 Canon Inc 太陽電池の製造方法および太陽電池
JP5201789B2 (ja) * 2005-11-14 2013-06-05 シャープ株式会社 太陽電池およびその製造方法
US20100071765A1 (en) * 2008-09-19 2010-03-25 Peter Cousins Method for fabricating a solar cell using a direct-pattern pin-hole-free masking layer
KR101521326B1 (ko) * 2009-03-30 2015-05-18 산요덴키가부시키가이샤 태양 전지
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
JP2011204832A (ja) * 2010-03-25 2011-10-13 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP5485060B2 (ja) 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
WO2012090643A1 (ja) * 2010-12-29 2012-07-05 三洋電機株式会社 太陽電池の製造方法及び太陽電池
JP5705968B2 (ja) * 2011-03-25 2015-04-22 三洋電機株式会社 光電変換装置及びその製造方法
WO2012132835A1 (ja) 2011-03-25 2012-10-04 三洋電機株式会社 太陽電池
JP2013026269A (ja) * 2011-07-15 2013-02-04 Sanyo Electric Co Ltd 太陽電池及び太陽電池の製造方法
US20130146136A1 (en) 2011-12-13 2013-06-13 Kyoung-Jin Seo Photovoltaic device and method of manufacturing the same
US9054255B2 (en) * 2012-03-23 2015-06-09 Sunpower Corporation Solar cell having an emitter region with wide bandgap semiconductor material
JP6179900B2 (ja) * 2012-03-30 2017-08-16 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
JP2014075526A (ja) 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
CN102856328B (zh) * 2012-10-10 2015-06-10 友达光电股份有限公司 太阳能电池及其制作方法
US20140166094A1 (en) 2012-12-18 2014-06-19 Paul Loscutoff Solar cell emitter region fabrication using etch resistant film

Also Published As

Publication number Publication date
CN107210331B (zh) 2019-06-28
JPWO2016158226A1 (ja) 2018-01-25
CN107210331A (zh) 2017-09-26
US10854767B2 (en) 2020-12-01
US20180069144A1 (en) 2018-03-08
WO2016158226A1 (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
JP6692797B2 (ja) 太陽電池及びその製造方法
EP2434548B1 (en) Solar cell and method for manufacturing the same
US8802972B2 (en) Photoelectric conversion device and manufacturing method thereof
JP5705968B2 (ja) 光電変換装置及びその製造方法
JP5891382B2 (ja) 光電変換素子の製造方法
KR101614190B1 (ko) 태양전지 및 이의 제조 방법
KR101897723B1 (ko) 광기전력소자 및 그 제조 방법
JP2011060971A (ja) 結晶シリコン太陽電池及びその製造方法
JP6091458B2 (ja) 光電変換装置およびその製造方法
US9997647B2 (en) Solar cells and manufacturing method thereof
JP6141670B2 (ja) 太陽電池の製造方法
JP5884030B2 (ja) 光電変換装置の製造方法
JP7228561B2 (ja) 太陽電池の製造方法
JP6452011B2 (ja) 太陽電池
WO2018168180A1 (ja) 太陽電池およびその製造方法
JP6426486B2 (ja) 太陽電池素子の製造方法
JP6136024B2 (ja) 太陽電池の製造方法
JP2011096701A (ja) 結晶シリコン系太陽電池
JP2013089954A (ja) 光電素子
JP4641858B2 (ja) 太陽電池
WO2012132961A1 (ja) 光電変換素子の製造方法
JP2013115057A (ja) 結晶シリコン太陽電池の製造方法
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
JP7237920B2 (ja) 太陽電池の製造方法
WO2017203751A1 (ja) 太陽電池及びその製造方法、並びに太陽電池パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200415

R150 Certificate of patent or registration of utility model

Ref document number: 6692797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250