KR101521326B1 - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR101521326B1
KR101521326B1 KR1020117022863A KR20117022863A KR101521326B1 KR 101521326 B1 KR101521326 B1 KR 101521326B1 KR 1020117022863 A KR1020117022863 A KR 1020117022863A KR 20117022863 A KR20117022863 A KR 20117022863A KR 101521326 B1 KR101521326 B1 KR 101521326B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
solar cell
layer
type amorphous
amorphous semiconductor
Prior art date
Application number
KR1020117022863A
Other languages
English (en)
Other versions
KR20120003871A (ko
Inventor
도시오 아사우미
히또시 사까따
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20120003871A publication Critical patent/KR20120003871A/ko
Application granted granted Critical
Publication of KR101521326B1 publication Critical patent/KR101521326B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

원하지 않는 불순물의 혼입을 억제하여, 양호한 태양 전지 특성을 갖는 태양 전지가 얻어진다. 이 태양 전지(100)는, 수광면 및 이면을 갖는 반도체 기판(10)과, 반도체 기판의 이면 상의 소정 영역에 형성된 제1 도전형의 제1 반도체층(12a)과, 반도체 기판의 이면 상으로부터 제1 반도체층의 표면 상에 걸쳐 형성된 제2 도전형의 제2 반도체층(13a)과, 상기 제1 반도체층과 상기 제2 반도체층 사이에 형성되고, 제1 도전형의 불순물을 포함하지 않는 캡층(30)을 구비한다.

Description

태양 전지{SOLAR CELL}
본 발명은, 이면 접합형의 태양 전지에 관한 것이다.
종래, 기판의 이면 상에 반도체층을 구비하는, 소위 이면 접합형의 태양 전지가 제안되어 있다.
일본 특허 공개 제2005-101151호 공보에는, 수광면 및 이면을 갖는 반도체 기판과, 반도체 기판의 이면 상에 형성된 i형의 반도체층과, i형의 반도체층의 표면 상의 소정 영역에 형성된 p형의 반도체층과, i형의 반도체층의 표면 상으로부터 p형의 반도체층의 표면 상에 걸쳐 형성된 n형의 반도체층을 구비한 광 기전력 소자가 개시되어 있다. 일본 특허 공개 제2005-101151호 공보에 기재된 광 기전력 소자는, 반도체 기판의 이면 상에 i형의 반도체층을 형성하는 공정과, i형의 반도체층의 표면 상의 소정 영역에 p형의 반도체층을 형성하는 공정과, i형의 반도체층의 표면 상으로부터 p형의 제1 반도체층의 표면 상에 걸쳐 n형의 제2 반도체층을 형성하는 공정을 거쳐 플라즈마 CVD법에 의해 제조된다.
일본 특허 공개 제2005-101151호 공보
그러나, 일본 특허 공개 제2005-101151호 공보에 기재된 광 기전력 소자를 플라즈마 CVD법에 의해 제조하는 경우에는, i형의 반도체층의 표면 상으로부터 p형의 제1 반도체층의 표면 상에 걸쳐 n형의 반도체층을 형성하는 공정에 있어서 발생시키는 플라즈마에 의해, p형의 반도체층 중에 포함되는 p형 불순물이 층 중으로부터 탈리된다. 그리고, 탈리된 p형 불순물은, p형의 반도체층의 표면 및 i형의 반도체층의 표면에 부착된다. 그 결과, 반도체 기판과 n형의 반도체층 사이에 원하지 않는 p형 불순물이 혼입되기 때문에, 태양 전지의 특성이 저하될 가능성이 있고, 양호한 태양 전지 특성을 갖는 태양 전지를 높은 수율로 제조하는 것이 곤란하다는 문제점이 있다.
본 발명은, 상기와 같은 과제를 해결하기 위하여 이루어진 것이며, 본 발명의 하나의 목적은, 원하지 않는 불순물의 혼입을 억제하여, 양호한 태양 전지 특성을 갖는 태양 전지를 제공하는 것을 목적으로 한다.
본 발명의 일 국면에 의한 태양 전지는, 수광면 및 이면을 갖는 반도체 기판과, 반도체 기판의 이면 상의 소정 영역에 형성된 제1 도전형의 제1 반도체층과, 반도체 기판의 이면 상으로부터 제1 반도체층의 표면 상에 걸쳐 형성된 제2 도전형의 제2 반도체층과, 제1 반도체층과 제2 반도체층 사이에 형성되고, 제1 도전형의 불순물을 실질적으로 포함하지 않는 반도체 또는 절연체로 이루어지는 캡층을 구비한다.
본 발명에 따르면, 양호한 태양 전지 특성을 갖는 이면 접합형의 태양 전지를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 의한 태양 전지의 이면의 평면도이다.
도 2는 도 1의 300-300선을 따른 확대 단면도이다.
도 3은 본 발명의 제1 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 4는 본 발명의 제1 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 5는 본 발명의 제1 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 6은 본 발명의 제2 실시 형태에 의한 태양 전지의 단면도이다.
도 7은 본 발명의 제3 실시 형태에 의한 태양 전지의 단면도이다.
도 8은 본 발명의 제3 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 9는 본 발명의 제3 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 10은 본 발명의 제3 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 11은 본 발명의 제3 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 12는 본 발명의 제4 실시 형태에 의한 태양 전지의 단면도이다.
도 13은 본 발명의 제4 실시 형태에 의한 태양 전지의 제조 공정을 설명하기 위한 단면도이다.
도 14는 본 발명의 제3 실시 형태에 의한 태양 전지의 출력과 캡층의 두께와의 관계를 나타내는 특성도이다.
이어서, 도면을 사용하여 본 발명의 실시 형태에 대하여 설명한다. 이하의 도면의 기재에 있어서, 동일하거나 또는 유사한 부분에는, 동일하거나 또는 유사한 부호를 붙이고 있다. 단, 도면은 모식적인 것이며, 각 치수의 비율 등은 현실의 것과는 상이한 것에 유의해야 한다. 따라서, 구체적인 치수 등은 이하의 설명을 참작하여 판단해야 할 것이다. 또한, 도면 상호간에도 서로의 치수의 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.
[제1 실시 형태]
(태양 전지의 구성)
본 발명의 제1 실시 형태에 의한 태양 전지(100)의 구성에 대해서, 도 1 및 도 2를 참조하여 설명한다.
도 1 및 도 2에 도시한 바와 같이, 태양 전지(100)에는, 반도체로 이루어지는 기판(10)이 설치되어 있다. 도 2에 도시한 바와 같이, 기판(10)은, 박판상의 반도체 기판이며, p형 또는 n형의 도전형을 갖는다. 기판(10)은, 단결정 실리콘이나 다결정 실리콘과 같은 결정 실리콘, GaAs나 InP와 같은 화합물 반도체, 기타 판상으로 형성할 수 있는 반도체에 의해 형성되어 있다. 또한, 기판(10)은, 본 발명의 「반도체 기판」의 일례이다.
기판(10)은, 수광면 A와 이면 B를 갖고 있다. 수광면 A는, 광이 입사하는 면이다. 이면 B는, 수광면 A와는 반대측의 면이다. 수광면 A 및 이면 B는, 모두 기판(10)의 주면이다. 또한, 이면 B는, 제1 영역 B1과 제2 영역 B2를 갖고 있다.
수광면 A에 입사하는 광에 의해, 기판(10) 내에서 캐리어가 생성된다. 캐리어란, 광이 기판(10)에 흡수되어 생성되는 전자와 정공을 의미한다.
태양 전지(100)의 기판(10)의 수광면 A측에는, 광 입사측 구조체(15)가 설치되어 있다. 또한, 태양 전지(100)의 기판(10)의 이면 B측에는, i형 비정질 반도체층(11), p형 비정질 반도체층(12a), n형 비정질 반도체층(13a), p측 전극(20a) 및 n측 전극(20b)이 설치되어 있다. 또한, i형 비정질 반도체층(11)은, 본 발명의 「제3 반도체층」의 일례이며, p형 비정질 반도체층(12a)은, 본 발명의 「제1 반도체층」의 일례이며, n형 비정질 반도체층(13a)은, 본 발명의 「제2 반도체층」의 일례이다.
이 구성의 태양 전지에서는, 기판(10)이 n형의 도전성을 갖는 경우에는, 기판(10)과 p형 비정질 반도체층(12a) 사이에서 캐리어 분리용의 전계를 형성하기 위한 접합이 형성됨과 함께, 기판(10)과 n형 비정질 반도체층(13a) 사이에서 소수 캐리어의 재결합을 방지하기 위한 전계를 형성하기 위한 접합이 형성된다. 또한, 기판(10)이 p형의 도전성을 갖는 경우에는, 기판(10)과 n형 비정질 반도체층(13a) 사이에서 캐리어 분리용의 전계를 형성하기 위한 접합이 형성됨과 함께, 기판(10)과 p형 비정질 반도체층(12a) 사이에서 소수 캐리어의 재결합을 방지하기 위한 전계를 형성하기 위한 접합이 형성된다.
광 입사측 구조체(15)는, 입사광의 일부를 반도체 기판(10)측에 투과시키도록 구성되어 있다. 따라서, 입사광의 일부는, 광 입사측 구조체(15)를 투과하여 반도체 기판(10)의 수광면 A에 입사한다. 또한, 광 입사측 구조체(15)의 광투과율은, 반도체 기판(10)에 입사하는 광의 양을 증대시키기 위하여 큰 것이 바람직하다. 따라서, 광 입사측 구조체(15)는, 예를 들어 금속층 등의 광투과율이 작은 층을 포함하지 않는 것이 바람직하다.
또한, 광 입사측 구조체(15)는, 패시베이션막(15a)과 광 반사 방지막(15b)으로 구성되어 있다. 광 입사측 구조체(15)는, 비정질 반도체층, 실리콘 산화물층, 실리콘 질화물층의 단층 또는 이들의 적층 구조로 구성된다. 또한, 광 입사측 구조체(15)의 구성은, 이것에 한정되는 것이 아니고, 다양한 구성을 취할 수 있다.
i형 비정질 반도체층(11)은, 기판(10)의 이면 B의 대략 전체면 상에 형성되어 있다. 구체적으로는, i형 비정질 반도체층(11)은, 기판(10)의 이면 B의 p형 비정질 반도체층(12a)이 형성되는 제1 영역 B1 상 및 제1 영역 B1에 인접하는 제2 영역 B2 상에 형성되어 있다. 또한, i형 비정질 반도체층(11)은, 반도체 기판(10)과, p형 비정질 반도체층(12a) 및 n형 비정질 반도체층(13a) 사이에 형성되어 있다. 또한, i형 비정질 반도체층(11)은, p형 및 n형의 불순물을 적극적으로 도입하지 않는 분위기 중에 있어서 형성된다. 즉, i형 비정질 반도체층(11)은, 대략 진성의 도전형을 갖고 있다. 또한, i형 비정질 반도체층(11)은, p형 및 n형의 불순물을 실질적으로 포함하지 않지만, 미량의 불순물을 포함하고 있어도 좋다. 예를 들어, 원료 가스 중에 불순물을 포함하지 않은 경우에도, 기판 트레이나 챔버벽에 부착된 막으로부터 탈리된 불순물의 혼입이 발생하는 경우가 있고, 이 경우, i형 비정질 반도체층(11)에는 미량의 불순물이 포함된다. i형 비정질 반도체층(11)의 두께는, 실질적으로 발전에 기여하지 않을 정도인데, 예를 들어 수nm 내지 25㎚ 정도이다.
p형 비정질 반도체층(12a)은, 기판(10)의 이면 B에 있어서의 제1 영역 B1 상에 형성되어 있다. 제1 실시 형태에서는, p형 비정질 반도체층(12a)은, 기판(10)의 이면 B에 있어서의 제1 영역 B1 상에 있어서, i형 비정질 반도체층(11)의 표면 상에 형성되어 있다. p형 비정질 반도체층(12a)의 두께는, 예를 들어 10㎚ 정도이다.
n형 비정질 반도체층(13a)은, i형 비정질 반도체층(11)의 표면의 대략 전체면 상에 형성되어 있다. 구체적으로는, n형 비정질 반도체층(13a)은, i형 비정질 반도체층(11)의 표면 상으로부터 후술하는 캡층(30)의 표면 상에 걸쳐 형성되어 있다.
i형 비정질 반도체층(11), p형 비정질 반도체층(12a) 및 n형 비정질 반도체층(13a)은, 각각 실리콘을 포함하는 수소화 비정질 반도체에 의해 구성되어 있는 것이 바람직하다. 이러한 비정질 반도체로서는, 비정질 실리콘, 비정질 실리콘 카바이드 또는 비정질 실리콘 게르마늄 등이 있다. 또한, i형 비정질 반도체층(11), p형 비정질 반도체층(12a) 및 n형 비정질 반도체층(13a)은, 이들 재료에 한하지 않고, 다른 비정질 반도체에 의해 구성되어 있어도 좋고, 비정질 반도체에 한하지 않고, 다른 박막 반도체에 의해 구성되어 있어도 좋다.
또한, i형 비정질 반도체층(11), p형 비정질 반도체층(12a) 및 n형 비정질 반도체층(13a)은, 층 전체가 완전한 비정질 상태의 것에 한하지 않고, 일부에 결정 영역을 가져도 좋다. 예를 들어, 층 중에 다수의 미소한 결정 영역을 포함하는, 소위 미결정 상태의 것이어도 좋다. 또한, i형 비정질 반도체층(11), p형 비정질 반도체층(12a) 및 n형 비정질 반도체층(13a)은 단층이어도 좋고, 다층이어도 좋다.
p측 전극(20a)은, 캐리어를 수집하는 전극이다. p측 전극(20a)은, n형 비정질 반도체층(13a)을 사이에 두고 p형 비정질 반도체층(12a) 상에 형성되어 있다. 따라서, p측 전극(20a)은, 기판(10)의 이면 B의 제1 영역 B1 상에 형성되어 있다.
n측 전극(20b)은, 캐리어를 수집하는 전극이다. n측 전극(20b)은, n형 비정질 반도체층(13a)을 사이에 두고, 기판(10)의 이면 B의 제2 영역 B2 상에 형성되어 있다. 또한, n측 전극(20b)은, 기판(10)의 이면 B의 제2 영역 B2 상에 있어서, n형 비정질 반도체층(13a)의 표면 상에 형성되어 있다.
p측 전극(20a) 및 n측 전극(20b)은, 금속 재료나 도전성 페이스트 재료에 의해 형성되어 있다. 또한, p측 전극(20a) 및 n측 전극(20b)은, 스퍼터법, 증착법, 도금법 또는 인쇄법 등의 다양한 방법에 의해 형성되어 있다.
여기서, 제1 실시 형태에 있어서는, p형 비정질 반도체층(12a)과 n형 비정질 반도체층(13a) 사이에 캡층(30)이 형성되어 있다. 구체적으로는, 캡층(30)은, p형 비정질 반도체층(12a)의 상면과 n형 비정질 반도체층(13a) 사이에 형성되어 있다. 캡층(30)의 두께는, p형 비정질 반도체층(12a) 및 n형 비정질 반도체층(13a)의 두께보다 작아지도록 구성되어 있다. 또한, 캡층(30)은, 베이스가 되는 p형 비정질 반도체층(12a)으로부터 p형 불순물이 탈리되는 것을 억제하도록 구성되어 있다.
캡층(30)은, 베이스가 되는 반도체층 중에 포함되는 도핑용 불순물을 실질적으로 포함하지 않는 반도체 또는 절연체에 의해 구성되어 있다. 또한, 캡층(30)은, 불순물을 실질적으로 포함하지 않지만, 미량의 불순물을 포함하고 있어도 좋다. 예를 들어, 원료 가스 중에 불순물을 포함하지 않은 경우에도, 기판 트레이나 챔버벽에 부착된 막으로부터 탈리된 불순물의 혼입이 발생하는 경우가 있고, 이 경우, 캡층(30)에는 미량의 불순물이 포함된다. 제1 실시 형태에 있어서는, 캡층(30)은, p형 불순물을 포함하지 않는 재료에 의해 구성되어 있으므로, n형 비정질 반도체층(13a)을 형성하기 위한 플라즈마에 의해, 캡층(30)으로부터 p형 불순물이 탈리되는 일이 없다. 따라서, 캡층(30)은, n형 비정질 반도체층(13a)을 형성하기 위한 플라즈마에 의해, p형 비정질 반도체층(12a)으로부터 p형 불순물이 탈리되는 것을 억제할 수 있다. 이에 의해, 기판(10)과 n형 비정질 반도체층(13a) 사이에, 의도하지 않은 p형 불순물이 혼입되는 것을 억제할 수 있으므로, 태양 전지 특성을 향상시킬 수 있다.
또한, 캡층(30)은, n형 불순물을 포함하지 않는 재료에 의해 구성되어 있는 것이 바람직하다. 즉, 캡층(30)은, p형 불순물뿐만 아니라 n형 불순물도 포함하지 않는 재료에 의해 구성되어 있는 것이 바람직하다. 이 경우, n형 비정질 반도체층(13a)을 형성하기 위한 플라즈마에 의해, 캡층(30)으로부터 p형 불순물 및 n측 불순물이 탈리되는 것을 억제할 수 있다. 또한, 캡층(30)은, n형 비정질 반도체층(13a)을 형성하기 위한 플라즈마에 의해, p형 비정질 반도체층(12a)으로부터 p형 불순물이 탈리되는 것을 억제할 수 있다. 따라서, 캡층(30)은, 기판(10)과 n형 비정질 반도체층(13a) 사이에, 원하지 않는 p형 불순물 및 n형 불순물이 포함되는 것을 억제할 수 있다. 이에 의해, 기판(10)과 n형 비정질 반도체층(13a) 사이의 접합을 설계대로 형성할 수 있으므로, 한층 더 태양 전지 특성을 향상시킬 수 있다.
또한, 캡층(30)은, 베이스가 되는 반도체층에 큰 악영향을 주는 불순물을 포함하지 않는 것이 바람직하다. 예를 들어, 캡층(30)은, 유기물이나 알칼리 성분을 포함하지 않는 것이 바람직하다. 이 경우, n형 비정질 반도체층(13a)을 형성하기 위한 플라즈마에 의해, 캡층(30)으로부터 구성 원소의 일부가 탈리되었다고 해도 탈리된 원소가 베이스가 되는 반도체층에 악영향을 미치는 것을 억제할 수 있다. 이에 의해, 기판(10)과 n형 비정질 반도체층(13a) 사이의 접합 특성의 저하를 억제할 수 있으므로, 태양 전지 특성을 양호하게 유지할 수 있다.
또한, 캡층(30)은, 베이스가 되는 반도체층과 동일한 반도체 재료에 의해 구성되어 있는 것이 바람직하다. 예를 들어, 제1 실시 형태에서는 베이스가 p형 비정질 반도체층(12a)이므로, 캡층(30)은 비정질 반도체 재료에 의해 구성되어 있는 것이 바람직하다. 비정질 반도체에 의해 구성되는 캡층(30)은, p형 비정질 반도체층(12a)과 유사한 조건에서 형성할 수 있다. 이에 의해, 캡층(30)을 형성할 때의 분위기에 의해, p형 비정질 반도체층(12a)이 과잉 영향을 받는 것을 억제할 수 있다. 또한, p형 비정질 반도체층(12a)의 특성의 저하를 억제할 수 있으므로, 태양 전지 특성의 한층 더한 향상을 도모할 수 있다.
또한, 캡층(30)은, 산화 실리콘 등의 금속 산화물이나 질화 실리콘 등의 금속 질화물 등의 무기 절연물에 의해 구성되어 있는 것이 바람직하다. 캡층(30)을, 무기 절연물로 구성하면, n형 비정질 반도체층(13a)을 형성하기 위한 플라즈마에 의해, 캡층(30)으로부터 p형 불순물이나 n형 불순물이 탈리되는 것을 억제할 수 있다. 또한, 무기 절연물은, 반도체 재료에 비하여 높은 플라즈마 내성을 가지므로, 캡층(30)의 구성 원소의 탈리도 억제할 수 있다. 따라서, 캡층(30)은, 기판(10)과 n형 비정질 반도체층(13a) 사이에, p형 불순물이나 n형 불순물 등의 원하지 않는 불순물이 포함되는 것을 억제할 수 있다. 이에 의해, 기판(10)과 n형 비정질 반도체층(13a) 사이의 접합을 설계대로 형성할 수 있으므로, 한층 더 태양 전지 특성을 향상시킬 수 있다.
(태양 전지의 제조 방법)
이어서, 제1 실시 형태에 의한 태양 전지(100)의 제조 방법에 대해서, 도 3 내지 도 5를 참조하면서 설명한다.
우선, 기판(10)으로서 미리 수광면 A에 텍스처 구조가 형성된 n형 단결정 실리콘 기판을 준비한다.
그리고, 도 3에 도시한 바와 같이, 기판(10)의 수광면 A의 대략 전체면 상에 CVD법에 의해 3㎚ 내지 5㎚의 두께를 갖는 i형 비정질 실리콘층으로 이루어지는 패시베이션막(15a)을 형성하고, 또한 CVD법에 의해 50㎚ 내지 150㎚의 두께를 갖는 실리콘 질화물의 층으로 이루어지는 광 반사 방지막(15b)을 순차 적층한다. 패시베이션막(15a) 및 광 반사 방지막(15b)에 의해, 광 입사측 구조체(15)를 구성한다. 패시베이션막(15a)은 수소를 포함하므로, 기판(10)을 패시베이트하는 기능을 갖는다. 또한, 광 반사 방지막(15b)은, 반사 방지 기능을 갖는다. 또한, i형 비정질 실리콘층 및 실리콘 질화물층의 적층 구조는, 광 입사측 구조체(15)의 일례이다.
그리고, 기판(10)의 이면 B의 대략 전체면 상에 CVD법에 의해 3㎚ 내지 50㎚의 두께를 갖는 i형 비정질 실리콘으로 이루어지는 i형 비정질 반도체층(11)을 형성한다. i형 비정질 반도체층(11)은 수소를 포함하므로, 기판(10)을 패시베이트하는 기능을 갖는다.
그리고, 도 4에 도시한 바와 같이, i형 비정질 반도체층(11)의 표면 상에, 마스크를 사용한 CVD법에 의해 2nm 내지 50㎚의 두께를 갖는 p형 비정질 실리콘으로 이루어지는 p형 비정질 반도체층(12a) 및 0.5nm 내지 5㎚의 두께를 갖는 i형 비정질 실리콘으로 이루어지는 캡층(30)을 소정의 패턴으로 순차 형성한다. 소정의 패턴이란, 기판(10)의 이면 B의 제1 영역 B1에 대응하는 패턴이다.
또한, 도 5에 도시한 바와 같이, i형 비정질 반도체층(11)의 표면 상으로부터 캡층(30)의 표면 상에 걸치도록, CVD법에 의해 2㎚ 내지 50㎚의 두께를 갖는 n형 비정질 실리콘으로 이루어지는 n형 비정질 반도체층(13a)을 형성한다.
마지막으로, 스퍼터법이나 인쇄법 등의 방법에 의해, n형 비정질 반도체층(13a)의 표면 상에, 소정 패턴으로 p측 전극(20a) 및 n측 전극(20b)을 형성한다. 이에 의해, 제1 실시 형태에 의한 태양 전지(100)가 제조된다.
(작용 및 효과)
제1 실시 형태에 의한 태양 전지(100)에는, p형 비정질 반도체층(12a)의 상면과 n형 비정질 반도체층(13a) 사이에 캡층(30)이 형성되어 있다. 캡층(30)은, 베이스가 되는 p형 비정질 반도체층(12a)에 포함되는 도핑용 불순물의 탈리를 억제하도록 구성되어 있다. 이에 의해, 기판(10)과 n형 비정질 반도체층(13a) 사이에, 원하지 않는 도핑용 불순물이 혼입되는 것을 억제할 수 있다. 구체적으로는, 기판(10)의 이면 B의 제2 영역 B2 상에 있어서, i형 비정질 반도체층(11)의 표면과 n형 비정질 반도체층(13a)의 표면 사이에 원하지 않는 p형 불순물이 혼입되는 것을 억제할 수 있다. 즉, 기판(10)과 n형 비정질 반도체층(13a) 사이의 접합 특성을 양호하게 유지할 수 있으므로, 양호한 태양 전지 특성을 갖는 태양 전지를 제공할 수 있다.
[제2 실시 형태]
이어서, 본 발명의 제2 실시 형태에 의한 태양 전지(150)에 대해서, 도 6을 참조하여 설명한다.
(태양 전지의 구성)
도 6에 도시한 바와 같이, 제2 실시 형태에 의한 태양 전지(150)에서는, 캡층(31)은, p형 비정질 반도체층(12a)의 상면 및 측면과 n형 비정질 반도체층(13a) 사이에 형성되어 있다. 또한, 제2 실시 형태의 그 밖의 구성은, 상기 제1 실시 형태와 마찬가지이다.
(태양 전지의 제조 방법)
이어서, 제2 실시 형태에 의한 태양 전지(150)의 제조 방법에 대하여 설명한다.
우선, 제1 실시 형태와 마찬가지로, 기판(10)의 수광면 A의 대략 전면 상에 광 입사측 구조체(15)를 형성한다. 또한, 기판(10)의 이면 B의 대략 전체면 상에 CVD법에 의해 i형 비정질 반도체층(11)을 형성한다. 그리고, i형 비정질 반도체층(11)의 표면 상에, p형 비정질 반도체층(12a)을 소정의 패턴으로 형성한다.
여기서, 제2 실시 형태에서는, p형 비정질 반도체층(12a)의 상면 및 측면에 i형 비정질 실리콘으로 이루어지는 캡층(31)을 형성한다. 그리고, i형 비정질 반도체층(11)의 표면 상으로부터 캡층(31)의 표면 상에 걸쳐 n형 비정질 반도체층(13a)을 형성한다.
마지막으로, 제1 실시 형태와 마찬가지로 하여, n형 비정질 반도체층(13a)의 표면 상에, 소정의 패턴으로 p측 전극(20a) 및 n측 전극(20b)을 형성한다. 이에 의해, 제2 실시 형태에 의한 태양 전지(150)가 제조된다.
(작용 및 효과)
제2 실시 형태에서는, 제1 실시 형태와 달리, p형 비정질 반도체층(12a)의 상면과 n형 비정질 반도체층(13a) 사이뿐만 아니라, p형 비정질 반도체층(12a)의 측면과 n형 비정질 반도체층(13a) 사이에도 p형 불순물을 포함하지 않는 캡층(31)을 형성하고 있으므로, 기판(10)과 n형 비정질 반도체층(13a) 사이에 원하지 않는 p형 불순물이 혼입되는 것을 더 억제할 수 있다.
[제3 실시 형태]
이어서, 본 발명의 제3 실시 형태에 의한 태양 전지(200)에 대해서, 도 7 내지 도 11을 참조하면서 설명한다. 이하에 있어서는, 제1 실시 형태와의 차이점에 대하여 주로 설명한다.
(태양 전지의 구성)
도 7은, 본 발명의 제3 실시 형태에 의한 태양 전지(200)의 단면도이다. 도 7에 도시한 바와 같이, 기판(10)의 이면 B의 제1 영역 B1의 표면 상에는, i형 비정질 반도체층(12b) 및 p형 비정질 반도체층(12a)이 순차 적층되어 있다. 즉, i형 비정질 반도체층(12b)은, 반도체 기판(10)과 p형 비정질 반도체층(12a) 사이에 형성되어 있다. 또한, p형 비정질 반도체층(12a)의 상면 상에는 캡층(30)이 형성되어 있다. 또한, i형 비정질 반도체층(13b) 및 n형 비정질 반도체층(13a)은, 기판(10)의 이면 B 상( p형 비정질 반도체층(12a)이 형성되는 제1 영역 B1과 인접하는 제2 영역 B2 상)으로부터 캡층(30)의 표면 상에 걸치도록 적층되어 있다. 또한, i형 비정질 반도체층(12b)은, 본 발명의 「제4 반도체층」의 일례이며, i형 비정질 반도체층(13b)은, 본 발명의 「제5 반도체층」의 일례이다. 제3 실시 형태에서는, i형 비정질 반도체층(12b)과 i형 비정질 반도체층(13b)에 의해, 본 발명의 「제3 반도체층」이 구성되어 있다.
(태양 전지의 제조 방법)
이어서, 도 8 내지 도 11을 참조하여 제3 실시 형태에 의한 태양 전지(200)의 제조 방법을 설명한다.
우선, 제1 실시 형태와 마찬가지로, 미리 수광면 A에 텍스처 구조가 형성된 n형 단결정 실리콘으로 이루어지는 기판(10)을 준비한다. 그리고, 도 8에 도시한 바와 같이, 기판(10)의 수광면 A의 대략 전체면 상에 광 입사측 구조체(15)를 형성한다.
그리고, 기판(10)의 이면 B의 대략 전체면에, CVD법에 의해 3㎚ 내지 50㎚의 두께를 갖는 i형 비정질 실리콘으로 이루어지는 i형 비정질 반도체층(12b), 2nm 내지 50㎚의 두께를 갖는 p형 비정질 반도체층(12a) 및 0.5nm 내지 5㎚의 두께를 갖는 캡층(30)을 순차 형성한다. 또한, 캡층(30)은, p형 및 n형의 도핑용 불순물을 적극적으로 도입하지 않고 형성한다.
그리고, 도 9에 도시한 바와 같이, 캡층(30)의 표면 상에 소정의 패턴으로 레지스트막(40)을 형성한다. 소정의 패턴이란, 기판(10)의 이면 B의 제1 영역 B1의 패턴에 대응하는 패턴이다.
그리고, 도 10에 도시한 바와 같이, 레지스트막(40)으로부터 노출되는 i형 비정질 반도체층(12b), p형 비정질 반도체층(12a) 및 캡층(30)을 에칭 제거하고, 그 후, 레지스트막(40)을 제거한다. 이 공정에 의해, 기판(10)의 이면 B의 제1 영역 B1의 표면 상에, i형 비정질 반도체층(12b), p형 비정질 반도체층(12a) 및 캡층(30)의 적층막을 형성한다.
또한, 도 10은, i형 비정질 반도체층(12b), p형 비정질 반도체층(12a) 및 캡층(30)의 적층막을, 기판(10)의 이면 B가 노출될 때까지 에칭 제거한 예를 나타내고 있지만, i형 비정질 반도체층(12b)을 노출시키도록 에칭 제거해도 좋다. 이 공정에 있어서는, 적어도 p형 비정질 반도체층(12)을 제거하면 되고, i형 비정질 반도체층(12b)의 일부가 기판(10)의 이면 B 상에 잔존하고 있어도 좋다.
그리고, 도 11에 도시한 바와 같이, 기판(10)의 이면 B의 표면 상으로부터 캡층(30)의 표면 상에 걸치도록, CVD법에 의해 3㎚ 내지 50㎚의 두께를 갖는 i형 비정질 실리콘으로 이루어지는 i형 비정질 반도체층(13b) 및 2㎚ 내지 50㎚의 두께를 갖는 n형 비정질 반도체층(13a)을 순차 형성한다. 구체적으로는, i형 비정질 반도체층(13b) 및 n형 비정질 반도체층(13a)을 기판(10)의 이면 B의 대략 전체면 상에 형성한다.
마지막으로, 스퍼터법이나 인쇄법 등의 방법에 의해, n형 비정질 반도체층(13a)의 표면 상에, 소정의 패턴으로 p측 전극(20a) 및 n측 전극(20b)을 형성한다. 이에 의해, 제3 실시 형태에 의한 태양 전지(200)가 제조된다.
(작용 및 효과)
제3 실시 형태에 의한 태양 전지(200)는, 제1 실시 형태와 마찬가지로, 캡층(30)에 의해, 기판(10)과 n형 비정질 반도체층(13a) 사이에, 원하지 않는 도핑 불순물이 포함되는 것을 억제할 수 있으므로, 태양 전지 특성을 향상시킬 수 있다.
[제4 실시 형태]
이어서, 본 발명의 제4 실시 형태에 의한 태양 전지(250)에 대해서, 도 12 및 도 13을 참조하면서 설명한다.
(태양 전지의 구성)
도 12에 도시한 바와 같이, 제4 실시 형태에 의한 태양 전지(250)에서는, 캡층(32)이 절연체에 의해 형성되어 있다. 구체적으로는, 캡층(32)은, 금속 산화물이나 금속 질화물 등의 절연 재료에 의해 구성되어 있다. 또한, n형 비정질 반도체층(13a), i형 비정질 반도체층(13b) 및 캡층(32)에 콘택트 홀(50)이 형성되어 있다. p측 전극층(20c)은, 콘택트 홀(50)을 통하여 p형 비정질 반도체층(12a)에 접촉하도록 형성되어 있다. 구체적으로는, p측 전극층(20c)은, 콘택트 홀(50) 내를 충전하도록 형성되어 있다. 또한, 제4 실시 형태의 그 밖의 구성은, 상기 제3 실시 형태와 마찬가지이다.
(태양 전지의 제조 방법)
이어서, 도 13을 참조하여, 제4 실시 형태에 의한 태양 전지(250)의 제조 방법에 대하여 설명한다.
우선, 제3 실시 형태와 마찬가지로, 기판(10)의 수광면 A의 대략 전면 상에 광 입사측 구조체(15)를 형성한다. 그리고, 기판(10)의 이면 B 상에 i형 비정질 반도체층(12b)과, p형 비정질 반도체층(12a)과, 캡층(32)과, i형 비정질 반도체층(13b)과, n형 비정질 반도체층(13a)을 순차 형성한다. 또한, 제4 실시 형태에서는, 제3 실시 형태와 달리, 캡층(32)을 금속 산화물이나 금속 질화물 등의 절연 재료에 의해 형성하고 있다.
여기서, 제4 실시 형태에서는, 도 13에 도시한 바와 같이 n형 비정질 반도체층(13a), i형 비정질 반도체층(13b) 및 캡층(32)에 콘택트 홀(50)을 에칭에 의해 형성한다. 그리고, 콘택트 홀(50)을 통하여 p형 비정질 반도체층(12a)에 접촉하도록 p측 전극층(20c)을 형성한다. 구체적으로는, 콘택트 홀(50) 내를 충전하도록 p측 전극층(20c)을 형성한다.
그리고, 제3 실시 형태와 마찬가지로 하여, n형 비정질 반도체층(13a)의 표면 상에, 소정의 패턴으로 n측 전극(20b)을 형성한다. 이에 의해, 제4 실시 형태에 의한 태양 전지(250)가 제조된다.
(작용 및 효과)
제4 실시 형태에 의한 태양 전지(250)에서는, 캡층(32)을 금속 산화물이나 금속 질화물 등의 절연 재료에 의해 형성하고 있다. 또한, 태양 전지(250)에서는, n형 비정질 반도체층(13a), i형 비정질 반도체층(13b) 및 캡층(32)에 콘택트 홀(50)을 형성하고, 콘택트 홀(50) 내를 충전하도록 p측 전극층(20c)을 형성하고 있다. 이에 의해, p측 전극층(20c)을 p형 비정질 반도체층(12a)에 직접 접촉시킬 수 있으므로, 캐리어의 수집 효율을 향상시킬 수 있다.
[그 밖의 실시 형태]
또한, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 실시 형태의 설명이 아니고 특허 청구 범위에 의해 기재되며, 또한 특허 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
예를 들어, 제1 실시 형태 내지 제3 실시 형태에서는, 기판(10)의 이면 B의 제1 영역 B1 상에 p형 비정질 반도체층(12a) 및 캡층(30)을 형성하고, 기판(10)의 이면 B의 제2 영역 B2 상으로부터 캡층(30)의 표면 상에 걸치도록 n형 비정질 반도체층(13a)을 형성하도록 했지만, p형 비정질 반도체층(12a) 및 n형 비정질 반도체층(13a)의 배치 관계는 이 반대이어도 좋다. 즉, 기판(10)의 이면 B의 제1 영역 B1 상에 n형 비정질 반도체층(13a) 및 캡층(30)을 형성하고, 기판(10)의 이면 B의 제2 영역 B2 상으로부터 캡층(30)의 표면 상에 걸치도록 p형 비정질 반도체층(12a)을 형성하도록 해도 좋다. 이와 같은 구성에 있어서도, 캡층(30)에 의해, 기판(10)의 표면과 p형 비정질 반도체층(12a) 사이에, 원하지 않는 n형 불순물이 혼입되는 것을 억제할 수 있으므로, 우수한 태양 전지 특성을 갖는 태양 전지를 제공할 수 있다.
실시예
(실시예 샘플)
이하에, 본 발명의 실시예에 대하여 설명한다. 본 실시예에서는, 도 7에 도시된 태양 전지(200)를 이하와 같이 하여 제조했다.
우선, 200㎛ 정도의 두께를 갖는 n형 단결정 실리콘으로 이루어지는 기판(10)에 이방성 에칭 처리를 실시하여, 기판(10)의 수광면 A 및 이면 B에 텍스처 구조를 형성했다.
그리고, 원료 가스로서 SiH4 및 H2의 혼합 가스를 사용하여, 플라즈마 CVD에 의해 기판(10)의 수광면 A 상에 10㎚의 두께를 갖는 i형 비정질 실리콘으로 이루어지는 i형 비정질 반도체층(15a)을 형성했다.
그리고, 원료 가스로서 SiH4, H2 및 B2H6를 사용하여, 플라즈마 CVD법에 의해 기판(10)의 이면 B의 제1 영역 B1 상에 20㎚의 두께를 갖는 i형 비정질 실리콘층(12b), 10nm의 두께를 갖는 p형 비정질 실리콘으로 이루어지는 p형 비정질 반도체층(12a) 및 i형 비정질 실리콘으로 이루어지는 캡층(30)을 순차 형성했다. 또한, 본 실시예에서는 마스크를 사용하여 i형 비정질 반도체층(12b), p형 비정질 반도체층(12a) 및 캡층(30)을 소정의 패턴으로 형성했다. 또한, 캡층(30)을 형성할 때, 캡층(30)의 두께를 0.5nm, 1nm, 1.5nm, 2nm, 2.5nm, 3nm, 3.5nm, 4nm, 4.5nm, 5nm, 6nm, 7nm 및 8㎚로 변화시켜, 캡층(30)의 두께가 상이한 13개의 샘플을 제조했다.
그리고, 원료 가스로서 SiH4, H2 및 PH3를 사용하여, 플라즈마 CVD법에 의해 기판(10)의 이면 B의 제2 영역 B2의 표면 상으로부터 캡층(30)의 표면 상에 걸치도록, 3nm의 두께를 갖는 i형 비정질 실리콘으로 이루어지는 i형 비정질 반도체층(13b) 및 20㎚의 두께를 갖는 n형 비정질 실리콘으로 이루어지는 n형 비정질 반도체층(13a)을 순차 형성했다. 또한, i형 비정질 반도체층(13b)의 형성은, PH3의 도입량을 0으로 하여 행했다.
마지막으로, 인쇄법에 의해 p측 전극(20a) 및 n측 전극(20b)을 패턴 형성했다.
이상과 같이 하여, 실시예 샘플을 제조했다.
(비교예 샘플)
비교예 샘플로서, 캡층(30)을 형성하지 않는 것 이외는, 상기 실시예와 마찬가지로 하여 비교예 샘플을 제조했다.
(결과)
이하에, 실시예 샘플 및 비교예 샘플에 대해서, 태양 전지 특성을 측정한 결과에 대하여 설명한다.
도 14는, 실시예 샘플 및 비교예 샘플에 대하여 태양 전지 특성을 측정한 결과를 도시하는 특성도이다. 도 14의 종축은 태양 전지의 출력의 상대값이며, 캡층(30)의 두께가 0㎚인 비교예 샘플의 출력을 1로 하여 규격화한 값이다. 또한, 횡축은 캡층(30)의 두께(nm)이다.
도 14에 도시한 바와 같이, 캡층(30)을 형성함으로써, 태양 전지 특성이 향상되는 것을 알았다. 이것은, 캡층(30)을 형성함으로써, 기판(10)과 n형 비정질 반도체층(13a) 사이에, 원하지 않는 도핑 불순물이 포함되는 것을 억제할 수 있을 것으로 사료된다.
또한, 캡층(30)의 두께는 조금이라도 있으면, 비교예 샘플에 비하여 출력이 향상되는 것을 알았다. 따라서, 캡층(30)의 두께는 수nm 이상이면 된다.
또한, 캡층(30)의 두께를 5㎚ 이하로 함으로써, 비교예 샘플에 비하여 출력이 향상되는 것을 알았다. 또한, 캡층(30)의 두께가 5㎚보다 커지면, 비교예 샘플에 비하여 출력이 저하되고 있다. 이렇게 출력이 저하되는 이유는, 캡층(30)의 두께를 크게 함으로써, p측 전극(20a)과 p형 비정질 실리콘층(12) 사이의 저항이 증가했기 때문으로 사료된다.
따라서, 캡층의 두께는 수nm 이상 5㎚ 이하의 범위가 바람직하고, 보다 바람직하게는 0.5nm 이상 4㎚ 이하의 범위이며, 더욱 바람직하게는 1.5nm 이상 3.5nm 이하의 범위이다.

Claims (20)

  1. 수광면 및 이면을 갖는 반도체 기판(10)과,
    상기 반도체 기판의 이면 상의 소정 영역에 형성된 제1 도전형의 제1 반도체층(12a)과,
    상기 반도체 기판의 이면 상으로부터 상기 제1 반도체층의 표면 상에 걸쳐 형성된 제2 도전형의 제2 반도체층(13a)과,
    상기 제1 반도체층과 상기 제2 반도체층 사이에 형성되고, 상기 제1 도전형의 불순물을 실질적으로 포함하지 않는 반도체 또는 절연체로 이루어지는 캡층(30, 31, 32)을 구비하는, 태양 전지(100, 150, 200, 250).
  2. 제1항에 있어서, 상기 캡층은, 상기 제1 반도체층의 적어도 상면과 상기 제2 반도체층 사이에 형성되어 있는, 태양 전지.
  3. 제2항에 있어서, 상기 캡층은, 상기 제1 반도체층의 상면 및 측면과 상기 제2 반도체층 사이에 형성되어 있는, 태양 전지.
  4. 제1항에 있어서, 상기 캡층은 반도체로 이루어지는, 태양 전지.
  5. 제1항에 있어서, 상기 캡층은 절연체로 이루어지는, 태양 전지.
  6. 제5항에 있어서, 상기 제2 반도체층 및 상기 캡층은 콘택트 홀(50)을 포함하고,
    상기 콘택트 홀을 통하여 제1 반도체층에 접촉하도록 형성된 전극층(20c)을 더 구비하는, 태양 전지.
  7. 제1항에 있어서, 상기 캡층의 두께는, 상기 제1 반도체층 및 상기 제2 반도체층의 두께보다 작은, 태양 전지.
  8. 제1항에 있어서, 상기 반도체 기판과, 상기 제1 반도체층 및 상기 제2 반도체층 사이에 형성된 대략 진성(眞性)의 제3 반도체층(11)을 더 구비하는, 태양 전지.
  9. 제8항에 있어서, 상기 제3 반도체층은, 상기 반도체 기판의 이면 상의 상기 제1 반도체층이 형성되는 상기 소정 영역 및 상기 소정 영역에 인접하는 영역에 형성되어 있고,
    상기 제2 반도체층은, 상기 제3 반도체층의 표면 상으로부터 상기 캡층의 표면 상에 걸쳐 형성되어 있는, 태양 전지.
  10. 제8항에 있어서, 상기 제3 반도체층은, 상기 반도체 기판의 이면 상의 상기 제1 반도체층이 형성되는 상기 소정 영역에 형성되는 제4 반도체층(12b)을 포함하는, 태양 전지.
  11. 제10항에 있어서, 상기 제3 반도체층은, 상기 반도체 기판의 이면 상의 상기 제1 반도체층이 형성되는 상기 소정 영역에 인접하는 영역으로부터 상기 캡층의 표면 상에 걸쳐 형성되는 제5 반도체층(13b)을 더 포함하는, 태양 전지.
  12. 제8항에 있어서, 상기 제3 반도체층은 비정질 반도체층인, 태양 전지.
  13. 제1항에 있어서, 상기 캡층은, 상기 제1 반도체층과 동일한 반도체 재료로 이루어지는, 태양 전지.
  14. 제1항에 있어서, 상기 캡층은, 상기 제1 도전형의 불순물뿐만 아니라, 상기 제2 도전형의 불순물도 포함하지 않는, 태양 전지.
  15. 제14항에 있어서, 상기 캡층은 진성의 비정질 반도체층인, 태양 전지.
  16. 제1항에 있어서, 상기 반도체 기판은 결정계 반도체 기판인, 태양 전지.
  17. 제16항에 있어서, 상기 반도체 기판은 제2 도전형의 단결정 반도체 기판인, 태양 전지.
  18. 제1항에 있어서, 상기 반도체 기판의 수광면 상에 형성된 광 입사측 구조체(15)를 더 구비하는, 태양 전지.
  19. 제18항에 있어서, 상기 광 입사측 구조체는 적어도 광 반사 방지막(15b)을 포함하는, 태양 전지.
  20. 제19항에 있어서, 상기 광 입사측 구조체는 상기 광 반사 방지막 외에, 패시베이션막(15a)을 더 포함하는, 태양 전지.
KR1020117022863A 2009-03-30 2010-03-25 태양 전지 KR101521326B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009081023 2009-03-30
JPJP-P-2009-081023 2009-03-30
PCT/JP2010/055195 WO2010113750A1 (ja) 2009-03-30 2010-03-25 太陽電池

Publications (2)

Publication Number Publication Date
KR20120003871A KR20120003871A (ko) 2012-01-11
KR101521326B1 true KR101521326B1 (ko) 2015-05-18

Family

ID=42828043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022863A KR101521326B1 (ko) 2009-03-30 2010-03-25 태양 전지

Country Status (9)

Country Link
US (1) US8796539B2 (ko)
EP (1) EP2416373B1 (ko)
JP (1) JP5383792B2 (ko)
KR (1) KR101521326B1 (ko)
CN (1) CN102369601B (ko)
BR (1) BRPI1009416A2 (ko)
MY (1) MY152718A (ko)
SG (1) SG175041A1 (ko)
WO (1) WO2010113750A1 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG175041A1 (en) * 2009-03-30 2011-11-28 Sanyo Electric Co Solar cell
JP5485060B2 (ja) 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
JP5334926B2 (ja) * 2010-08-02 2013-11-06 三洋電機株式会社 太陽電池の製造方法
JP5388970B2 (ja) * 2010-08-24 2014-01-15 三洋電機株式会社 太陽電池の製造方法
JP5595850B2 (ja) * 2010-09-27 2014-09-24 三洋電機株式会社 太陽電池の製造方法
CN103283033B (zh) * 2010-12-29 2015-09-30 三洋电机株式会社 太阳能电池的制造方法和太阳能电池
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
WO2012132613A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換素子の製造方法
WO2012132064A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光起電力素子
WO2012132835A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 太陽電池
WO2012132616A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換素子の製造方法
JP5820989B2 (ja) * 2011-03-25 2015-11-24 パナソニックＩｐマネジメント株式会社 光電変換素子の製造方法
WO2012132654A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
JP5884030B2 (ja) * 2011-03-25 2016-03-15 パナソニックＩｐマネジメント株式会社 光電変換装置の製造方法
WO2012132615A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法
JP5842173B2 (ja) 2011-03-28 2016-01-13 パナソニックＩｐマネジメント株式会社 光電変換装置及び光電変換装置の製造方法
WO2012132766A1 (ja) * 2011-03-28 2012-10-04 三洋電機株式会社 光電変換装置及び光電変換装置の製造方法
JPWO2012132758A1 (ja) * 2011-03-28 2014-07-28 三洋電機株式会社 光電変換装置及び光電変換装置の製造方法
WO2012132729A1 (ja) * 2011-03-28 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法
JP2012204764A (ja) * 2011-03-28 2012-10-22 Sanyo Electric Co Ltd 太陽電池及び太陽電池の製造方法
WO2012132834A1 (ja) * 2011-03-28 2012-10-04 三洋電機株式会社 太陽電池及び太陽電池の製造方法
US9012769B2 (en) * 2011-05-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2013030615A (ja) * 2011-07-28 2013-02-07 Sanyo Electric Co Ltd 太陽電池
JP5892584B2 (ja) * 2011-09-26 2016-03-23 デクセリアルズ株式会社 太陽電池モジュール、太陽電池モジュールの製造方法
JP5927027B2 (ja) 2011-10-05 2016-05-25 株式会社半導体エネルギー研究所 光電変換装置
TWI559563B (zh) * 2011-12-21 2016-11-21 太陽電子公司 混合式多晶矽異質接面背接觸電池
FR2985608B1 (fr) * 2012-01-05 2016-11-18 Commissariat Energie Atomique Cellule photovoltaique et procede de realisation
JP2013168605A (ja) * 2012-02-17 2013-08-29 Sharp Corp 太陽電池の製造方法
JP6156748B2 (ja) * 2012-03-08 2017-07-05 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
GB2503515A (en) * 2012-06-29 2014-01-01 Rec Cells Pte Ltd A rear contact heterojunction solar cell
KR20140019099A (ko) * 2012-08-02 2014-02-14 삼성에스디아이 주식회사 광전소자
JP6042679B2 (ja) * 2012-09-26 2016-12-14 シャープ株式会社 光電変換素子および光電変換素子の製造方法
JP6360471B2 (ja) * 2013-03-04 2018-07-18 シャープ株式会社 光電変換素子、光電変換モジュールおよび太陽光発電システム
JP2014183073A (ja) * 2013-03-18 2014-09-29 Sharp Corp 光電変換素子および光電変換素子の製造方法
NL2010496C2 (en) * 2013-03-21 2014-09-24 Stichting Energie Solar cell and method for manufacturing such a solar cell.
JP6223424B2 (ja) * 2013-03-28 2017-11-01 シャープ株式会社 光電変換素子
WO2014157521A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子
CN104112789B (zh) * 2013-04-17 2016-04-27 茂迪股份有限公司 太阳能电池及其制造方法
JP6206843B2 (ja) * 2013-09-09 2017-10-04 パナソニックＩｐマネジメント株式会社 太陽電池
US20160268450A1 (en) * 2013-10-25 2016-09-15 Sharp Kabushiki Kaisha Photoelectric conversion element
JP6404825B2 (ja) * 2013-10-25 2018-10-17 シャープ株式会社 光電変換素子
JP2015109948A (ja) * 2013-10-31 2015-06-18 キヤノン株式会社 被検体情報取得装置
JP2015177175A (ja) * 2014-03-18 2015-10-05 シャープ株式会社 光電変換素子および光電変換素子の製造方法
WO2015189878A1 (ja) * 2014-06-13 2015-12-17 国立大学法人福島大学 太陽電池及びその製造方法
JP5957102B2 (ja) * 2015-01-21 2016-07-27 シャープ株式会社 太陽電池の製造方法
JP6692797B2 (ja) * 2015-03-31 2020-05-13 株式会社カネカ 太陽電池及びその製造方法
US10505055B2 (en) * 2015-08-31 2019-12-10 Sharp Kabushiki Kaisha Photoelectric conversion element
CN108352413B (zh) * 2015-10-25 2021-11-02 索拉昂德有限公司 双面电池制造方法
EP3163632A1 (en) 2015-11-02 2017-05-03 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Photovoltaic device and method for manufacturing the same
EP3223318A1 (en) * 2016-03-23 2017-09-27 Meyer Burger (Germany) AG Hetero junction photovoltaic cell and method of manufacturing same
WO2017203751A1 (ja) * 2016-05-23 2017-11-30 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池パネル
CN110047965A (zh) * 2018-01-16 2019-07-23 福建金石能源有限公司 一种新型的背接触异质结电池及其制作方法
US11016822B1 (en) 2018-04-03 2021-05-25 Xilinx, Inc. Cascade streaming between data processing engines in an array
US10747531B1 (en) 2018-04-03 2020-08-18 Xilinx, Inc. Core for a data processing engine in an integrated circuit
US10990552B1 (en) 2018-04-03 2021-04-27 Xilinx, Inc. Streaming interconnect architecture for data processing engine array
US11061673B1 (en) 2018-04-03 2021-07-13 Xilinx, Inc. Data selection network for a data processing engine in an integrated circuit
US11113223B1 (en) 2018-04-03 2021-09-07 Xilinx, Inc. Dual mode interconnect
US11372803B2 (en) 2018-04-03 2022-06-28 Xilinx, Inc. Data processing engine tile architecture for an integrated circuit
US11379389B1 (en) 2018-04-03 2022-07-05 Xilinx, Inc. Communicating between data processing engines using shared memory
US10635622B2 (en) 2018-04-03 2020-04-28 Xilinx, Inc. System-on-chip interface architecture
US10579559B1 (en) 2018-04-03 2020-03-03 Xilinx, Inc. Stall logic for a data processing engine in an integrated circuit
US10824584B1 (en) 2018-04-03 2020-11-03 Xilinx, Inc. Device with data processing engine array that enables partial reconfiguration
US11567881B1 (en) 2018-04-03 2023-01-31 Xilinx, Inc. Event-based debug, trace, and profile in device with data processing engine array
US10866753B2 (en) 2018-04-03 2020-12-15 Xilinx, Inc. Data processing engine arrangement in a device
US10747690B2 (en) 2018-04-03 2020-08-18 Xilinx, Inc. Device with data processing engine array
KR102244132B1 (ko) * 2019-04-29 2021-04-23 홍익대학교 산학협력단 듀얼포토다이오드의 제조방법, 그에 따른 듀얼포토다이오드, 듀얼포토다이오드를 이용한 파장 및 세기 측정방법
US11188312B2 (en) 2019-05-23 2021-11-30 Xilinx, Inc. Hardware-software design flow with high-level synthesis for heterogeneous and programmable devices
US10891132B2 (en) 2019-05-23 2021-01-12 Xilinx, Inc. Flow convergence during hardware-software design for heterogeneous and programmable devices
US11301295B1 (en) 2019-05-23 2022-04-12 Xilinx, Inc. Implementing an application specified as a data flow graph in an array of data processing engines
US10891414B2 (en) 2019-05-23 2021-01-12 Xilinx, Inc. Hardware-software design flow for heterogeneous and programmable devices
US10977018B1 (en) 2019-12-05 2021-04-13 Xilinx, Inc. Development environment for heterogeneous devices
CN111799348A (zh) * 2020-06-10 2020-10-20 中国科学院微电子研究所 一种异质结背接触太阳能电池及其形成方法
US11443091B1 (en) 2020-07-31 2022-09-13 Xilinx, Inc. Data processing engines with cascade connected cores
US11496418B1 (en) 2020-08-25 2022-11-08 Xilinx, Inc. Packet-based and time-multiplexed network-on-chip
US11288222B1 (en) 2020-09-28 2022-03-29 Xilinx, Inc. Multi-die integrated circuit with data processing engine array
US11336287B1 (en) 2021-03-09 2022-05-17 Xilinx, Inc. Data processing engine array architecture with memory tiles
US11520717B1 (en) 2021-03-09 2022-12-06 Xilinx, Inc. Memory tiles in data processing engine array
CN113964216B (zh) * 2021-09-22 2023-10-27 泰州隆基乐叶光伏科技有限公司 一种背接触电池及其制作方法
CN113921625B (zh) * 2021-09-30 2023-10-27 泰州隆基乐叶光伏科技有限公司 一种背接触电池及其制作方法
US11848670B2 (en) 2022-04-15 2023-12-19 Xilinx, Inc. Multiple partitions in a data processing array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101151A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2005101240A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法
WO2010113750A1 (ja) * 2009-03-30 2010-10-07 三洋電機株式会社 太陽電池

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
DE19581590T1 (de) * 1994-03-25 1997-04-17 Amoco Enron Solar Erhöhung eines Stabilitätsverhaltens von Vorrichtungen auf der Grundlage von amorphem Silizium, die durch Plasmaablagerung unter hochgradiger Wasserstoffverdünnung bei niedrigerer Temperatur hergestellt werden
JP3753605B2 (ja) * 2000-11-01 2006-03-08 シャープ株式会社 太陽電池およびその製造方法
KR101024288B1 (ko) * 2003-07-24 2011-03-29 가부시키가이샤 가네카 실리콘계 박막 태양전지
US7199395B2 (en) * 2003-09-24 2007-04-03 Sanyo Electric Co., Ltd. Photovoltaic cell and method of fabricating the same
DE102005025125B4 (de) * 2005-05-29 2008-05-08 Hahn-Meitner-Institut Berlin Gmbh Verfahren zur Herstellung einer einseitig kontaktierten Solarzelle und einseitig kontaktierte Solarzelle
US20110000532A1 (en) * 2008-01-30 2011-01-06 Kyocera Corporation Solar Cell Device and Method of Manufacturing Solar Cell Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101151A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2005101240A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法
WO2010113750A1 (ja) * 2009-03-30 2010-10-07 三洋電機株式会社 太陽電池

Also Published As

Publication number Publication date
BRPI1009416A2 (pt) 2016-03-01
KR20120003871A (ko) 2012-01-11
EP2416373A4 (en) 2016-11-02
WO2010113750A1 (ja) 2010-10-07
EP2416373B1 (en) 2019-12-25
SG175041A1 (en) 2011-11-28
CN102369601A (zh) 2012-03-07
CN102369601B (zh) 2015-04-29
US8796539B2 (en) 2014-08-05
JPWO2010113750A1 (ja) 2012-10-11
EP2416373A1 (en) 2012-02-08
JP5383792B2 (ja) 2014-01-08
US20120012179A1 (en) 2012-01-19
MY152718A (en) 2014-11-28

Similar Documents

Publication Publication Date Title
KR101521326B1 (ko) 태양 전지
US11094842B2 (en) Heterojunction photovoltaic device and fabrication method
US10050166B2 (en) Silicon heterojunction photovoltaic device with wide band gap emitter
US10763386B2 (en) Heterostructure germanium tandem junction solar cell
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
US6566159B2 (en) Method of manufacturing tandem thin-film solar cell
KR100976010B1 (ko) 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법
US8664034B2 (en) Method of manufacturing solar cell
KR101072472B1 (ko) 광기전력 장치의 제조 방법
KR101985835B1 (ko) 광기전력소자 및 제조 방법
WO2014012111A1 (en) Nanostring mats, multi-junction devices, and methods for making same
JP2001028452A (ja) 光電変換装置
JP7281444B2 (ja) 太陽電池の製造方法
WO2016021267A1 (ja) 光電変換素子
KR101079027B1 (ko) 광기전력 장치의 제조 방법
KR101100109B1 (ko) 광기전력 장치의 제조 방법
Schmich et al. Emitter epitaxy for crystalline silicon thin film solar cells with new contact methods

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 4