WO2012132766A1 - 光電変換装置及び光電変換装置の製造方法 - Google Patents

光電変換装置及び光電変換装置の製造方法 Download PDF

Info

Publication number
WO2012132766A1
WO2012132766A1 PCT/JP2012/055440 JP2012055440W WO2012132766A1 WO 2012132766 A1 WO2012132766 A1 WO 2012132766A1 JP 2012055440 W JP2012055440 W JP 2012055440W WO 2012132766 A1 WO2012132766 A1 WO 2012132766A1
Authority
WO
WIPO (PCT)
Prior art keywords
type amorphous
amorphous layer
layer
photoelectric conversion
passivation layer
Prior art date
Application number
PCT/JP2012/055440
Other languages
English (en)
French (fr)
Inventor
長谷川　勲
利夫 浅海
仁 坂田
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP2013507309A priority Critical patent/JPWO2012132766A1/ja
Publication of WO2012132766A1 publication Critical patent/WO2012132766A1/ja
Priority to US14/036,814 priority patent/US9653626B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a back junction photoelectric conversion device and a method for manufacturing the photoelectric conversion device.
  • Patent Document 1 proposes a back junction type photoelectric conversion device in which a p-type semiconductor region and an n-type semiconductor region are formed on the opposite side (back side) of the light receiving surface of a semiconductor substrate.
  • the back junction type photoelectric conversion device is not provided with an electrode on the light receiving surface side but is provided only on the back surface side, the effective light receiving area can be increased and the power generation efficiency can be increased. Further, since the connection between the photoelectric conversion cells can be performed only on the back surface side, a wide wiring material can be used. Therefore, voltage drop and power loss in the wiring portion can be suppressed.
  • the photoelectric conversion device in the photoelectric conversion device, light absorption in the semiconductor region near the light receiving surface is large, and the region near the light receiving surface becomes the main carrier generating part, so that recombination of carriers in the carrier generating part can be suppressed. It is necessary to increase the photoelectric conversion efficiency.
  • the present invention is a photoelectric conversion device, comprising a substrate made of a semiconductor material, a first passivation layer formed on at least a partial region of the first surface of the substrate, and opposite to the first surface of the substrate.
  • a second passivation layer formed on at least a partial region of the second surface, wherein an electrode is provided on the first surface side, and no electrode is provided on the second surface side.
  • the electrical resistance per unit area of the first passivation layer is smaller than the electrical resistance per unit area of the second passivation layer.
  • the present invention is a method for manufacturing a photoelectric conversion device, the first step of forming a first passivation layer on at least a partial region of the first surface of a substrate made of a semiconductor material, and after the first step A second step of forming a second passivation layer on at least a part of the second surface opposite to the first surface of the semiconductor substrate; and after the second step, only on the second surface side A third step of forming electrodes.
  • the present invention can provide a photoelectric conversion device capable of efficiently collecting carriers generated by photoelectric conversion in a substrate with an electrode provided on the back surface.
  • the present invention provides a method for manufacturing a photoelectric conversion device that can suppress carrier recombination in the vicinity of a light receiving surface and has an improved photoelectric conversion rate.
  • a photoelectric conversion device 100 includes a substrate 10 made of a semiconductor material, an i-type amorphous layer 12i, an n-type amorphous material, as shown in the back side plan view of FIG. 1 and the cross-sectional view of FIG. Material layer 12n, transparent protective layer 14, i-type amorphous layer 16i, n-type amorphous layer 16n, i-type amorphous layer 18i, p-type amorphous layer 18p, insulating layer 20, electrode layer 22 and electrode The unit 24 (24n, 24p) and 26 (26n, 26p) are included.
  • FIG. 2 shows a part of a cross section along the X direction in FIG. Moreover, in FIG. 1, in order to show clearly the area
  • the light incident side of the photoelectric conversion device 100 is referred to as a light receiving surface, and the side opposite to the light receiving surface is referred to as a back surface.
  • the substrate 10 can be a wafer-like substrate made of an n-type or p-type conductive crystalline semiconductor.
  • a semiconductor material such as single crystal silicon, polycrystalline silicon, gallium arsenide (GaAs), or indium phosphide (InP) can be used.
  • the substrate 10 absorbs incident light and generates a carrier pair of electrons and holes by a photoelectric conversion effect.
  • the substrate 10 includes a light receiving surface 10a and a back surface 10b. In the following description, an example in which a wafer-like substrate made of n-type single crystal silicon is used as the substrate 10 will be described.
  • the substrate 10 can be cleaned by using a cleaning method such as RCA cleaning. It is also preferable to form a texture structure on the light receiving surface 10 a of the substrate 10.
  • a texture structure having a pyramidal (111) surface is formed by anisotropically etching the light-receiving surface 10a of the substrate 10 made of single crystal silicon having a (100) surface with a KOH aqueous solution or an NaOH aqueous solution. Can do.
  • a textured structure having irregularities can be formed by isotropic etching of the light receiving surface 10a of the substrate 10 made of polycrystalline silicon or single crystal silicon using etching with an acidic solution or dry etching.
  • the back surface 10b of the substrate 10 is preferably a flat surface, and more preferably at least flatter than the light receiving surface 10a.
  • step S12 the i-type amorphous layer 16i and the n-type amorphous layer 16n are formed on the back surface 10b of the substrate 10.
  • the i-type amorphous layer 16 i constitutes a part of a passivation layer that covers at least a part of the back surface 10 b of the substrate 10.
  • the i-type amorphous layer 16i is a layer made of an intrinsic amorphous semiconductor. Specifically, the i-type amorphous layer 16i is formed from amorphous silicon containing hydrogen. The i-type amorphous layer 16i is formed so that the dopant concentration in the film is lower than that of the n-type amorphous layers 12n and 16n and the p-type amorphous layer 18p. For example, the i-type amorphous layer 16i is preferably formed so that the concentration of the n-type or p-type dopant is 5 ⁇ 10 18 / cm 3 or less.
  • the film thickness of the i-type amorphous layer 16i be as thin as possible so as to suppress light absorption as much as possible, and thick enough that the back surface 10b of the substrate 10 is sufficiently passivated.
  • the thickness is preferably 0.5 nm or more and 25 nm or less.
  • the n-type amorphous layer 16n is a layer made of an amorphous semiconductor containing an n-type conductive dopant. Specifically, the n-type amorphous layer 16n is formed from amorphous silicon containing hydrogen. The n-type amorphous layer 16n has a higher dopant concentration in the film than the i-type amorphous layer 16i. For example, the n-type amorphous layer 16n preferably has an n-type dopant concentration of 1 ⁇ 10 21 / cm 3 or more.
  • the film thickness of the n-type amorphous layer 16n is preferably made thin so that light absorption can be suppressed as much as possible, while it is made thick so that the open circuit voltage of the photoelectric conversion device 100 becomes sufficiently high.
  • the thickness is preferably 2 nm or more and 50 nm or less.
  • the i-type amorphous layer 16i and the n-type amorphous layer 16n can be formed by a CVD method such as plasma enhanced chemical vapor deposition (PECVD).
  • PECVD plasma enhanced chemical vapor deposition
  • the i-type amorphous layer 16 i includes a silicon-containing gas such as silane (SiH 4 ), and does not include p-type and n-type doping gases.
  • a silicon-containing gas such as silane (SiH 4 )
  • the substrate 10 is fixed to the substrate holder 30 and installed on the ground electrode 32.
  • the ground electrode 32 is disposed so as to face the high-frequency electrode 34.
  • a high frequency power source 36 is connected to the high frequency electrode 34, and the ground electrode 32 is grounded.
  • a source gas plasma 38 is generated by supplying high-frequency power from a high-frequency power source 36 to the high-frequency electrode 34 while supplying a source gas containing a silicon-containing gas such as silane (SiH 4 ).
  • a source gas containing a silicon-containing gas such as silane (SiH 4 ).
  • a raw material is supplied from the plasma 38 to the surface of the substrate 10 to form a silicon thin film.
  • the n-type amorphous layer 16n is formed by adding an n-type doping gas such as phosphine (PH 3 ) to a source gas containing a silicon-containing gas such as silane (SiH 4 ), and applying high-frequency power to an electrode such as a parallel plate electrode. It can be formed by applying it to plasma and supplying it to the film-forming surface of the heated substrate 10. At this time, by using a source gas obtained by diluting a silicon-containing gas with hydrogen (H 2 ), the film quality of the i-type amorphous layer 16i and the n-type amorphous layer 16n formed is changed according to the dilution rate. Can be made.
  • an n-type doping gas such as phosphine (PH 3 )
  • a source gas containing a silicon-containing gas such as silane (SiH 4 )
  • an electrode such as a parallel plate electrode. It can be formed by applying it to plasma and supplying it to the film-forming surface of the
  • the amorphous layer includes a microcrystalline semiconductor.
  • a microcrystalline semiconductor is a film in which crystal grains are precipitated in an amorphous semiconductor.
  • the average grain size of the crystal grains is not limited to this, but is estimated to be about 1 nm to 80 nm.
  • an i-type amorphous layer 12i and an n-type amorphous layer 12n are formed on the light receiving surface 10a of the substrate 10.
  • the i-type amorphous layer 12 i constitutes a passivation layer that covers at least a part of the light receiving surface 10 a of the substrate 10.
  • the i-type amorphous semiconductor layer 12 i covers at least the power generation region of the substrate 10.
  • the i-type amorphous layer 12i is a layer made of an intrinsic amorphous semiconductor. Specifically, the i-type amorphous layer 12i is formed from amorphous silicon containing hydrogen. The i-type amorphous layer 12i is formed so that the dopant concentration in the film is lower than that of the n-type amorphous layers 12n and 16n and the p-type amorphous layer 18p. For example, the i-type amorphous layer 12i is preferably formed so that the concentration of the n-type or p-type dopant is 5 ⁇ 10 18 / cm 3 or less.
  • the i-type amorphous layer 12i be thin enough to suppress light absorption as much as possible, and thick enough that the light-receiving surface 10a of the substrate 10 is sufficiently passivated.
  • the thickness is preferably 1 nm or more and 50 nm or less.
  • the n-type amorphous layer 12n is a layer made of an amorphous semiconductor containing an n-type conductive dopant. Specifically, the n-type amorphous layer 12n is formed from amorphous silicon containing hydrogen. The n-type amorphous layer 12n has a higher dopant concentration in the film than the i-type amorphous layer 12i. For example, the n-type amorphous layer 12n preferably has an n-type dopant concentration of 1 ⁇ 10 21 / cm 3 or more.
  • the thickness of the n-type amorphous layer 12n is made thin so that light absorption can be suppressed as much as possible, while minority carriers generated near the light receiving surface of the photoelectric conversion device 100 can be pushed back toward the electrode layer 22. It is preferable to increase the thickness.
  • the thickness is preferably 2 nm or more and 50 nm or less.
  • the i-type amorphous layer 12i and the n-type amorphous layer 12n can be formed by a CVD method such as plasma enhanced chemical vapor deposition (PECVD). Specifically, similarly to the i-type amorphous layer 16i and the n-type amorphous layer 16n, the i-type amorphous layer 12i uses a non-doped source gas containing a silicon-containing gas such as silane (SiH 4 ). Further, it can be formed by applying high-frequency power to an electrode such as a parallel plate electrode to form a plasma and supplying it to the film-forming surface of the heated substrate 10.
  • PECVD plasma enhanced chemical vapor deposition
  • the n-type amorphous layer 12n is formed by adding an n-type doping gas such as phosphine (PH 3 ) to a source gas containing a silicon-containing gas such as silane (SiH 4 ), and applying high-frequency power to an electrode such as a parallel plate electrode. It can be formed by applying it to plasma and supplying it to the film-forming surface of the heated substrate 10. At this time, by using a source gas obtained by diluting a silicon-containing gas with hydrogen (H 2 ), the film quality of the i-type amorphous layer 12i and the n-type amorphous layer 12n formed is changed according to the dilution rate. Can be made.
  • an n-type doping gas such as phosphine (PH 3 )
  • a source gas containing a silicon-containing gas such as silane (SiH 4 )
  • an electrode such as a parallel plate electrode. It can be formed by applying it to plasma and supplying it to the film-forming surface of the
  • the transparent protective layer 14 is formed on the n-type amorphous layer 12n.
  • the transparent protective layer 14 has a function as an antireflection film and a function as a protective film on the light receiving surface of the photoelectric conversion device 100.
  • the transparent protective layer 14 may be conductive or insulating.
  • the transparent protective layer 14 can be, for example, a transparent insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, or a transparent conductive material such as tin oxide or indium oxide.
  • the film thickness of the transparent protective layer 14 is preferably set as appropriate according to the refractive index and the like of the material so as to have the antireflection characteristics to be imparted.
  • the thickness of the transparent protective layer 14 is preferably 80 nm or more and 1 ⁇ m or less, for example.
  • the transparent protective layer 14 is formed using a method such as a PVD method such as sputtering using a target containing a raw material to be applied, or a chemical vapor deposition method (CVD) using a gas containing a raw material element to be applied. Can do.
  • a PVD method such as sputtering using a target containing a raw material to be applied
  • CVD chemical vapor deposition method
  • the transparent protective layer 14 is preferably made of a material and composition that are not etched in the following steps. If the etching is performed in the following process, the transparent protective layer 14 may be formed again on the n-type amorphous layer 12n.
  • the insulating layer 20 is formed on the n-type amorphous layer 16n.
  • the insulating layer 20 is provided to maintain electrical insulation between the i-type amorphous layer 16i and the n-type amorphous layer 16n and the i-type amorphous layer 18i and the p-type amorphous layer 18p. It is done.
  • the insulating layer 20 may be transparent or non-transparent.
  • the insulating layer 20 can be made of an insulating material such as silicon oxide, silicon nitride, or silicon oxynitride.
  • the insulating layer 20 is particularly preferably made of silicon nitride.
  • the insulating layer 20 preferably contains hydrogen.
  • the film thickness of the insulating layer 20 is preferably 80 nm or more and 1 ⁇ m or less, for example.
  • the insulating layer 20 may be formed using a PVD method such as a sputtering method using a target containing a source material to be applied, or a chemical vapor deposition method (CVD) using a gas containing an element of the source material to be applied. it can.
  • PVD method such as a sputtering method using a target containing a source material to be applied, or a chemical vapor deposition method (CVD) using a gas containing an element of the source material to be applied. it can.
  • the insulating layer 20 is etched. Specifically, the insulating layer 20 is etched so as to remove a portion on a region where the i-type amorphous layer 18i and the p-type amorphous layer 18p are formed. For example, a resist R1 is applied on a region where the insulating layer 20 is to be left by a method such as a screen printing method or an ink jet method so that a region where the insulating layer 20 is removed is exposed, and an insulating layer in a region where the resist R1 is not applied. 20 is etched. Etching can be performed, for example, by wet etching using an etchant.
  • the insulating layer 20 is made of silicon oxide, silicon nitride, or silicon oxynitride, for example, a hydrofluoric acid aqueous solution (HF aqueous solution) can be used as an etching solution. Thereafter, the resist R1 is removed.
  • a hydrofluoric acid aqueous solution HF aqueous solution
  • step S22 the i-type amorphous layer 16i and the n-type amorphous layer 16n are etched. Specifically, portions of the i-type amorphous layer 16i and the n-type amorphous layer 16n on the region where the i-type amorphous layer 18i and the p-type amorphous layer 18p are formed are removed. Etching is performed.
  • the i-type amorphous layer 16i and the n-type amorphous layer 16n exposed from the insulating layer 20 are etched. Etching can be performed, for example, by wet etching using an etchant.
  • an aqueous solution containing sodium hydroxide (NaOH) can be used as the etching solution. Thereby, the area
  • step S24 the i-type amorphous layer 18i and the p-type amorphous layer 18p are formed on the back surface 10b side of the substrate 10.
  • the i-type amorphous layer 18 i constitutes at least part of a passivation layer that covers at least part of the back surface 10 b of the substrate 10.
  • the i-type amorphous layer 18i is a layer made of an intrinsic amorphous semiconductor. Specifically, the i-type amorphous layer 18i is formed from amorphous silicon containing hydrogen. The i-type amorphous layer 18i is formed so that the dopant concentration in the film is lower than that of the n-type amorphous layers 12n and 16n and the p-type amorphous layer 18p. For example, the i-type amorphous layer 18i is preferably formed so that the concentration of the n-type or p-type dopant is 5 ⁇ 10 18 / cm 3 or less.
  • the thickness of the i-type amorphous layer 18i be as thin as possible so as to suppress light absorption as much as possible, and thick enough that the back surface 10b of the substrate 10 is sufficiently passivated.
  • the thickness is preferably 0.5 nm or more and 25 nm or less.
  • the i-type amorphous layer 16i and the i-type amorphous layer 18i is preferably thinner than the i-type amorphous layer 12i.
  • the film thicknesses of the i-type amorphous layer 12i, the i-type amorphous layer 16i, and the i-type amorphous layer 18i are, for example, the film formation time during film formation, the substrate temperature during film formation, and silicon in the source gas. It can be changed by adjusting the energy supplied for the source gas decomposition such as the concentration of the contained gas, the hydrogen dilution rate, and the high frequency power supplied to the plasma.
  • the film forming time during film formation is lengthened, the concentration of the silicon-containing gas in the raw material gas is increased, the hydrogen dilution rate in the raw material gas is decreased, and the raw material
  • the film thickness of the i-type amorphous layer 12i, the i-type amorphous layer 16i, and the i-type amorphous layer 18i tends to increase by increasing the energy supplied for gas decomposition.
  • the film thicknesses of the i-type amorphous layer 12i, the i-type amorphous layer 16i, and the i-type amorphous layer 18i are the same as those measured by transmission electron microscope observation (TEM) and secondary ion mass spectrometry (SIMS). And can be requested. When there is a distribution in film thickness, the average film thickness may be compared.
  • the hydrogen contents in the i-type amorphous layer 16i and the i-type amorphous layer 18i is lower than the hydrogen content in the i-type amorphous layer 12i.
  • the hydrogen content of the i-type amorphous layer 12i, the i-type amorphous layer 16i, and the i-type amorphous layer 18i is, for example, the concentration of the silicon-containing gas in the source gas, the hydrogen dilution rate, and the substrate during film formation. It can be changed by adjusting the temperature and the energy supplied for the decomposition of the raw material gas such as high-frequency power supplied to the plasma.
  • the substrate temperature during film formation is increased, the concentration of the silicon-containing gas in the source gas is increased, the hydrogen dilution rate in the source gas is decreased, and the source material
  • the hydrogen content of the i-type amorphous layer 12i, the i-type amorphous layer 16i, and the i-type amorphous layer 18i tends to decrease by increasing the energy supplied for gas decomposition.
  • the hydrogen content of the i-type amorphous layer 12i, the i-type amorphous layer 16i, and the i-type amorphous layer 18i can be measured using an elastic recoil detection method (ERDA). If there is a distribution of hydrogen content in the membrane, a comparison may be made with a spatial average value.
  • ERDA elastic recoil detection method
  • the p-type amorphous layer 18p is a layer made of an amorphous semiconductor containing a p-type conductive dopant. Specifically, the p-type amorphous layer 18p is formed from amorphous silicon containing hydrogen. The p-type amorphous layer 18p has a higher dopant concentration in the film than the i-type amorphous layer 18i. For example, the p-type amorphous layer 18p preferably has a p-type dopant concentration of 1 ⁇ 10 21 / cm 3 or more.
  • the thickness of the p-type amorphous layer 18p be as thin as possible so that light absorption can be suppressed as much as possible, while increasing the thickness so that the open circuit voltage of the photoelectric conversion device 100 becomes sufficiently high.
  • the thickness is preferably 2 nm or more and 50 nm or less.
  • the i-type amorphous layer 18i and the p-type amorphous layer 18p can be formed by a CVD method such as plasma enhanced chemical vapor deposition (PECVD).
  • PECVD plasma enhanced chemical vapor deposition
  • the i-type amorphous layer 18i includes a silicon-containing gas such as silane (SiH 4 ), an undoped source gas that does not include p-type and n-type doping gases, and an electrode such as a parallel plate electrode. It can be formed by applying high-frequency power to plasma to supply it to the heated film-forming surface of the substrate 10.
  • the p-type amorphous layer 18p is obtained by adding a p-type doping gas such as diborane (B 2 H 6 ) to a source gas containing a silicon-containing gas such as silane (SiH 4 ), and applying high frequency to electrodes such as parallel plate electrodes. It can be formed by applying power to plasma and supplying it to the film-forming surface of the heated substrate 10. At this time, by using a source gas obtained by diluting a silicon-containing gas with hydrogen (H 2 ), the film quality of the i-type amorphous layer 18i and the p-type amorphous layer 18p formed is changed according to the dilution rate. Can be made.
  • a p-type doping gas such as diborane (B 2 H 6 )
  • a source gas containing a silicon-containing gas such as silane (SiH 4 )
  • electrodes such as parallel plate electrodes. It can be formed by applying power to plasma and supplying it to the film-forming surface of the
  • step S26 the i-type amorphous layer 18i and the p-type amorphous layer 18p covering the insulating layer 20 are partially removed.
  • a resist R2 is applied to a region where the i-type amorphous layer 18i and the p-type amorphous layer 18p are left by a screen printing method or an ink-jet method, and the i-type amorphous layer 18i and the p-type amorphous material are applied.
  • the region from which the material layer 18p is removed is exposed, and the i-type amorphous layer 18i and the p-type amorphous layer 18p are etched using the resist R2 as a mask.
  • Etching can be performed, for example, by wet etching using an etchant.
  • An alkaline etchant can be used as the etchant.
  • an aqueous solution containing sodium hydroxide (NaOH) can be used. Thereafter, the resist R2 is removed.
  • a paste-like etching paste or an etching ink whose viscosity is adjusted is applied to the region where the i-type amorphous layer 18i and the p-type amorphous layer 18p are removed, and the i-type amorphous layers 18i and p
  • the type amorphous layer 18p may be etched.
  • the etching paste or the etching ink can be applied to a predetermined pattern by a screen printing method or an ink jet method.
  • step S28 the insulating layer 20 is etched. Specifically, using the i-type amorphous layer 18i and the p-type amorphous layer 18p partially removed in step S26 as a mask, the exposed portion of the insulating layer 20 is removed by etching using an etchant.
  • an etching agent whose etching rate for the insulating layer 20 is larger than that for the p-type amorphous layer 18p is used.
  • a hydrofluoric acid aqueous solution (HF) or the like can be used as the etchant.
  • the electrode layer 22 is formed on the n-type amorphous layer 16n and the p-type amorphous layer 18p.
  • the electrode layer 22 serves as a seed layer for forming the electrode part 24.
  • the electrode layer 22 preferably has a laminated structure of a transparent conductive layer 22a and a conductive layer 22b containing a metal.
  • the transparent conductive layer 22a can be formed of a light-transmitting conductive oxide such as indium oxide, tin oxide, titanium oxide, or zinc oxide.
  • the conductive layer 22b can be a metal such as copper (Cu) or an alloy.
  • the transparent conductive layer 22a and the conductive layer 22b can be formed by a thin film forming method such as a CVD method of plasma enhanced chemical vapor deposition (PECVD), a sputtering method, or a PVD method such as a vapor deposition method.
  • PECVD plasma enhanced chemical vapor deposition
  • PVD PVD method
  • step S32 the electrode layer 22 is divided. A part of the region formed on the insulating layer 20 is removed from the region where the electrode layer 22 is formed, and the electrode layer 22 electrically connected to the n-type amorphous layer 16n and the p-type amorphous material are removed. It divides
  • the division of the electrode layer 22 can be performed by a patterning technique using the resist R3. For patterning, etching using ferric chloride (Fe 2 O 3 ) and hydrochloric acid (HCl) can be applied. After the electrode layer 22 is divided, the resist R3 is removed.
  • the electrode part 24 is formed on the region where the electrode layer 22 is left.
  • the electrode part 24 can be formed by forming a metal layer by an electrolytic plating method.
  • the electrode part 24 can be formed, for example, by sequentially laminating an electrode part 24a made of copper (Cu) and an electrode part 24b made of tin (Sn).
  • the electrode part 24 is not limited to this, It is good also as other metals, such as gold
  • the electrode portion 24 is selectively formed only on the region where the electrode layer 22 is left.
  • the electrode portion 24 n electrically connected to the n-type amorphous layer and the electrode portion 24 p electrically connected to the p-type amorphous layer are formed. It is formed.
  • the electrode part 24n and the electrode part 24p serve as finger electrode parts.
  • the photoelectric conversion device 100 is configured such that electrode portions 24n and electrode portions 24p serving as finger electrodes extend in the y direction and are combined in a comb shape.
  • the electrode part 26n which connects the some electrode part 24n, and the electrode part 26p which connects the some electrode part 24p are provided. These electrode portions 26n and 26p serve as bus bar electrode portions.
  • the photoelectric conversion device 100 in this embodiment can be formed.
  • the i-type amorphous layer 16i on the back surface is formed earlier than the i-type amorphous layer 12i on the light receiving surface.
  • the surface opposite to the film formation surface is in contact with the substrate holder 30 or the like during film formation, and impurities or the like are attached, or heating during film formation is performed. As a result, an oxide film may be formed and contaminated.
  • the i-type amorphous layer 16i and the i-type amorphous layer 18i to be formed later are formed by forming the i-type amorphous layer 16i before the i-type amorphous layer 12i.
  • the interface with the substrate 10 is prevented from being contaminated when the i-type amorphous layer 12i is formed, and the contact resistance between the semiconductor substrate 10 and the i-type amorphous layer 16i and the i-type amorphous layer 18i is reduced. be able to.
  • the i-type amorphous layer 16i and the i-type amorphous layer 18i are made thinner than the i-type amorphous layer 12i, thereby making the i-type amorphous layer 16i and the i-type amorphous layer 18i.
  • the electric resistance per unit area can be made smaller than that of the i-type amorphous layer 12i. Thereby, the resistance in the film thickness direction of the i-type amorphous layer 16i and the i-type amorphous layer 18i can be reduced.
  • the hydrogen content in the i-type amorphous layer 16i and the i-type amorphous layer 18i is more than the i-type amorphous layer 12i.
  • the electrical resistance per unit area of the i-type amorphous layer 16i and the i-type amorphous layer 18i can be made smaller than that of the i-type amorphous layer 12i. Thereby, the resistance in the film thickness direction of the i-type amorphous layer 16i and the i-type amorphous layer 18i can be reduced.
  • the i-type amorphous layer 16i and the i-type amorphous layer 18i on the back side serve as a carrier path, and the i-type amorphous layer 12i does not serve as a carrier path.
  • Carrier collection efficiency can be increased by reducing the resistance in the film thickness direction of the type amorphous layer 16i and the i type amorphous layer 18i.
  • the power generation efficiency of the photoelectric conversion device can be increased.
  • the i-type amorphous layer 16i and the n-type amorphous layer 16n are formed before the i-type amorphous layer 12i and the n-type amorphous layer 12n, but are formed in the reverse order. May be. That is, as shown in FIG. 9, the i-type amorphous layer 12i and the n-type amorphous layer 12n are formed in step S12, and the i-type amorphous layer 16i and the n-type amorphous layer 16n are formed in step S14. It may be formed. Note that the configuration and the manufacturing method not particularly described are the same as those in the first embodiment.
  • the i-type amorphous layer 12i is made thin so as to suppress light absorption as much as possible, and thick enough that the light receiving surface 10a of the substrate 10 is sufficiently passivated.
  • the thickness is preferably 0.5 nm or more and 25 nm or less.
  • the film thickness of the n-type amorphous layer 12n is reduced so as to suppress light absorption as much as possible, while minority carriers generated near the light receiving surface of the photoelectric conversion device 100 can be pushed back toward the electrode layer 22. It is preferable to make it thick.
  • the thickness is preferably 1 nm or more and 50 nm or less.
  • the film thickness of the i-type amorphous layer 16i is as thin as possible so as to suppress light absorption as much as possible, and thick enough to sufficiently passivate the back surface 10b of the substrate 10.
  • the thickness is preferably 1 nm or more and 50 nm or less.
  • the thickness of the n-type amorphous layer 16n be as thin as possible so as to suppress light absorption as much as possible, while increasing the thickness so that the open circuit voltage of the photoelectric conversion device 100 is sufficiently high. is there.
  • the thickness is preferably 1 nm or more and 50 nm or less.
  • the film thickness of the i-type amorphous layer 18i is as thin as possible so that light absorption can be suppressed as much as possible, while being thick enough that the back surface 10b of the substrate 10 is sufficiently passivated.
  • the thickness is preferably 1 nm or more and 50 nm or less.
  • the thickness of the p-type amorphous layer 18p be as thin as possible so as to suppress light absorption as much as possible, while increasing the thickness so that the open circuit voltage of the photoelectric conversion device 100 is sufficiently high. is there.
  • the thickness is preferably 1 nm or more and 50 nm or less.
  • the film thickness of the i-type amorphous layer 12i is preferably smaller than the film thickness of the i-type amorphous layer 16i and the i-type amorphous layer 18i.
  • the hydrogen content of the i-type amorphous layer 12i is higher than the hydrogen content in the i-type amorphous layer 16i and the i-type amorphous layer 18i.
  • the photoelectric conversion device 100 in this embodiment can be formed.
  • the i-type amorphous layer 12i on the light receiving surface is formed earlier than the i-type amorphous layer 16i on the back surface.
  • a CVD method such as plasma enhanced chemical vapor deposition
  • the surface opposite to the film forming surface is in contact with the substrate holder 30 or the like during film formation, and impurities or the like are attached, or an oxide film is formed by heating during film formation. May be contaminated.
  • the i-type amorphous layer 12i is formed before the i-type amorphous layer 16i, so that the i-type amorphous layer 16i and the i-type amorphous layer 18i are formed at the time of film formation. It is possible to prevent the interface between the mold amorphous layer 12i and the substrate 10 from being contaminated. The vicinity of the interface between the substrate 10 and the i-type amorphous layer 12i has the largest amount of light absorption. Therefore, it is a region where the amount of generated carriers is the largest, and at the interface between the substrate 10 and the i-type amorphous layer 12i. As a result, the carrier recombination can be suppressed and the photoelectric conversion efficiency can be increased.
  • the film thickness of the i-type amorphous layer 12i thinner than the i-type amorphous layer 16i and the i-type amorphous layer 18i, the light absorption amount in the i-type amorphous layer 12i can be reduced to i-type. It can be made smaller than the amorphous layer 16i and the i-type amorphous layer 18i. As a result, the amount of light reaching the substrate 10 from the light receiving surface 10a becomes larger, and the photoelectric conversion efficiency can be increased.
  • the hydrogen content in the i-type amorphous layer 12i is changed to the i-type amorphous layer 16i and the i-type amorphous layer.
  • the amount of light absorption in the i-type amorphous layer 12i can be made smaller than that in the i-type amorphous layer 16i and the i-type amorphous layer 18i.
  • the amount of light reaching the substrate 10 from the light receiving surface 10a becomes larger, and the photoelectric conversion efficiency can be increased.
  • the polarities of the dopants of the substrate 10, the n-type amorphous layer 12n, the n-type amorphous layer 16n, and the p-type amorphous layer 18p may be appropriately switched.
  • the i-type amorphous layer 12i formed on the light receiving surface 10a of the substrate 10 is preferably formed on the entire surface of the light receiving surface 10a, except for a part of the peripheral portion of the light receiving surface 10a. May be formed.

Abstract

　本発明は、基板（１０）と、基板の裏面の少なくとも一部の領域上に形成されたｉ型非晶質層（１６ｉ、１８ｉ）と、基板（１０）の受光面の少なくとも一部の領域上に形成されたｉ型非晶質層（１２ｉ）と、を備え、裏面には電極（２４ｎ、２４ｐ）が設けられ、受光面には電極が設けられていない光電変換装置（１００）において、裏面側ｉ型非晶質層の単位面積当たりの電気抵抗は、受光面側ｉ型非晶質層の単位面積当たりの電気抵抗より小さいことを特徴とする。

Description

光電変換装置及び光電変換装置の製造方法
　本発明は、裏面接合型の光電変換装置及び光電変換装置の製造方法に関する。
　太陽光発電システム等の発電効率を高めるために様々なタイプの光電変換装置が考え出されている。特許文献１には、半導体基板の受光面の反対側（裏面側）にｐ型半導体領域及びｎ型半導体領域が形成された裏面接合型の光電変換装置が提案されている。
　裏面接合型の光電変換装置は、受光面側には電極を設けず、裏面側のみに電極が設けられるので、有効受光面積を増加させることができ、発電効率を高めることができる。また、光電変換セル間の接続を裏面側のみで行えるので、幅広の配線材を用いることができる。したがって、配線部分における電圧降下や電力損失を抑制することができる。
特開２００９－２００２６７号公報
　ところで、裏面接合型の光電変換装置では、半導体基板内で光電変換によって生じたキャリアを裏面に設けられた電極で効率的に収集する必要がある。
　また、光電変換装置では、受光面近傍の半導体領域での光吸収が多く、受光面近傍の領域が主要なキャリア発生部となるため、そのキャリア発生部でのキャリアの再結合を抑制することが光電変換効率を高めるために必要である。
　本発明は、光電変換装置であって、半導体材料からなる基板と、前記基板の第１表面の少なくとも一部の領域上に形成された第１パッシベーション層と、前記基板の前記第１表面と反対の第２表面の少なくとも一部の領域上に形成された第２パッシベーション層と、を備え、前記第１表面側には電極が設けられ、前記第２表面側には電極が設けられておらず、前記第１パッシベーション層の単位面積当たりの電気抵抗は、前記第２パッシベーション層の単位面積当たりの電気抵抗より小さい。
　本発明は、光電変換装置の製造方法であって、半導体材料からなる基板の第１表面の少なくとも一部の領域上に第１パッシベーション層を形成する第１の工程と、前記第１の工程後、前記半導体基板の前記第１表面と反対の第２表面の少なくとも一部の領域上に第２パッシベーション層を形成する第２の工程と、前記第２の工程後、前記第２表面側のみに電極を形成する第３の工程と、を備える。
　本発明は、基板内で光電変換によって生じたキャリアを裏面に設けられた電極で効率的に収集することができる光電変換装置を提供することができる。
　また、本発明は、受光面近傍でのキャリアの再結合を抑制することを可能とし、改善された光電変換率を有する光電変換装置の製造方法を提供する。
本発明に係る実施の形態における光電変換装置の裏面側平面図である。 本発明に係る実施の形態における光電変換装置の断面図である。 第１の実施の形態における光電変換装置の製造工程を示す断面図である。 第１の実施の形態における光電変換装置の製造工程を示す断面図である。 第１の実施の形態における光電変換装置の製造工程を示す断面図である。 第１の実施の形態における光電変換装置の製造工程を示す断面図である。 第１の実施の形態における光電変換装置の製造工程を示す断面図である。 第１の実施の形態におけるプラズマ化学気相成長法を説明する模式図である。 第１の実施の形態における光電変換装置の製造工程を示す断面図である。
＜第１の実施の形態＞
　本発明の実施の形態における光電変換装置１００は、図１の裏面側平面図及び図２の断面図に示すように、半導体材料からなる基板１０、ｉ型非晶質層１２ｉ、ｎ型非晶質層１２ｎ、透明保護層１４、ｉ型非晶質層１６ｉ、ｎ型非晶質層１６ｎ、ｉ型非晶質層１８ｉ、ｐ型非晶質層１８ｐ、絶縁層２０、電極層２２及び電極部２４（２４ｎ，２４ｐ），２６（２６ｎ，２６ｐ）を含んで構成される。
　なお、図２は、図１のＸ方向に沿った断面の一部を示したものである。また、図１では、電極部２４（２４ｎ，２４ｐ），２６（２６ｎ，２６ｐ）の領域を明確に示すために、それぞれ異なる角度のハッチングを施している。
　また、本実施の形態における各図は模式的に記載したものであり、実際の寸法、寸法の比率等は現実のものと異なる。また、各図相互間の寸法の比率等が異なる場合もある。また、以下の説明では、光電変換装置１００の光が入射される側を受光面と示し、受光面と反対側を裏面と示す。
　以下、図３～図７を参照しつつ、光電変換装置１００の製造工程と共に光電変換装置１００の構造についても説明する。
　ステップＳ１０では、半導体材料からなる基板１０の表面及び裏面の洗浄を行う。基板１０は、ｎ型又はｐ型の導電型の結晶性半導体からなるウエハ状の基板とすることができる。基板１０は、例えば、単結晶シリコン、多結晶シリコン、砒化ガリウム（ＧａＡｓ）、インジウム燐（ＩｎＰ）等の半導体材料を適用することができる。基板１０は、入射された光を吸収することで、光電変換効果により電子及び正孔のキャリア対を発生させる。基板１０は、受光面１０ａと裏面１０ｂとを備える。以下の説明では、基板１０としてｎ型の単結晶シリコンからなるウエハ状の基板を用いた例を説明する。
　基板１０の洗浄は、ＲＣＡ洗浄等の洗浄方法を用いて行うことができる。また、基板１０の受光面１０ａにテクスチャ構造を形成することも好適である。この場合、（１００）面を有する単結晶シリコンからなる基板１０の受光面１０ａをＫＯＨ水溶液やＮａＯＨ水溶液で異方性エッチングすることによって、ピラミッド状の（１１１）面を有するテクスチャ構造を形成することができる。また、多結晶シリコンや単結晶シリコンからなる基板１０の受光面１０ａを酸性溶液によるエッチングやドライエッチングを用いて等方性エッチングすることによって、凹凸を有するテクスチャ構造を形成することができる。また、基板１０の裏面１０ｂは平坦面とすることが好ましく、少なくとも受光面１０ａよりも平坦にすることが好適である。
　ステップＳ１２では、基板１０の裏面１０ｂ上にｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎを形成する。なお、ｉ型非晶質層１６ｉは、基板１０の裏面１０ｂの少なくとも一部を覆うパッシベーション層の一部を構成する。
　ｉ型非晶質層１６ｉは、真性な非晶質半導体からなる層である。具体的には、ｉ型非晶質層１６ｉは、水素を含有するアモルファスシリコンから形成される。ｉ型非晶質層１６ｉは、ｎ型非晶質層１２ｎ，１６ｎ及びｐ型非晶質層１８ｐよりも膜中のドーパント濃度が低くなるように形成される。例えば、ｉ型非晶質層１６ｉは、ｎ型又はｐ型のドーパントの濃度が５×１０18／ｃｍ3以下となるように形成することが好適である。
　ｉ型非晶質層１６ｉの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で基板１０の裏面１０ｂが十分にパッシベーションされる程度に厚くすることが好適である。例えば、０．５ｎｍ以上２５ｎｍ以下とすることが好適である。
　ｎ型非晶質層１６ｎは、ｎ型の導電型のドーパントを含む非晶質半導体からなる層である。具体的には、ｎ型非晶質層１６ｎは、水素を含有するアモルファスシリコンから形成される。ｎ型非晶質層１６ｎは、ｉ型非晶質層１６ｉよりも膜中のドーパント濃度が高くされる。例えば、ｎ型非晶質層１６ｎは、ｎ型のドーパントの濃度を１×１０21／ｃｍ3以上とすることが好適である。ｎ型非晶質層１６ｎの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で光電変換装置１００の開放電圧が十分に高くなるような程度に厚くすることが好適である。例えば、２ｎｍ以上５０ｎｍ以下とすることが好適である。
　ｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎは、プラズマ化学気相成長法（ＰＥＣＶＤ）等のＣＶＤ法によって形成することができる。
　具体的には、図８に示すように、ｉ型非晶質層１６ｉは、シラン（ＳｉＨ4）等のケイ素含有ガスを含み、ｐ型及びｎ型のドーピングガスを含まない、ノンドープの原料ガスを、平行平板電極の一方の電極に高周波電力を印加してプラズマ化して、加熱された基板１０の製膜面に供給することによって形成することができる。基板１０は、基板ホルダ３０に固定され、接地電極３２に設置される。接地電極３２は、高周波電極３４と対向するように配置される。高周波電極３４には高周波電源３６が接続され、接地電極３２は接地される。このような状態において、シラン（ＳｉＨ4）等のケイ素含有ガスを含む原料ガスを供給しつつ、高周波電極３４へ高周波電源３６から高周波電力を供給することによって原料ガスのプラズマ３８が生成される。このプラズマ３８から基板１０の表面に原料が供給されてシリコン薄膜が形成される。
　ｎ型非晶質層１６ｎは、シラン（ＳｉＨ4）等のケイ素含有ガスを含む原料ガスにフォスフィン（ＰＨ3）等のｎ型のドーピングガスを添加し、平行平板電極等の電極に高周波電力を印加してプラズマ化して、加熱された基板１０の製膜面に供給することによって形成することができる。このとき、ケイ素含有ガスを水素（Ｈ2）によって希釈した原料ガスを用いることで、その希釈率に応じて形成されるｉ型非晶質層１６ｉやｎ型非晶質層１６ｎの膜質を変化させることができる。
　なお、本実施の形態において非晶質層は、微結晶半導体を含む。微結晶半導体は、非晶質半導体中に結晶粒が析出している膜である。結晶粒の平均粒径は、これに限定されるものではないが、１ｎｍ以上８０ｎｍ以下程度であると推定されている。
　ステップＳ１４では、基板１０の受光面１０ａ上にｉ型非晶質層１２ｉ及びｎ型非晶質層１２ｎを形成する。ｉ型非晶質層１２ｉは、基板１０の受光面１０ａの少なくとも一部を覆うパッシベーション層を構成する。ｉ型非晶質半導体層１２ｉは少なくとも基板１０の発電領域を覆う。
　ｉ型非晶質層１２ｉは、真性な非晶質半導体からなる層である。具体的には、ｉ型非晶質層１２ｉは、水素を含有するアモルファスシリコンから形成される。ｉ型非晶質層１２ｉは、ｎ型非晶質層１２ｎ，１６ｎ及びｐ型非晶質層１８ｐよりも膜中のドーパント濃度が低くなるように形成される。例えば、ｉ型非晶質層１２ｉは、ｎ型又はｐ型のドーパントの濃度が５×１０18／ｃｍ3以下となるように形成することが好適である。
　ｉ型非晶質層１２ｉは、光の吸収をできるだけ抑えられるように薄くし、一方で基板１０の受光面１０ａが十分にパッシベーションされる程度に厚くすることが好適である。例えば、１ｎｍ以上５０ｎｍ以下とすることが好適である。
　ｎ型非晶質層１２ｎは、ｎ型の導電型のドーパントを含む非晶質半導体からなる層である。具体的には、ｎ型非晶質層１２ｎは、水素を含有するアモルファスシリコンから形成される。ｎ型非晶質層１２ｎは、ｉ型非晶質層１２ｉよりも膜中のドーパント濃度が高くされる。例えば、ｎ型非晶質層１２ｎは、ｎ型のドーパントの濃度を１×１０21／ｃｍ3以上とすることが好適である。ｎ型非晶質層１２ｎの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で光電変換装置１００の受光面付近で発生した少数キャリアを電極層２２の方向に押し戻せる程度に厚くすることが好適である。例えば、２ｎｍ以上５０ｎｍ以下とすることが好適である。
　ｉ型非晶質層１２ｉ及びｎ型非晶質層１２ｎは、プラズマ化学気相成長法（ＰＥＣＶＤ）等のＣＶＤ法によって形成することができる。具体的には、ｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎと同様に、ｉ型非晶質層１２ｉは、シラン（ＳｉＨ4）等のケイ素含有ガスを含むノンドープの原料ガスを、平行平板電極等の電極に高周波電力を印加してプラズマ化して、加熱された基板１０の製膜面に供給することによって形成することができる。ｎ型非晶質層１２ｎは、シラン（ＳｉＨ4）等のケイ素含有ガスを含む原料ガスにフォスフィン（ＰＨ3）等のｎ型のドーピングガスを添加し、平行平板電極等の電極に高周波電力を印加してプラズマ化して、加熱された基板１０の製膜面に供給することによって形成することができる。このとき、ケイ素含有ガスを水素（Ｈ2）によって希釈した原料ガスを用いることで、その希釈率に応じて形成されるｉ型非晶質層１２ｉやｎ型非晶質層１２ｎの膜質を変化させることができる。
　ステップＳ１６では、ｎ型非晶質層１２ｎ上に透明保護層１４が形成される。透明保護層１４は、反射防止膜としての機能と光電変換装置１００の受光面の保護膜としての機能を有する。透明保護層１４は、導電性であってもよいし、絶縁性であってもよい。透明保護層１４は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等の透明絶縁材料や酸化錫、酸化インジウム等の透明導電材料とすることができる。透明保護層１４の膜厚は、その材料の屈折率等に応じて、付与しようとする反射防止特性となるように適宜設定することが好適である。透明保護層１４の厚みは、例えば、８０ｎｍ以上１μｍ以下とすることが好適である。
　透明保護層１４は、適用する原料を含むターゲットを用いたスパッタリング法等のＰＶＤ法や適用する原料の元素を含むガスを用いた化学気相成長法（ＣＶＤ）等の方法を用いて形成することができる。
　なお、透明保護層１４は、以下の工程においてエッチングされない材料及び組成とすることが好適である。もし、以下の工程においてエッチングされた場合には、ｎ型非晶質層１２ｎ上に透明保護層１４を再度形成してもよい。
　ステップＳ１８では、ｎ型非晶質層１６ｎ上に絶縁層２０が形成される。絶縁層２０は、ｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎとｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐとの間の電気的な絶縁を維持するために設けられる。絶縁層２０は、透明であってもよいし、非透明であってもよい。絶縁層２０は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等の絶縁材料とすることができる。絶縁層２０は、特に窒化ケイ素より構成されていることが好適である。また、絶縁層２０は、水素を含んでいることが好適である。絶縁層２０の膜厚は、例えば、８０ｎｍ以上１μｍ以下とすることが好適である。
　絶縁層２０は、適用する原料を含むターゲットを用いたスパッタリング法等のＰＶＤ法や適用する原料の元素を含むガスを用いた化学気相成長法（ＣＶＤ）等の方法を用いて形成することができる。
　ステップＳ２０では、絶縁層２０がエッチングされる。具体的には、絶縁層２０のうち、ｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐが形成される領域上の部分を除去するようにエッチングを行う。例えば、スクリーン印刷法やインクジェット法等の方法により絶縁層２０を残す領域上にレジストＲ１を塗布し、絶縁層２０を除去する領域が露出するようにし、レジストＲ１が塗布されていない領域の絶縁層２０をエッチングする。エッチングは、例えばエッチング液を用いたウェットエッチングにより行うことができる。絶縁層２０が酸化ケイ素、窒化ケイ素又は酸窒化ケイ素からなる場合には、エッチング液として例えばフッ化水素酸水溶液（ＨＦ水溶液）を用いることができる。その後、レジストＲ１を除去する。
　ステップＳ２２では、ｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎがエッチングされる。具体的には、ｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎのうち、ｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐが形成される領域上の部分を除去するようにエッチングを行う。
　絶縁層２０をマスクとして、絶縁層２０から露出しているｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎをエッチングする。エッチングは、例えばエッチング液を用いたウェットエッチングにより行うことができる。エッチング液は、例えば、水酸化ナトリウム（ＮａＯＨ）を含む水溶液を用いることができる。これにより、基板１０の裏面１０ｂのうち、絶縁層２０で覆われていない領域を露出させる。
　ステップＳ２４では、基板１０の裏面１０ｂ側にｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐが形成される。ｉ型非晶質層１８ｉは、基板１０の裏面１０ｂの少なくとも一部を覆うパッシベーション層の少なくとも一部を構成する。
　ｉ型非晶質層１８ｉは、真性な非晶質半導体からなる層である。具体的には、ｉ型非晶質層１８ｉは、水素を含有するアモルファスシリコンから形成される。ｉ型非晶質層１８ｉは、ｎ型非晶質層１２ｎ，１６ｎ及びｐ型非晶質層１８ｐよりも膜中のドーパント濃度が低くなるように形成される。例えば、ｉ型非晶質層１８ｉは、ｎ型又はｐ型のドーパントの濃度が５×１０18／ｃｍ3以下となるように形成することが好適である。
　ｉ型非晶質層１８ｉの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で基板１０の裏面１０ｂが十分にパッシベーションされる程度に厚くすることが好適である。例えば、０．５ｎｍ以上２５ｎｍ以下とすることが好適である。
　ここで、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚の少なくとも一方は、ｉ型非晶質層１２ｉの膜厚よりも薄くすることが好適である。ｉ型非晶質層１２ｉ、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚は、例えば、製膜時における製膜時間、製膜時の基板温度、原料ガス中のケイ素含有ガスの濃度や水素希釈率、プラズマへ供給する高周波電力等の原料ガス分解用に供給するエネルギーを調整することによって変化させることができる。一般的には、他の条件が同じであれば、製膜時における製膜時間を長くする、原料ガス中のケイ素含有ガスの濃度を高くする、原料ガス中の水素希釈率を低くする及び原料ガス分解用に供給するエネルギーを高くするのいずれかによって、ｉ型非晶質層１２ｉ、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚は厚くなる傾向を示す。
　ｉ型非晶質層１２ｉ、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚は、透過型電子顕微鏡観察（ＴＥＭ）および二次イオン質量分析（ＳＩＭＳ）の測定結果をもとに求めることができる。膜厚に分布がある場合には、平均膜厚で比較すればよい。
　また、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜中の水素含有率の少なくとも一方は、ｉ型非晶質層１２ｉの水素含有率よりも低くすることが好適である。ｉ型非晶質層１２ｉ、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの水素含有率は、例えば、原料ガス中のケイ素含有ガスの濃度や水素希釈率、製膜時における基板温度、プラズマへ供給する高周波電力等の原料ガス分解用に供給するエネルギーを調整することによって変化させることができる。一般的には、他の条件が同じであれば、製膜時の基板温度を高くする、原料ガス中のケイ素含有ガスの濃度を高くする、原料ガス中の水素希釈率を低くする及びの原料ガス分解用に供給するエネルギーを高くするのいずれかによって、ｉ型非晶質層１２ｉ、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの水素含有率は低くなる傾向を示す。
　ｉ型非晶質層１２ｉ、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの水素含有率は、弾性反跳粒子検出法（ＥＲＤＡ）を用いて測定することができる。膜中での水素含有量の分布がある場合には、空間的な平均値で比較すればよい。
　ｐ型非晶質層１８ｐは、ｐ型の導電型のドーパントを含む非晶質半導体からなる層である。具体的には、ｐ型非晶質層１８ｐは、水素を含有するアモルファスシリコンから形成される。ｐ型非晶質層１８ｐは、ｉ型非晶質層１８ｉよりも膜中のドーパント濃度が高くされる。例えば、ｐ型非晶質層１８ｐは、ｐ型のドーパントの濃度を１×１０21／ｃｍ3以上とすることが好適である。ｐ型非晶質層１８ｐの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で光電変換装置１００の開放電圧が十分に高くなるような程度に厚くすることが好適である。例えば、２ｎｍ以上５０ｎｍ以下とすることが好適である。
　ｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐは、プラズマ化学気相成長法（ＰＥＣＶＤ）等のＣＶＤ法によって形成することができる。具体的には、ｉ型非晶質層１８ｉは、シラン（ＳｉＨ4）等のケイ素含有ガスを含み、ｐ型及びｎ型のドーピングガスを含まないノンドープの原料ガスを、平行平板電極等の電極に高周波電力を印加してプラズマ化して、加熱された基板１０の製膜面に供給することによって形成することができる。ｐ型非晶質層１８ｐは、シラン（ＳｉＨ4）等のケイ素含有ガスを含む原料ガスにジボラン（Ｂ2Ｈ6）等のｐ型のドーピングガスを添加し、平行平板電極等の電極に高周波電力を印加してプラズマ化して、加熱された基板１０の製膜面に供給することによって形成することができる。このとき、ケイ素含有ガスを水素（Ｈ2）によって希釈した原料ガスを用いることで、その希釈率に応じて形成されるｉ型非晶質層１８ｉやｐ型非晶質層１８ｐの膜質を変化させることができる。
　ステップＳ２６では、絶縁層２０上を覆うｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐの一部を除去する。
　具体的には、スクリーン印刷法やインクジェット法によりｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐを残す領域上にレジストＲ２を塗布し、ｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐを除去する領域が露出するようにし、レジストＲ２をマスクとしてｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐをエッチングする。エッチングは、例えばエッチング液を用いたウェットエッチングにより行うことができる。エッチング液には、アルカリ性のエッチング液を用いることができる。例えば、水酸化ナトリウム（ＮａＯＨ）を含む水溶液を用いることができる。その後、レジストＲ２を除去する。
　また、ペースト状のエッチングペーストや粘度が調整されたエッチングインクをｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐを除去する領域上に塗布して、ｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐをエッチングしてもよい。エッチングペーストやエッチングインクは、スクリーン印刷法やインクジェット法で所定のパターンに塗布することができる。
　ステップＳ２８では、絶縁層２０がエッチングされる。具体的には、ステップＳ２６において一部が除去されたｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐをマスクとして、エッチング剤を用いて絶縁層２０の露出部をエッチングより除去する。ここでは、絶縁層２０に対するエッチング速度がｐ型非晶質層１８ｐに対するエッチング速度よりも大きなエッチング剤を使用する。例えば、エッチング剤には、フッ化水素酸水溶液（ＨＦ）等を用いることができる。これにより、ｉ型非晶質層１８ｉ及びｐ型非晶質層１８ｐから露出している絶縁層２０のみが選択的にエッチングされ、その領域においてｎ型非晶質層１６ｎが露出される。
　ステップＳ３０では、ｎ型非晶質層１６ｎ及びｐ型非晶質層１８ｐ上に電極層２２が形成される。電極層２２は、電極部２４を形成するためのシード層となる。電極層２２は、透明導電層２２ａと、金属を含む導電層２２ｂと、の積層構造とすることが好適である。透明導電層２２ａは、酸化インジウムや酸化錫、酸化チタンあるいは酸化亜鉛等の透光性導電酸化物から形成することができる。導電層２２ｂは、銅（Ｃｕ）等の金属や合金とすることができる。透明導電層２２ａ及び導電層２２ｂは、プラズマ化学気相成長法（ＰＥＣＶＤ）のＣＶＤ法やスパッタリング法或いは蒸着法等のＰＶＤ法等の薄膜形成方法により形成することができる。
　ステップＳ３２では、電極層２２を分断する。電極層２２が形成された領域のうち、絶縁層２０上に形成された領域の一部を除去して、ｎ型非晶質層１６ｎに電気的に接続された電極層２２とｐ型非晶質層１８ｐに電気的に接続された電極層２２とに分断する。電極層２２の分断は、レジストＲ３を用いたパターニング技術により行うことができる。パターニングには、塩化第二鉄（Ｆｅ2Ｏ3）と塩酸（ＨＣｌ）を用いたエッチングを適用することができる。電極層２２の分断後、レジストＲ３は除去する。
　ステップＳ３４では、電極層２２が残された領域上に電極部２４が形成される。電極部２４は、電解めっき法により金属層を形成することにより形成することができる。電極部２４は、例えば、銅（Ｃｕ）からなる電極部２４ａと、錫（Ｓｎ）からなる電極部２４ｂとを順次積層することにより形成することができる。電極部２４は、これに限定されるものでなく、金、銀等の他の金属、他の導電性材料、又はそれらの組み合わせとしてもよい。電極層２２に電位を印加しつつ電解メッキ法で適用することにより、電極層２２が残された領域上のみに選択的に電極部２４が形成される。
　なお、ステップＳ３２における分断処理によって、図１に示すように、ｎ型非晶質層に電気的に接続された電極部２４ｎとｐ型非晶質層に電気的に接続された電極部２４ｐが形成される。これら電極部２４ｎ及び電極部２４ｐは、フィンガー電極部となる。光電変換装置１００は、フィンガー電極となる電極部２４ｎ及び電極部２４ｐがｙ方向に延び、互いに櫛状に組み合わされるように構成される。また、複数の電極部２４ｎを接続する電極部２６ｎ、複数の電極部２４ｐを接続する電極部２６ｐを設ける。これら電極部２６ｎ及び２６ｐはバスバー電極部となる。
　以上のように、本実施の形態における光電変換装置１００を形成することができる。ここで、本実施の形態では、光電変換装置１００を形成する際に、受光面のｉ型非晶質層１２ｉよりも裏面のｉ型非晶質層１６ｉを先に形成する。図６に示すように、プラズマ化学気相成長法等の方法では、製膜時に製膜面とは反対の面が基板ホルダ３０等に接触し、不純物等が付着したり、製膜時の加熱により酸化膜が形成されたりして汚染されるおそれがある。本実施の形態では、ｉ型非晶質層１２ｉよりもｉ型非晶質層１６ｉを先に形成することによって、ｉ型非晶質層１６ｉ及び後に形成されるｉ型非晶質層１８ｉと基板１０との界面がｉ型非晶質層１２ｉの製膜時に汚染されることを防ぎ、半導体基板１０とｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉとの接触抵抗を低減することができる。
　また、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚をｉ型非晶質層１２ｉよりも薄くすることによって、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの単位面積当たりの電気抵抗をｉ型非晶質層１２ｉより小さくすることができる。これにより、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚方向の抵抗を低減することができる。
　また、水素含有率を下げることにより抵抗率が下がる傾向を示すことから、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜中の水素含有率をｉ型非晶質層１２ｉよりも低くすることによって、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの単位面積当たりの電気抵抗をｉ型非晶質層１２ｉより小さくすることができる。これにより、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚方向の抵抗を低減することができる。
　裏面接合型の光電変換装置では、裏面側のｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉがキャリアの経路となり、ｉ型非晶質層１２ｉはキャリアの経路にはならないので、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚方向の抵抗を小さくすることでキャリアの収集効率を高めることができる。
　一方、ｉ型非晶質層１２ｉの特性を従来から変更する必要はなく、受光面側での光吸収等に変わりはない。したがって、光電変換装置の発電効率を高めることができる。
＜第２の実施の形態＞
　第１の実施の形態では、ｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎをｉ型非晶質層１２ｉ及びｎ型非晶質層１２ｎより前に形成したが、逆の順に形成してもよい。すなわち、図９に示すように、ステップＳ１２においてｉ型非晶質層１２ｉ及びｎ型非晶質層１２ｎを形成し、ステップＳ１４においてｉ型非晶質層１６ｉ及びｎ型非晶質層１６ｎを形成するものとしてもよい。なお、特に説明のない構成及び製造方法については第１の実施の形態と同様である。
　このとき、ｉ型非晶質層１２ｉは、光の吸収をできるだけ抑えられるように薄くし、一方で基板１０の受光面１０ａが十分にパッシベーションされる程度に厚くすることが好適である。例えば、０．５ｎｍ以上２５ｎｍ以下とすることが好適である。
　また、ｎ型非晶質層１２ｎの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で光電変換装置１００の受光面付近で発生した少数キャリアを電極層２２の方向に押し戻せる程度に厚くすることが好適である。例えば、１ｎｍ以上５０ｎｍ以下とすることが好適である。
　また、ｉ型非晶質層１６ｉの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で基板１０の裏面１０ｂが十分にパッシベーションされる程度に厚くすることが好適である。例えば、１ｎｍ以上５０ｎｍ以下とすることが好適である。
　また、ｎ型非晶質層１６ｎの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で光電変換装置１００の開放電圧が十分に高くなるような程度に厚くすることが好適である。例えば、１ｎｍ以上５０ｎｍ以下とすることが好適である。
　また、ｉ型非晶質層１８ｉの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で基板１０の裏面１０ｂが十分にパッシベーションされる程度に厚くすることが好適である。例えば、１ｎｍ以上５０ｎｍ以下とすることが好適である。
　また、ｐ型非晶質層１８ｐの膜厚は、光の吸収をできるだけ抑えられるように薄くし、一方で光電変換装置１００の開放電圧が十分に高くなるような程度に厚くすることが好適である。例えば、１ｎｍ以上５０ｎｍ以下とすることが好適である。
　ここで、ｉ型非晶質層１２ｉの膜厚は、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜厚よりも薄くすることが好適である。
　また、ｉ型非晶質層１２ｉの水素含有率は、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの膜中の水素含有率よりも高くすることが好適である。
　以上のように、本実施の形態における光電変換装置１００を形成することができる。ここで、本実施の形態では、光電変換装置１００を形成する際に、裏面のｉ型非晶質層１６ｉよりも受光面のｉ型非晶質層１２ｉを先に形成する。プラズマ化学気相成長法等のＣＶＤ法では、製膜時に製膜面とは反対の面が基板ホルダ３０等に接触し、不純物等が付着したり、製膜時の加熱により酸化膜が形成されたりして汚染されるおそれがある。本実施の形態では、ｉ型非晶質層１６ｉよりもｉ型非晶質層１２ｉを先に形成することによって、ｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉの製膜時にｉ型非晶質層１２ｉと基板１０との界面が汚染されることを防ぐことができる。基板１０とｉ型非晶質層１２ｉとの界面近傍は光の吸収量が最も多く、このためキャリアの発生量が最も多い領域であり、基板１０とｉ型非晶質層１２ｉとの界面での汚染が低減できることにより、キャリアの再結合を抑制し、光電変換効率を高めることができる。
　また、ｉ型非晶質層１２ｉの膜厚をｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉよりも薄くすることによって、ｉ型非晶質層１２ｉにおける光の吸収量をｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉより小さくすることができる。これにより、受光面１０ａから基板１０内へ届く光量がより大きくなり、光電変換効率を高めることができる。
　また、水素含有率を高めることにより光の吸収率が下がる傾向を示すことから、ｉ型非晶質層１２ｉの膜中の水素含有率をｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉよりも高くすることによって、ｉ型非晶質層１２ｉにおける光の吸収量をｉ型非晶質層１６ｉ及びｉ型非晶質層１８ｉより小さくすることができる。これにより、受光面１０ａから基板１０内へ届く光量がより大きくなり、光電変換効率を高めることができる。
　なお、上記説明において、基板１０、ｎ型非晶質層１２ｎ、ｎ型非晶質層１６ｎ、ｐ型非晶質層１８ｐのドーパントの極性を適宜入れ替えてもよい。
　また、上記説明において、基板１０の受光面１０ａ上に形成するｉ型非晶質層１２ｉは、受光面１０ａの全面上に形成することが好ましいが、受光面１０ａの周縁部の一部を除いて形成してもよい。
　１０　基板、１０ａ　受光面、１０ｂ　裏面、１２ｉ　ｉ型非晶質層、１２ｎ　ｎ型非晶質層、１４　透明保護層、１６ｉ　ｉ型非晶質層、１６ｎ　ｎ型非晶質層、１８ｉ　ｉ型非晶質層、１８ｐ　ｐ型非晶質層、２０　絶縁層、２２　電極層、２２ａ　透明導電膜、２２ｂ　導電層、２４　電極部、２４ａ　電極部、２４ｂ　電極部、２４ｎ　フィンガー電極部、２４ｐ　フィンガー電極部、２６ｎ　バスバー電極部、２６ｐ　バスバー電極部、３０　基板ホルダ、３２　高周波電極、３４　接地電極、３６　高周波電源、３８　プラズマ、１００　光電変換装置。

Claims (11)

  1. 　光電変換装置であって、
    　半導体材料からなる基板と、
    　前記基板の第１表面の少なくとも一部の領域上に形成された第１パッシベーション層と、
    　前記基板の前記第１表面と反対の第２表面の少なくとも一部の領域上に形成された第２パッシベーション層と、
    　を備え、前記第１表面側には電極が設けられ、前記第２表面側には電極が設けられておらず、
    　前記第１パッシベーション層の単位面積当たりの電気抵抗は、前記第２パッシベーション層の単位面積当たりの電気抵抗より小さい。
  2. 　請求項１に記載の光電変換装置であって、
    　前記第１パッシベーション層の膜厚は、前記第２パッシベーション層の膜厚より薄い。
  3. 　請求項１に記載の光電変換装置であって、
    　前記第１パッシベーション層の水素含有率は、前記第２パッシベーション層の水素含有率より低い。
  4. 　請求項１に記載の光電変換装置であって、
    　前記第１パッシベーション層及び前記第２パッシベーション層は、アモルファスシリコン層である。
  5. 　請求項１に記載の光電変換装置であって、
    　前記第１パッシベーション層の一部の領域上に形成された第１の導電型のアモルファスシリコン層と、
    　前記第１パッシベーション層の前記一部の領域外の少なくとも一部の領域に形成された前記第１の導電型と逆導電型のアモルファスシリコン層と、
    を備える。
  6. 　光電変換装置の製造方法であって、
    　半導体材料からなる基板の第１表面の少なくとも一部の領域上に第１パッシベーション層を形成する第１の工程と、
    　前記第１の工程後、前記半導体基板の前記第１表面と反対の第２表面の少なくとも一部の領域上に第２パッシベーション層を形成する第２の工程と、
    　前記第２の工程後、前記第２表面側のみに電極を形成する第３の工程と、
    を備える。
  7. 　請求項６に記載の光電変換装置の製造方法であって、
    　前記第１パッシベーション層の光の吸収量は、前記第２パッシベーション層の光の吸収量より小さく形成する。
  8. 　請求項６に記載の光電変換装置の製造方法であって、
    　前記第１パッシベーション層の膜厚は、前記第２パッシベーション層の膜厚より薄くなるように形成する。
  9. 　請求項６に記載の光電変換装置の製造方法であって、
    　前記第１パッシベーション層の水素含有率は、前記第２パッシベーション層の水素含有率より高くなるように形成する。
  10. 　請求項６に記載の光電変換装置の製造方法であって、
    　前記第１パッシベーション層及び前記第２パッシベーション層は、アモルファスシリコン層である。
  11. 　請求項６に記載の光電変換装置の製造方法であって、
    　前記第２パッシベーション層の一部の領域上に第１の導電型のアモルファスシリコン層を形成する工程と、
    　前記第２パッシベーション層の前記一部の領域外の少なくとも一部の領域上に前記第１の導電型と逆導電型のアモルファスシリコン層を形成する工程と、
    を備える。
PCT/JP2012/055440 2011-03-28 2012-03-02 光電変換装置及び光電変換装置の製造方法 WO2012132766A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013507309A JPWO2012132766A1 (ja) 2011-03-28 2012-03-02 光電変換装置及び光電変換装置の製造方法
US14/036,814 US9653626B2 (en) 2011-03-28 2013-09-25 Photoelectric conversion device and method for producing photoelectric conversion device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-069669 2011-03-28
JP2011069669 2011-03-28
JP2011069576 2011-03-28
JP2011-069576 2011-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/036,814 Continuation US9653626B2 (en) 2011-03-28 2013-09-25 Photoelectric conversion device and method for producing photoelectric conversion device

Publications (1)

Publication Number Publication Date
WO2012132766A1 true WO2012132766A1 (ja) 2012-10-04

Family

ID=46930513

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/055440 WO2012132766A1 (ja) 2011-03-28 2012-03-02 光電変換装置及び光電変換装置の製造方法

Country Status (3)

Country Link
US (1) US9653626B2 (ja)
JP (1) JPWO2012132766A1 (ja)
WO (1) WO2012132766A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014076972A1 (ja) * 2012-11-19 2014-05-22 三洋電機株式会社 太陽電池セル及び太陽電池セルの抵抗算出方法
WO2015114903A1 (ja) * 2014-01-28 2015-08-06 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
CN108140680A (zh) * 2015-12-07 2018-06-08 株式会社钟化 光电转换装置及其制造方法
CN110634971A (zh) * 2018-05-31 2019-12-31 福建金石能源有限公司 一种背接触异质结太阳能电池及其制造方法
WO2020035987A1 (ja) * 2018-08-13 2020-02-20 株式会社カネカ 光電変換素子および光電変換素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859451B2 (en) 2015-06-26 2018-01-02 International Business Machines Corporation Thin film photovoltaic cell with back contacts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008519438A (ja) * 2004-10-29 2008-06-05 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド バックコンタクト太陽電池
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782376A (en) * 1983-09-21 1988-11-01 General Electric Company Photovoltaic device with increased open circuit voltage
US4633033A (en) * 1985-02-08 1986-12-30 Energy Conversion Devices, Inc. Photovoltaic device and method
US5705828A (en) * 1991-08-10 1998-01-06 Sanyo Electric Co., Ltd. Photovoltaic device
JP3152328B2 (ja) * 1994-03-22 2001-04-03 キヤノン株式会社 多結晶シリコンデバイス
JP3490964B2 (ja) * 2000-09-05 2004-01-26 三洋電機株式会社 光起電力装置
JP4155899B2 (ja) * 2003-09-24 2008-09-24 三洋電機株式会社 光起電力素子の製造方法
EP1519422B1 (en) * 2003-09-24 2018-05-16 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic cell and its fabrication method
EP1872413A1 (en) * 2005-04-14 2008-01-02 Renewable Energy Corporation ASA Surface passivation of silicon based wafers
US20080000522A1 (en) 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
FR2906406B1 (fr) 2006-09-26 2008-12-19 Commissariat Energie Atomique Procede de realisation de cellule photovoltaique a heterojonction en face arriere.
WO2008115814A2 (en) * 2007-03-16 2008-09-25 Bp Corporation North America Inc. Solar cells
JP5230222B2 (ja) 2008-02-21 2013-07-10 三洋電機株式会社 太陽電池
US7999175B2 (en) 2008-09-09 2011-08-16 Palo Alto Research Center Incorporated Interdigitated back contact silicon solar cells with laser ablated grooves
JP5058184B2 (ja) * 2009-01-23 2012-10-24 三菱電機株式会社 光起電力装置の製造方法
JP5461028B2 (ja) * 2009-02-26 2014-04-02 三洋電機株式会社 太陽電池
EP2416373B1 (en) * 2009-03-30 2019-12-25 Panasonic Intellectual Property Management Co., Ltd. Solar cell
JP2010251343A (ja) * 2009-04-10 2010-11-04 Mitsubishi Electric Corp 太陽電池およびその製造方法
CN102074599B (zh) * 2009-09-07 2014-10-29 Lg电子株式会社 太阳能电池及其制造方法
CN102044579B (zh) * 2009-09-07 2013-12-18 Lg电子株式会社 太阳能电池

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008519438A (ja) * 2004-10-29 2008-06-05 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド バックコンタクト太陽電池
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014076972A1 (ja) * 2012-11-19 2014-05-22 三洋電機株式会社 太陽電池セル及び太陽電池セルの抵抗算出方法
JPWO2014076972A1 (ja) * 2012-11-19 2017-01-05 パナソニックＩｐマネジメント株式会社 太陽電池セル及び太陽電池セルの抵抗算出方法
WO2015114903A1 (ja) * 2014-01-28 2015-08-06 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
JPWO2015114903A1 (ja) * 2014-01-28 2017-03-23 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
CN108140680A (zh) * 2015-12-07 2018-06-08 株式会社钟化 光电转换装置及其制造方法
CN108140680B (zh) * 2015-12-07 2020-08-28 株式会社钟化 光电转换装置及其制造方法
CN110634971A (zh) * 2018-05-31 2019-12-31 福建金石能源有限公司 一种背接触异质结太阳能电池及其制造方法
WO2020035987A1 (ja) * 2018-08-13 2020-02-20 株式会社カネカ 光電変換素子および光電変換素子の製造方法
CN112567535A (zh) * 2018-08-13 2021-03-26 株式会社钟化 光电转换元件和光电转换元件的制造方法
JPWO2020035987A1 (ja) * 2018-08-13 2021-08-10 株式会社カネカ 光電変換素子および光電変換素子の製造方法
JP7053851B2 (ja) 2018-08-13 2022-04-12 株式会社カネカ 光電変換素子および光電変換素子の製造方法
CN112567535B (zh) * 2018-08-13 2024-03-26 株式会社钟化 光电转换元件和光电转换元件的制造方法

Also Published As

Publication number Publication date
US20140020757A1 (en) 2014-01-23
JPWO2012132766A1 (ja) 2014-07-28
US9653626B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
WO2012132758A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP5879538B2 (ja) 光電変換装置及びその製造方法
JP5705968B2 (ja) 光電変換装置及びその製造方法
US9871161B2 (en) Method for making crystalline silicon-based solar cell, and method for making solar cell module
JP5820988B2 (ja) 光電変換装置及びその製造方法
US10134940B2 (en) Method of manufacturing solar cell
KR20120090449A (ko) 태양 전지 및 이의 제조 방법
JP5374250B2 (ja) 結晶シリコン太陽電池
WO2012132766A1 (ja) 光電変換装置及び光電変換装置の製造方法
US10388821B2 (en) Method for manufacturing crystalline silicon-based solar cell and method for manufacturing crystalline silicon-based solar cell module
WO2011162406A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP5842173B2 (ja) 光電変換装置及び光電変換装置の製造方法
JP6893331B2 (ja) 太陽電池
JP2012234847A (ja) 結晶シリコン系太陽電池
JP2011060970A (ja) 結晶シリコン系太陽電池とその製造方法
JP5884030B2 (ja) 光電変換装置の製造方法
JP6502147B2 (ja) 太陽電池の製造方法および太陽電池モジュールの製造方法
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
CN111727508B (zh) 太阳能电池的制造方法
WO2013046376A1 (ja) 太陽電池
WO2012132614A1 (ja) 光電変換装置
CN110809827A (zh) 光电转换装置的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12763445

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013507309

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12763445

Country of ref document: EP

Kind code of ref document: A1