CN111727508B - 太阳能电池的制造方法 - Google Patents

太阳能电池的制造方法 Download PDF

Info

Publication number
CN111727508B
CN111727508B CN201980013505.2A CN201980013505A CN111727508B CN 111727508 B CN111727508 B CN 111727508B CN 201980013505 A CN201980013505 A CN 201980013505A CN 111727508 B CN111727508 B CN 111727508B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
type semiconductor
solar cell
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980013505.2A
Other languages
English (en)
Other versions
CN111727508A (zh
Inventor
三岛良太
中野邦裕
口山崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN111727508A publication Critical patent/CN111727508A/zh
Application granted granted Critical
Publication of CN111727508B publication Critical patent/CN111727508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

包括以下各个工序：在包括被选择性地除去的p型半导体层(13p)和剥离层(LF)的晶体基板(11)的一主面上，形成n型半导体层(13n)的工序；通过除去剥离层(LF)，除去覆盖剥离层(LF)的n型半导体层(13n)的工序；以及分别在p型半导体层(13p)和n型半导体层(13n)上，形成透明电极层(17)的工序。在除去剥离层(LF)的工序中，除去剥离层(LF)，且保证在n型半导体层(13n)被除去的状态下，p型半导体层(13p)的一部分被剥离层(LF)覆盖。

Description

太阳能电池的制造方法
技术领域
此处公开的技术属于涉及太阳能电池的制造方法的技术领域。
背景技术
一般的太阳能电池是在半导体基板的双面(受光面和背面)上布置电极的双面电极型太阳能电池，但最近，开发出了专利文献1所示的那种仅在背面布置电极的背面接触(back contact)(背面电极)型太阳能电池，这是一种不会因电极而产生遮蔽损耗的太阳能电池。
背面接触型太阳能电池必须在背面高精度地形成p型半导体层和n型半导体层等半导体层图案，与双面电极型太阳能电池相比，制造方法繁琐复杂。用于简化制造方法的技术例如有专利文献1所示的那种通过剥离法形成半导体层图案的技术。即，除去剥离层，而除去形成在该剥离层上的半导体层，由此形成半导体层图案，这种图案化技术的开发不断深入。
专利文献1：日本公开专利公报特开2013－120863号公报
发明内容
－发明要解决的技术问题－
然而，就专利文献1所记载的方法而言，当剥离层与半导体层的溶解性相似时，本来不想除去的层有时也会被除去，图案化精度和生产性可能不高。
此外，在背面接触型太阳能电池中，有时会在半导体层与金属电极层之间布置由氧化物形成的透明电极层，此时，透明电极层相对于半导体层的剥离有时是一个问题。
此处公开的技术正是为解决上述技术问题而完成的，其目的在于：高效率地制造电极层与半导体层的紧贴性较高且高性能的背面接触型太阳能电池。
－用以解决技术问题的技术方案－
为了解决所述问题，此处公开的技术采用以下构成。包括以下各个工序：在半导体基板的彼此相对的两个主面中的一主面上，形成第一导电型的第一半导体层的工序，在所述第一半导体层上层叠剥离层的工序，选择性地除去所述第一半导体层和所述剥离层的工序，在包括所述第一半导体层和所述剥离层的所述一主面上，形成第二导电型的第二半导体层的工序，通过除去所述剥离层，除去覆盖所述剥离层的所述第二半导体层的工序，以及分别在所述第一半导体层和所述第二半导体层上，形成由氧化物形成的透明电极层的工序，在除去所述剥离层的工序中，除去所述剥离层，且保证在覆盖所述剥离层的所述第二半导体层被除去的状态下，所述第一半导体层的一部分被所述剥离层覆盖。
－发明的效果－
根据此处公开的技术，能高效率地制造电极层与半导体层的紧贴性较高且高性能的背面接触型太阳能电池。
附图说明
图1是局部示出示例性的实施方式所涉及的太阳能电池的示意性剖视图。
图2是示出构成太阳能电池的晶体基板的背面侧主面的俯视图。
图3是示出太阳能电池的制造方法的一工序的局部示意性剖视图。
图4是示出太阳能电池的制造方法的一工序的局部示意性剖视图。
图5是示出太阳能电池的制造方法的一工序的局部示意性剖视图。
图6是示出太阳能电池的制造方法的一工序的局部示意性剖视图。
图7是示出太阳能电池的制造方法的一工序的局部示意性剖视图。
图8是示出太阳能电池的制造方法的一工序的局部示意性剖视图。
图9是示出太阳能电池的制造方法的一工序的局部示意性剖视图。
图10是剥离结束时将p型半导体层的一部分放大的放大剖视图。
图11是示出混入晶粒的剥离层的局部示意性剖视图。
图12是示出剥离层由两层构成的情况的局部示意性剖视图。
图13是示出覆盖率与太阳能电池特性之间的关系的图表。
图14是示出折射率与太阳能电池特性之间的关系的图表。
具体实施方式
下面参照附图说明示例性的实施方式。
图1示出本实施方式所涉及的太阳能电池(电池单元)的局部剖视图。如图1所示，本实施方式所涉及的太阳能电池10采用由硅(Si)制成的晶体基板11。晶体基板11具有彼此相对的两个主面11S(11SU、11SB)。此处，将光入射的主面称为正面侧主面11SU，将与其相反一侧的主面称为背面侧主面11SB。为便于说明，在正面侧主面11SU中，将与背面侧主面11SB相比主动受光的一侧设为受光侧，将不主动受光的一侧设为非受光侧。
本实施方式所涉及的太阳能电池10是所谓的晶体硅异质结太阳能电池，是将电极层布置在背面侧主面11SB的背面接触型(背面电极型)太阳能电池。
太阳能电池10包括晶体基板11、本征半导体层12、导电型半导体层13(p型半导体层13p、n型半导体层13n)、低反射层14以及电极层15(透明电极层17、金属电极层18)。
下面，为便于说明，有时在与p型半导体层13p或n型半导体层13n单独对应的部件的参照符号的末尾添加“p”或“n”。因为导电型存在p型、n型这样的差异，所以有时也将其中一导电型称为“第一导电型”，将另一导电型称为“第二导电型”。
晶体基板11可以是由单晶硅形成的半导体基板，也可以是由多晶硅形成的半导体基板。下面举出单晶硅基板为例进行说明。
晶体基板11的导电型可以是n型单晶硅基板，也可以是p型单晶硅基板。其中，n型单晶硅基板中引入了将电子引入硅原子的杂质(例如，磷(P)原子)，p型单晶硅基板中引入了将空穴引入硅原子的杂质(例如，硼(B))原子)。下面，举出被认为载流子寿命较长的n型单晶体基板为例进行说明。
从将所受的光封闭起来的观点出发，晶体基板11也可以在两个主面11S的表面具有由山(凸)和谷(凹)构成的纹理构造TX(第一纹理构造)。需要说明的是，例如，能够利用应用了晶体基板11的面方位为(100)面的蚀刻速率与面方位为(111)面的蚀刻速率之差的各向异性蚀刻来形成纹理构造TX(凹凸面)。
纹理构造TX的凹凸的大小例如能够通过顶点的数量来定义。在本实施方式中，从光捕获性能和生产性的观点出发，顶点的数量优选在50000个/mm2以上100000个/mm2以下的范围内，尤其优选在70000个/mm2个以上85000个/mm2以下。
晶体基板11的厚度可以在250μm以下。需要说明的是，测量厚度时的测量方向是与晶体基板11的平均面(平均面是指不依赖于纹理构造TX的基板的面)垂直的方向。下面，将该垂直方向即测量厚度的方向设为面垂直方向。
如果将晶体基板11的厚度设在250μm以下，则能够减少硅的使用量，因此易于确保硅基板，能够实现低成本化。在仅靠背面侧回收在硅基板内因光激发而生成的空穴和电子的背面接触构造中，从各激子的自由程的观点出发，该厚度也是优选的。
另一方面，如果晶体基板11的厚度过小，则会导致机械强度降低，不能充分地吸收外光(太阳光)或短路电流密度减小。因此，晶体基板11的厚度优选在50μm以上，更优选在70μm以上。在晶体基板11的主面上形成有纹理构造TX的情况下，晶体基板11的厚度用将受光侧和背面侧各自的凹凸构造的凸的顶点连结起来的直线间的距离表示。
本征半导体层12(12U、12p、12n)通过覆盖晶体基板11的两主面11S(11SU、11SB)，抑制杂质向晶体基板11扩散，同时进行表面钝化。需要说明的是，“本征(i型)”不限于不含导电性杂质的完全纯净的本征，还包括在硅系层能够作为本征层发挥作用的范围含有微量n型杂质或p型杂质的“弱n型”或“弱p型”的实质上是本征的层。
本征半导体层12的材料没有特别限定，可以是非晶硅系薄膜，也可以是含有硅和氢的氢化非晶硅系薄膜(a－Si：H薄膜)。需要说明的是，此处所说的非晶是指长程无序的构造。即，并非完全无序，也包括近程有序的构造。此外，本征半导体层12(12U、12p、12n)并非必需，根据需要适当地形成即可。
本征半导体层12的厚度没有特别限定，可以在2nm以上20nm以下。其原因在于，当厚度在2nm以上时，作为钝化层的效果提高，当厚度在20nm以下时，能够抑制因高电阻化而产生的转换特性的降低。
本征半导体层12的形成方法没有特别限定，能够采用等离子CVD(Plasmaenhanced Chemical Vapor Deposition：等离子体增强化学气相沉积)法。根据该方法，能够抑制杂质向单晶硅扩散，同时能够有效地进行基板表面的钝化。此外，如果采用等离子体CVD法，则通过使本征半导体层12的层中的氢浓度沿其厚度方向变化，也能够形成对回收载流子很有效的能隙分布(energygap profile)。
需要说明的是，基于等离子体CVD法的薄膜的成膜条件例如可以是：基板温度在100℃以上300℃以下，压力在20Pa以上2600Pa以下，高频功率密度在0.003W/cm2以上0.5W/cm2以下。
就本征半导体层12而言，形成薄膜时使用的原料气体可以是单硅烷(SiH4)和乙硅烷(Si2H6)等含硅气体或上述气体与氢(H2)的混合气体。
需要说明的是，也可以向所述气体中添加甲烷(CH4)、氨(NH3)或单锗烷(GeH4)等含有异种元素的气体，来形成碳化硅(SiC)、氮化硅(SiNX)或硅锗(SIGe)等硅合金，由此适当地变更薄膜的能隙。
导电型半导体层13例如有p型半导体层13p和n型半导体层13n。如图1所示，p型半导体层13p是在晶体基板11的背面侧主面11SB的一部分上夹着本征半导体层12p形成的。n型半导体层13n是晶体基板11的背面侧主面的另一部分上夹着本征半导体层12n形成的。即，在p型半导体层13p与晶体基板11之间、n型半导体层13n与晶体基板11之间，分别设有本征半导体层12，本征半导体层12是发挥钝化作用的中间层。
p型半导体层13p和n型半导体层13n的各厚度没有特别限定，可以在2nm以上20nm以下。其原因在于，当厚度在2nm以上时，作为钝化层的效果提高，当厚度在20nm以下时，能够抑制因高电阻化而产生的转换特性的降低。
p型半导体层13p和n型半导体层13n布置为：在晶体基板11的背面侧，p型半导体层13p和n型半导体层13n藉由本征半导体层12被电气隔离。导电型半导体层13的宽度可以在50μm以上3000μm以下，也可以在80μm以上500μm以下。需要说明的是，只要没有特别说明，半导体层12、13的宽度和电极层17、18的宽度是指被图案化的各层的一部分的长度，例如是与通过图案化变为线状的一部分的延伸方向正交的方向的长度。
藉由导电型半导体层13取出晶体基板11内生成的光激子(载流子)时，空穴的有效质量比电子的有效质量大。因此，从减少传输损失的观点出发，p型半导体层13p的宽度可以比n型半导体层13n的宽度窄。例如，p型半导体层13p的宽度可以是n型半导体层13n的宽度的0.5倍以上0.9倍以下，也可以是0.6倍以上0.8倍以下。
p型半导体层13p是添加有p型的掺杂物(硼等)的硅层，从抑制杂质扩散或抑制串联电阻的观点出发，可以由非晶硅形成。另一方面，n型半导体层13n是添加有n型的掺杂物(磷等)的硅层，与p型半导体层13p一样，可以由非晶硅层形成。
导电型半导体层13的原料气体可以采用单硅烷(SiH4)或乙硅烷(Si2H6)等含硅气体，或采用硅系气体与氢(H2)的混合气体。就掺杂气体而言，形成p型半导体层13p时采用二硼烷(B2H6)等，形成n型半导体层时采用磷化氢(PH3)等。因为硼(B)或磷(P)等杂质的添加量只要微量即可，所以也可以采用用原料气体稀释掺杂气体而得到的混合气体。
为了对p型半导体层13p或n型半导体层13n的能隙进行调节，可以通过添加甲烷(CH4)、二氧化碳(CO2)、氨(NH3)或单锗烷(GeH4)等含有异种元素的气体，使p型半导体层13p或n型半导体层13n合金化。
低反射层14是抑制太阳能电池10所受的光的反射的层。低反射层14的材料只要是可透光的透光性材料，便没有特别限定，例如有氧化硅(SiOX)、氮化硅(SiNX)、氧化锌(ZnO)或氧化钛(TiOX)。低反射层14的形成方法例如可以是涂布分散有氧化锌或氧化钛等氧化物的纳米粒子的树脂材料。
电极层15形成为分别覆盖p型半导体层13p或n型半导体层13n，且与各导电型半导体层13电气连接。这样一来，电极层15就作为引导p型半导体层13p或n型半导体层13n上产生的载流子的传输层发挥作用。需要说明的是，通过分开布置与各半导体层13p、13n对应的电极层15p、15n，防止p型半导体层13p与n型半导体层13n之间的短路。
从与p型半导体层13p和n型半导体层13n各自的电气接合的观点出发，或从抑制电极材料即金属的原子向两个半导体层13p、13n扩散的观点出发，可以将由透明导电性氧化物构成的电极层15分别设在由金属制成的电极层与p型半导体层13p之间、由金属制成的电极层与n型半导体层13n之间。
在本实施方式中，将由透明导电性氧化物形成的电极层15称为透明电极层17，将由金属制成的电极层15称为金属电极层18。如图2所示的晶体基板11的背面侧主面11SB的俯视图所示，在分别具有梳齿形状的p型半导体层13p和n型半导体层13n中，有时将形成在梳背部分上的电极层称为汇流条(busbar)部分，将形成在梳齿部分上的电极层称为指状部分。
透明电极层17的材料没有特别限定，例如有下述透明导电性氧化物，其是向氧化锌(ZnO)、氧化铟(InOX)或氧化铟中添加1重量％以上10重量％以下的各种金属氧化物而得到的，该金属氧化物例如是氧化钛(TiOX)、氧化锡(SnOX)、氧化钨(WOX)或氧化钼(MoOX)等。
透明电极层17的厚度可以在20nm以上200nm以下。该厚度优选的透明电极层的形成方法例如有溅射法等物理气相沉积(PVD：physical Vapor Deposition)法或利用有机金属化合物与氧或水的反应进行的金属有机化学气相沉积(MOCVD：Metal-Organic ChemicalVapor Deposition)法等。
金属电极层18的材料没有特别限定，例如有银(Ag)、铜(Cu)、铝(Al)或镍(Ni)等。
金属电极层18的厚度可以在1μm以上80μm以下。为了得到该厚度，优选的金属电极层18的形成方法例如有：用材料浆料进行喷墨印刷或丝网印刷的印刷法；镀敷法。不过，不限于此，在采用真空工艺的情况下，也可以采用蒸镀或溅射法。
p型半导体层13p和n型半导体层13n的梳齿部的宽度与形成在该梳齿部上的金属电极层18的宽度可以大致相等。不过，金属电极层18的宽度也可以比梳齿部的宽度窄。只要是能防止金属电极层18之间漏电的构成，则金属电极层18的宽度也可以比梳齿部的宽度宽。
在本实施方式中，在晶体基板11的背面侧主面11SB上层叠有本征半导体层12、导电型半导体层13、低反射层14以及电极层15的状态下，为了使各接合面钝化，抑制导电型半导体层13及其界面上产生缺陷能级，并使透明电极层17的透明导电性氧化物晶体化，进行规定的退火处理。
本实施方式所涉及的退火处理例如有将形成有上述各层的晶体基板11投入加热至150℃以上200℃以下的烘箱中进行的退火处理。在此情况下，烘箱内的气氛可以是大气，而且，如果采用氢或氮，能够进行更有效的退火处理。该退火处理也可以是由红外线加热器向形成各层的晶体基板11照射红外线的快速热退火(RTA：Rapid Thermal Annealing)处理。
[太阳能电池的制造方法]
下面，参照图3～图9对本实施方式所涉及的太阳能电池10的制造方法进行说明。
首先，如图3所示，准备分别在正面侧主面11SU和背面侧主面11SB具有纹理构造TX的晶体基板11。
然后，如图4所示，在晶体基板11的正面侧主面11SU上，例如形成本征半导体层12U。接着，在形成的本征半导体层12U上形成低反射层14。从光封闭的观点出发，低反射层14采用具有适当的光吸收系数和折射率的氮化硅(SiNX)或氧化硅(SiOX)。
然后，如图5所示，在晶体基板11的背面侧主面11SB上，例如形成使用了i型非晶硅的本征半导体层12p。接着，在形成的本征半导体层12p上，形成p型半导体层13p。这样一来，在晶体基板11的一主面即背面侧主面11SB上，形成p型半导体层13p。像这样，在本实施方式中，形成p型半导体层(第一半导体层)13p的工序包括下述工序，即，在形成p型半导体层13p之前，在晶体基板(半导体基板)11的一主面(背面侧主面)11S上形成本征半导体层(第一本征半导体层)12p。
然后，在形成的p型半导体层13p上，形成剥离层LF。具体而言，在p型半导体层13p上，形成以氧化硅(SiOX)为主要成分的剥离层LF。
然后，如图6所示，在晶体基板11的背面侧主面11SB上，将剥离层LF和p型半导体层13p图案化。这样一来，p型半导体层13p就被选择性地除去，产生未形成p型半导体层13p的非形成区域NA。另一方面，在晶体基板11的背面侧主面11SB上未被蚀刻的区域，至少残留有剥离层LF和p型半导体层13p。
这样的图案化工序能够通过光刻法实现，例如在剥离层LF上形成具有规定图案的抗蚀膜(未图示)，对由形成的抗蚀膜遮盖的区域进行蚀刻即可。如图6所示，通过将本征半导体层12p、p型半导体层13p以及剥离层LF的各层图案化，在晶体基板11的背面侧主面11SB的部分区域产生非形成区域NA，即背面侧主面11SB的露出区域。需要说明的是，关于非形成区域NA的详情后述。
在图6所示的工序中使用的蚀刻溶液例如有氢氟酸与氧化性溶液的混合溶液(例如氢氟酸－硝酸混合液)或将臭氧溶解到氢氟酸中的溶液(以下，称为臭氧/氢氟酸液)。此时的蚀刻溶液相当于第二蚀刻溶液。有助于对剥离层LF进行蚀刻的蚀刻剂是氟化氢。需要说明的是，此处的图案化不限于使用蚀刻溶液进行的湿蚀刻。图案化例如也可以是干蚀刻，还可以是使用蚀刻浆料等进行的图案印刷。
然后，如图7所示，在包括剥离层LF、p型半导体层13p以及本征半导体层12p在内的晶体基板11的背面侧主面11SB上，依次形成本征半导体层12n和n型半导体层13n。像这样，在本实施方式中，形成n型半导体层(第二半导体层)13n的工序包括下述工序，即，在形成n型半导体层13n之前，在晶体基板(半导体基板)11的包括剥离层LF和p型半导体层的一主面(背面侧主面)11S上，形成本征半导体层(第二本征半导体层)12n。这样一来，就以覆盖非形成区域NA、剥离层LF的表面和侧面(端面)、剥离层LF、p型半导体层13p和本征半导体层12p的侧面(端面)的方式形成本征半导体层12n与n型半导体层13n的叠层膜。
然后，如图8所示，使用蚀刻溶液，除去层叠的剥离层LF，由此从晶体基板11上除去覆盖剥离层LF的n型半导体层13n和本征半导体层12n。需要说明的是，该图案化所使用的蚀刻溶液例如是使用氢氟酸。
在图8所示的工序中，除去剥离层LF，且保证p型半导体层13p的一部分被剥离层LF覆盖。即，如图10所示，除去剥离层LF，且保证剥离层LF的一部分残留在p型半导体层13上，p型半导体层13p的与晶体基板11侧相反一侧的面的一部分被残留的剥离层LF覆盖。
然后，如图9所示，在晶体基板11的背面侧主面11SB上，即，在p型半导体层13p和n型半导体层13n上，例如通过使用掩膜进行的溅射法，分别形成透明电极层17(17p、17n)，且保证产生隔离槽25。需要说明的是，透明电极层17(17p、17n)的形成也可以采用下述方法来代替溅射法。例如，也可以不使用掩膜，而在背面侧主面11SB的整面上形成透明导电性氧化物膜，然后，通过光刻法，进行使透明导电性氧化物膜分别残留在p型半导体层13p上和n型半导体层13n上的蚀刻而形成透明电极层17(17p、17n)。此处，通过形成将p型半导体层13p与n型半导体层13n互相隔离绝缘的隔离槽25，难以产生漏电。
然后，在透明电极层17上，用例如具有开口部的网筛(未图示)，形成线状的金属电极层18(18p、18n)。
通过以上工序，形成背面接触型太阳能电池10。
(总结及效果)
根据上述太阳能电池10的制造方法，能够得出以下结论。
首先，在图8所示的工序中，利用蚀刻液，除去剥离层LF后，沉积在该剥离层LF上的本征半导体层12n和n型半导体层13n也同时从晶体基板11上被除去(所谓的剥离)。在该工序中，与图6所示的工序中的例如使用光刻法的情况相比，不需要光刻法中使用的抗蚀剂涂布工序和显影工序。因此，能将n型半导体层13n简便地图案化。
此外，因为p型半导体层13p的一部分被剥离层LF覆盖，所以p型半导体层13p的区域的透明电极层17的紧贴性得到提高。即，如果剥离层LF的一部分(以下，称为覆盖部19)作为残渣残留在p型半导体层13p上，则表面积就与覆盖部19的面积相应地扩大，在p型半导体层13p的区域，透明电极层17的接触面积扩大。此外，例如，当透明电极层17由氧化锡－氧化铟(ITO)构成时，与硅相比氧化硅与ITO的紧贴性较高，因此如果存在以氧化硅为主要成分的覆盖部19，则透明电极层17难以从p型半导体层13p上剥离。其结果是，p型半导体层13p的区域的透明电极层17的紧贴性得到提高。
另一方面，如果覆盖部19过多，则透明电极层17与p型半导体层13p的接触面积减少，因此可能导致透明电极层17与p型半导体层13p之间的串联电阻增大或太阳能电池10的I－V特性变差。因此，将p型半导体层13p的被覆盖部19覆盖的部分的面积设为S1，将p型半导体层13p的与晶体基板11侧相反一侧的整个面的面积设为S2，则下式：
覆盖率(％)＝100×S1/S2
所定义的覆盖率优选在0.2％以上16％以下。如果覆盖率在0.2％以上16％以下，能够使透明电极层17的紧贴性提高，同时能够较佳地确保透明电极层17与p型半导体层13p的接触面积。
此外，即使所述覆盖率在0.2％以上16％以下，如果局部存在尺寸较大的覆盖部19，则由于p型半导体层13p中的激子(p型半导体为空穴)的有效质量与自由程之间的关系，也可能无法从p型半导体层13p适当地回收该激子。因此，优选从晶体基板11的面垂直方向上的背面侧主面SB11侧观察时，覆盖部19的最大长度在2.0μm以下。这样一来，能够使透明电极层17的紧贴性提高，同时能够适当地从p型半导体层13p回收激子。
所述覆盖率例如能够通过在使剥离层LF沉积到p型半导体层13p上的工序上下功夫来进行调节。具体而言，如图12所示，使剥离层LF沉积到p型半导体层13p上时，混入由构成剥离层LF的元素组成的粒子(此处为硅粒子或氧化硅的粒子。以下，称为晶粒20)。一般而言，剥离层LF由剥离时易于蚀刻的非晶硅构成。由于密度的影响等，晶粒20与非晶相比蚀刻速度较慢，因此即使剥离层LF的非晶硅部分溶解，晶粒20也不会溶解而能够残留到p型半导体层13p上。因此，只要对混入的晶粒量进行调节，就能够对所述覆盖率进行调节。
此外，在像本实施方式那样剥离层LF以氧化硅为主要成分的情况下，通过对剥离层LF的折射率进行调节，也能够对所述覆盖率进行调节。即，折射率与密度成正比例关系，折射率较高时基本上密度也较高。如果密度较高，则蚀刻速率较小，因此易于产生覆盖部19。其结果是，只要提高剥离层LF的折射率，就能够增大所述覆盖率。从将所述覆盖率设在0.2％以上16％以下的观点出发，优选在632nm的波长的光下，折射率的值在1.45以上1.90以下。
需要说明的是，就以氧化硅为主要成分的剥离层LF而言，例如能够通过用CVD法成膜时对压力进行调节，对折射率进行调节。详细而言，通过提高压力，易于得到致密的构造，从而易于得到折射率较高的剥离层LF。
就使晶粒混入剥离层LF的方法和对剥离层LF的折射率进行调节的方法而言，可以单独使用其中一种方法，也可以同时使用两种方法。
在使晶粒20混入剥离层LF的方法和对剥离层LF的折射率进行调节的方法中，均优选由多个层构成剥离层LF。例如，如图12所示，剥离层LF由层叠在p型半导体层13p上的第一剥离层LF1和层叠在该第一剥离层LF1上的第二剥离层LF2这两层构成时，仅对两层中的第一剥离层LF1进行使晶粒20混入或提高折射率的操作。这样一来，能够尽可能地缩短除去剥离层LF所花费的时间，同时能够对所述覆盖率进行调节。需要说明的是，在剥离层LF由多个层构成的情况下，剥离层LF可以由三层以上构成，但考虑到制造成本和生产性，优选由两层构成。
不管剥离层LF为单层还是多层，剥离层LF的膜厚都优选为整体在20nm以上600nm以下，特别优选在50nm以上450nm以下。在剥离层LF为多层的情况下，优选为在该范围内，与p型半导体层13p最近的层的厚膜最薄。
优选地，晶体基板11具有纹理构造TX，在形成在该晶体基板11的背面侧主面11SB上的p型半导体层13p和n型半导体层13n的各面上，包括反映了纹理构造TX的纹理构造(第二纹理构造)。
如果导电型半导体层13的表面具有纹理构造TX，则蚀刻溶液会因纹理构造TX的凹凸而易于渗入半导体层13中。因此，易于除去导电型半导体层13，即易于进行图案化。
需要说明的是，在本实施方式中，在晶体基板11的两主面11S，即正面侧主面11SU和背面侧主面11SB上设有纹理构造TX(第一纹理构造)，但也可以设在其中一主面上。即，在将纹理构造TX设在正面侧主面11SU上的情况下，对所受的光的捕获效应和封闭效应提高。另一方面，在将纹理构造TX设在背面侧主面11SB上的情况下，对光的捕获效果得到提高，并且，导电型半导体层13的图案化较容易。因此，晶体基板11的纹理构造TX至少设在一个主面11S上即可。此外，在本实施方式中，将两主面11S的纹理构造TX设为同一图案，但不限于此，也可以使正面侧主面11SU和背面侧主面11SB上的纹理构造TX的凹凸的大小不同。
需要说明的是，在图6所示的工序中，晶体基板11的背面侧主面11SB在非形成区域NA露出，但不限于此。即，在背面侧主面11SB的非形成区域NA上，残留有本征半导体层12p也无妨。只要p型半导体层13p被选择性地除去，且p型半导体层13p被除去的区域成为非形成区域NA即可。
在这样的情况下，能够省略在残留的剥离层LF和非形成区域NA上沉积n型半导体层13n之前，形成本征半导体层12n的工序。
此外，例如，在剥离层LF由所述第一剥离层LF1和所述第二剥离层LF2这两层构成的情况下，在图6所示的工序中，也可以是：在第二剥离层LF2上形成开口部，使蚀刻液通过形成的开口部附着到第一剥离层LF1上，除去蚀刻溶液所附着的层。而且，在图6所示的工序中，也可以是：如上所述，除去剥离层LF，并使蚀刻溶液也附着到p型半导体层13p上，除去蚀刻溶液所附着的p型半导体层13p。需要说明的是，该开口部的形成方法例如有产生裂缝等方法。
像这样，在第二剥离层LF2上形成开口部，使蚀刻溶液从该开口部通过，由此使蚀刻溶液可靠地附着到第二剥离层LF2上，而且可靠地附着到第一剥离层LF1上。因此，能高效率地除去整个剥离层LF。而且，通过除去剥离层LF，蚀刻溶液也会可靠地附着到被该剥离的层LF覆盖的p型半导体层13p上，由此使p型半导体层13p也被除去。这样一来，能够抑制剥离层LF和p型半导体层13p的溶解残余物。
此处公开的技术并不限于上述实施方式，在不脱离权利要求范围主旨的范围内可进行替换。
例如，在上述实施方式中，图5所示的工序中使用的半导体层为p型半导体层13p，但不限于此，也可以是n型半导体层13n。此外，晶体基板11的导电型也没有特别限定，可以是p型，也可以是n型。
上述实施方式仅为示例，不得对本公开的技术范围做限定性解释。本公开的技术的范围由权利要求的范围定义，属于权利要求的等同范围的任何变形、变更都包括在本公开的技术的范围内。
实施例
下面，根据实施例对本公开所涉及的技术进行具体说明。不过，本公开所涉及的技术不限于下述实施例。如下制备了实施例和比较例(参照[表1])。需要说明的是，在下述说明中，在实施例1～3和比较例1～3中，对条件相同的例子，没有特意进行区别。
[晶体基板]
首先，晶体基板采用厚度为200μm的单晶硅基板。在单晶硅基板的两主面上进行各向异性蚀刻。这样一来，在晶体基板上形成金字塔型的纹理构造。
[本征半导体层]
将晶体基板引入CVD装置，在引入的晶体基板的两主面上，形成由硅制成的本征半导体层(膜厚8nm)。制膜条件设为：基板温度为150℃，压力为120Pa，SiH4/H2流量比值为3/10，功率密度为0.011W/cm2。
[p型半导体层(第一导电型半导体层)]
将两主面上形成有本征半导体层的晶体基板引入CVD装置，在背面侧主面的本征半导体层上，形成p型氢化非晶硅系薄膜(膜厚10nm)。制膜条件设为：基板温度为150℃，压力为60Pa，SiH4/B2H6流量比值为1/3，功率密度为0.01W/cm2。B2H6气体的流量是B2H6由H2稀释至5000ppm的稀释气体的流量。
[剥离层]
使用等离子体CVD装置，在p型氢化非晶硅系薄膜上，形成以氧化硅(SiOX)为主要成分的剥离层，且该剥离层的膜厚为200nm。
在实施例1中，剥离层的制膜条件设为：基板温度为150℃，压力为50Pa，SiH4/CO2/H2流量比值为1/10/750，功率密度为0.15W/cm2。在实施例2中，SiH4/CO2/H2流量比值为1/10/650，其他条件与实施例1的制膜条件相同。在实施例3中，SiH4/CO2/H2流量比值为1/10/550，其他条件与实施例1的制膜条件相同。
在比较例1中，SiH4/CO2/H2流量比值为1/4/750，其他条件与实施例1～3的制膜条件相同。
在比较例2中，SiH4/CO2/H2流量比值为1/30/1000，其他条件与实施例1～3的制膜条件相同。
在比较例3中，SiH4/CO2/H2流量比值为1/10/350，其他条件与实施例1～3的制膜条件相同。
[剥离层和第一导电型半导体层的图案化]
首先，在形成有剥离层的晶体基板的背面侧主面上形成感光性抗蚀膜。通过光刻法对其进行曝光和显影，使要除去剥离层、p型半导体层以及本征半导体层的区域露出。将形成有多个层的晶体基板浸渍于含有1重量％的氟化氢作为蚀刻剂的加水氢氟酸－硝酸混合液，除去剥离层。用纯净水进行清洗之后，浸渍于在5.5重量％的氢氟酸中混合20ppm的臭氧而得到的臭氧/氢氟酸液，除去因剥离层被除去而露出的p型半导体层及其正下方的本征半导体层。下面，将该工序称为图案化工序。
[n型半导体层(第二导电型半导体层)]
在第一半导体层图案化工序之后，将露出的背面侧主面被浓度为2重量％的氢氟酸清洗后的晶体基板引入CVD装置，以与第一次的本征半导体层成模条件相同的成膜条件，在背面侧主面上形成本征半导体层(膜厚8nm)。接着，在形成的本征半导体层上，形成n型氢化非晶硅系薄膜(膜厚10nm)。制膜条件设为：基板温度为150℃，压力为60Pa，SiH4/PH3流量比值为1/2，功率密度为0.01W/cm2。PH3气体的流量是PH3由H2稀释至5000ppm的稀释气体的流量。
[剥离层和第二导电型半导体层的除去]
将形成有n型半导体层的晶体基板浸渍于5重量％的氢氟酸，将剥离层、覆盖该剥离层的n型半导体层以及位于剥离层与n型半导体层之间的本征半导体层一起除去。下面，将该工序称为剥离工序。
[电极层、低反射层]
使用磁控溅射装置，在晶体基板的导电型半导体层上形成作为透明电极层的基础的氧化物膜(膜厚100nm)。在晶体基板的受光面侧形成氮化硅层作为低反射层。透明导电性氧化物采用以10重量％的浓度含有氧化锡的氧化铟(ITO)，且用作靶。向装置的腔内引入氩与氧的混合气体，将腔内的压力设为0.6Pa。氩与氧的混合比率以电阻率达到最低(所谓的最小值)为条件。使用直流电源，以0.4W/cm2的功率密度成膜。
然后，通过光刻法，进行蚀刻，且保证仅留下导电型半导体层(p型半导体层和n型半导体层)上的透明导电性氧化物膜，来形成透明电极层。利用由该蚀刻形成的透明电极层，防止p型半导体层上的透明导电性氧化物膜与n型半导体层上的透明导电性氧化物膜之间的导通。
而且，在透明电极层上，用未稀释的银浆料(FUJIKURA KASEI CO.,LTD.制造：Dotite FA－333)进行丝网印刷，在温度为150℃的烘箱中进行60分钟的加热处理。这样一来，形成金属电极层。
下面，对背面接触型的太阳能电池的评价方法进行说明。评价结果参照[表1]、图13以及图14。
[膜厚及蚀刻性评价]
剥离层的膜厚或蚀刻状态使用SEM(场发射扫描电子显微镜S4800：Hitachi High-Tech Corporation制造)进行评价。在第一半导体层图案化工序之后，如果按照设计上的图案除去区域进行蚀刻，则记为“○”，如果剥离层被过度蚀刻，对太阳能电池特性带来不良影响，则记为“×”。
[折射率评价]
剥离层的折射率通过下述方法求出，即，在玻璃基板上以与实施例1～3和比较例1～3的制膜条件相同的条件制成薄膜，并用椭圆偏振光谱仪(商品名M2000，J.A.WoollamJapan制造)对其折射率进行测量即可。从拟合结果中提取632nm的波长的光下的折射率。
[覆盖率评价]
使用激光显微镜(装置名OPTELICS，Lasertec Corporation制造)以100倍的倍数对剥离工序后的晶体基板的背面的第一导电型半导体层的表面进行观察。通过图像处理，对覆盖部和第一导电型半导体层进行颜色区分，计算第一导电型半导体层的被覆盖部覆盖的部分的面积。然后，将第一导电型半导体层的被覆盖部覆盖的部分的面积设为S1，将第一导电型半导体层的与晶体基板侧相反一侧的整个面的面积设为S2，根据下式：
覆盖率(％)＝100×S1/S2
，计算覆盖率。
[紧贴性评价]
在形成有电极的太阳能电池单元上粘贴JIS Z1522中规定的胶带，垂直拉伸并进行评价。
如果拉伸时电极层发生剥离则记为“×”，如果电极层未发生剥离则记为“○”。
[I－V特性评价]
以100mW/cm2的光量照射大气质量(AM：air mass)1.5的基准太阳光，观察此时的I－V曲线。以－1.0V～+1.5V进行扫描，如果I－V曲线呈S字形(在－1.0V～+1.5V的范围内存在极值点)则记为“×”，如果I－V曲线未出现S字形的变化则记为“〇”。
[转换效率评价]
利用太阳模拟器，以100mW/cm2的光量照射大气质量(AM：air mass)1.5的基准太阳光，对太阳能电池的转换效率(Eff(％))进行测量。将实施例1的转换效率(太阳能电池特性)设为1.00，将其相对值记载到[表1]中。
[可靠性评价]
将形成有电极的太阳能电池单元用玻璃和背板层压而成的模块投入温度为85℃、湿度为85％的环境试验，对3000小时后的转换效率(Eff(％))进行测量。转换效率的测量利用太阳模拟器以100mW/cm2的光量照射大气质量(AM：air mass)1.5的基准太阳光来进行测量。将初始的转换效率设为1.00，将其相对值记载到[表1]中。
[表1]
在实施例1～3中，电极的紧贴性、I－V特性、太阳能电池特性以及可靠性均为良好。
由实施例1～3和比较例1～3的结果能确认到：在形成有覆盖部的例子(比较例2以外的例子)中，电极层的紧贴性良好。另一方面，可知：在覆盖率过高的情况下，I－V特性变差，太阳能电池特性变差。能够想到其原因在于，无法从第一导电型半导体层的被覆盖部覆盖的部分取出激子。即，确认到：为了使电极层的紧贴性提高，同时抑制太阳能电池特性变差，需要将覆盖率设在适当的范围内。参照图13可知：将实施例1的太阳能电池特性设为1.00时，为了使太阳能电池特性达到0.80以上，将覆盖率设在0.2％以上16％以下即可。由此可见，在本公开的技术中，0.2％以上16％以下的范围为优选的覆盖率的范围。
此外，由实施例1～3和比较例1～3的结果能确认到：剥离层的折射率越高，覆盖率越高。能够想到其原因在于，折射率越高，密度就越高，蚀刻时越难溶解。而且可知：如果折射率过低，则图案化工序中剥离层会被过度蚀刻。能够想到其原因在于，密度低则剥离层的构造疏散，蚀刻时的溶解速度较快。参照图14可知：将实施例1的太阳能电池特性设为1.00时，为了使太阳能电池特性达到0.80以上，将632nm的波长的光下的折射率设在1.45以上1.90以下即可。由此可见，在本公开的技术中，1.45以上1.90以下的范围为优选的折射率的范围。
概括而言，由剥离层覆盖第一导电型半导体层的一部分，由此能够得到第一导电型半导体层与电极层的电气接触(紧贴性)良好这一结果。尤其是与比较例相比，在实施例中，将覆盖率设在适当的范围内，由此得到太阳能电池特性良好这一结果。能够想到其原因在于，使构成剥离层的物质(此处为氧化硅)适度地残留到第一导电型半导体层上，由此不仅使第一导电型半导体层与电极层之间的紧贴性提高，还能抑制串联电阻上升。
此外，得到通过将剥离层的折射率设为适当的值，能够将覆盖率设在所述适当的范围内这一结果。尤其得到如果剥离层的折射率过低，则在图案化工序中，剥离层会被过度除去，因此无法得到充分的太阳能电池特性这一结果。可知：关于紧贴性较差的例子，尤其在可靠性方面存在问题。
－符号说明－
10 太阳能电池
11 晶体基板(半导体基板)
12 本征半导体层
13 导电型半导体层
13p p型半导体层[第一导电型的第一半导体层/第二导电型的第二半导体层]
13n n型半导体层[第二导电型的第二半导体层/第一导电型的第一半导体层]
15 电极层
17 透明电极层
18 金属电极层
19 覆盖部
20 晶粒(由构成剥离层的物质的晶体组成的粒子)
LF 剥离层

Claims (7)

1.一种太阳能电池的制造方法，其特征在于：
包括以下各个工序：
在半导体基板的彼此相对的两个主面中的一主面上，形成第一导电型的第一半导体层的工序，
在所述第一半导体层上层叠剥离层的工序，
选择性地除去所述第一半导体层和所述剥离层的工序，
在包括所述第一半导体层和所述剥离层的所述一主面上，形成第二导电型的第二半导体层的工序，
通过除去所述剥离层，除去覆盖所述剥离层的所述第二半导体层的工序，以及
分别在所述第一半导体层和所述第二半导体层上，形成由氧化物形成的透明电极层的工序，
在除去所述剥离层的工序中，除去所述剥离层，且保证在覆盖所述剥离层的所述第二半导体层被除去的状态下，所述第一半导体层的一部分被所述剥离层覆盖。
2.根据权利要求1所述的太阳能电池的制造方法，其特征在于：
将覆盖所述第一半导体层的所述剥离层设为覆盖部，将所述第一半导体层的被所述覆盖部覆盖的部分的面积设为S1，将所述第一半导体层的与所述半导体基板侧相反一侧的面的面积设为S2，则下式：
覆盖率％＝100×S1/S2
所定义的覆盖率在0.2％以上16％以下。
3.根据权利要求2所述的太阳能电池的制造方法，其特征在于：
从所述半导体基板的面垂直方向上的所述一主面侧观察时，所述覆盖部的最大长度在2.0μm以下。
4.根据权利要求1到3中任一项权利要求所述的太阳能电池的制造方法，其特征在于：
所述剥离层以氧化硅为主要成分，且构成为在波长632nm的光下的折射率在1.45以上1.90以下。
5.根据权利要求4所述的太阳能电池的制造方法，其特征在于：
所述剥离层由多个层构成，
构成所述剥离层的多个层中与所述第一半导体层最近的层以氧化硅为主要成分，且构成为在波长632nm的光下的折射率在1.45以上1.90以下。
6.根据权利要求1到5中任一项权利要求所述的太阳能电池的制造方法，其特征在于：
在所述第一半导体层上层叠所述剥离层的工序中，在所述剥离层为单层的情况下，层叠该剥离层时，使由构成该剥离层的元素组成的粒子混入该剥离层；在所述剥离层为多层的情况下，层叠与所述第一半导体层最近的剥离层时，使由构成该剥离层的元素组成的粒子混入该剥离层。
7.根据权利要求1到6中任一项权利要求所述的太阳能电池的制造方法，其特征在于：
所述半导体基板在所述两个主面上分别具有第一纹理构造，
形成在所述半导体基板的所述一主面上的所述第一半导体层和所述第二半导体层包括反映了所述第一纹理构造的第二纹理构造。
CN201980013505.2A 2018-02-23 2019-02-19 太阳能电池的制造方法 Active CN111727508B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018030800 2018-02-23
JP2018-030800 2018-02-23
PCT/JP2019/006135 WO2019163786A1 (ja) 2018-02-23 2019-02-19 太陽電池の製造方法

Publications (2)

Publication Number Publication Date
CN111727508A CN111727508A (zh) 2020-09-29
CN111727508B true CN111727508B (zh) 2023-09-29

Family

ID=67686824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980013505.2A Active CN111727508B (zh) 2018-02-23 2019-02-19 太阳能电池的制造方法

Country Status (3)

Country Link
JP (1) JP7183245B2 (zh)
CN (1) CN111727508B (zh)
WO (1) WO2019163786A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7458834B2 (ja) * 2020-03-12 2024-04-01 株式会社カネカ 太陽電池および太陽電池の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
JP2013197555A (ja) * 2012-03-23 2013-09-30 Sharp Corp 光電変換素子およびその製造方法
JP2014220462A (ja) * 2013-05-10 2014-11-20 三菱電機株式会社 太陽電池の製造方法
JP2016096201A (ja) * 2014-11-13 2016-05-26 シャープ株式会社 太陽電池および太陽電池の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5354383B2 (ja) * 2007-09-11 2013-11-27 国立大学法人東北大学 電子装置の製造方法
EP2430653B1 (en) * 2009-05-08 2019-03-13 1366 Technologies Inc. Porous lift-off layer for selective removal of deposited films
WO2012132655A1 (ja) 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
NL2013722B1 (en) * 2014-10-31 2016-10-04 Univ Delft Tech Back side contacted wafer-based solar cells with in-situ doped crystallized thin-film silicon and/or silicon oxide regions.
WO2016143698A1 (ja) * 2015-03-11 2016-09-15 シャープ株式会社 光電変換素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
JP2013197555A (ja) * 2012-03-23 2013-09-30 Sharp Corp 光電変換素子およびその製造方法
JP2014220462A (ja) * 2013-05-10 2014-11-20 三菱電機株式会社 太陽電池の製造方法
JP2016096201A (ja) * 2014-11-13 2016-05-26 シャープ株式会社 太陽電池および太陽電池の製造方法

Also Published As

Publication number Publication date
JP7183245B2 (ja) 2022-12-05
CN111727508A (zh) 2020-09-29
JPWO2019163786A1 (ja) 2021-02-04
WO2019163786A1 (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
KR101661768B1 (ko) 태양전지 및 이의 제조 방법
US8552520B2 (en) Semiconductor devices and methods for manufacturing the same
WO2013161127A1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
US9006564B2 (en) Method of manufacturing solar cell and solar cell
CN112088436B (zh) 太阳能电池的制造方法及用于该方法中的承载装置
JP2010129872A (ja) 太陽電池素子
US20140020742A1 (en) Photoelectric conversion device and method for producing photoelectric conversion device
US9653626B2 (en) Photoelectric conversion device and method for producing photoelectric conversion device
JP7228561B2 (ja) 太陽電池の製造方法
TWI761662B (zh) 太陽能電池之製造方法
TWI783063B (zh) 太陽電池之製造方法
JP7281444B2 (ja) 太陽電池の製造方法
CN111727508B (zh) 太阳能电池的制造方法
WO2019181834A1 (ja) 太陽電池の製造方法、および、太陽電池
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
CN111742416B (zh) 太阳能电池的制造方法
JP7353865B2 (ja) 太陽電池の製造方法
JPWO2015145886A1 (ja) 電極パターンの形成方法及び太陽電池の製造方法
WO2020022044A1 (ja) 太陽電池の製造方法
WO2020105265A1 (ja) 太陽電池の製造方法
CN112514034A (zh) 盒以及清洗浴槽套件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant