TWI783063B - 太陽電池之製造方法 - Google Patents

太陽電池之製造方法 Download PDF

Info

Publication number
TWI783063B
TWI783063B TW107136682A TW107136682A TWI783063B TW I783063 B TWI783063 B TW I783063B TW 107136682 A TW107136682 A TW 107136682A TW 107136682 A TW107136682 A TW 107136682A TW I783063 B TWI783063 B TW I783063B
Authority
TW
Taiwan
Prior art keywords
layer
lift
semiconductor layer
type semiconductor
mentioned
Prior art date
Application number
TW107136682A
Other languages
English (en)
Other versions
TW201931619A (zh
Inventor
三島良太
足立大輔
Original Assignee
日商鐘化股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鐘化股份有限公司 filed Critical 日商鐘化股份有限公司
Publication of TW201931619A publication Critical patent/TW201931619A/zh
Application granted granted Critical
Publication of TWI783063B publication Critical patent/TWI783063B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

本發明係高效率地製造背接觸式太陽電池。於包含結晶基板11之太陽電池10之製造方法中，包含第1步驟~第5步驟，於第2步驟中，對於p型半導體層13p，依序堆積並形成第1掀離層LF1及第2掀離層LF2，於第4步驟中，對於在第3步驟中殘留之第2掀離層LF2及無p型半導體層13p之非形成區域，堆積並形成n型半導體層13n，於第5步驟中，使用第1蝕刻溶液去除第1掀離層LF1及第2掀離層LF2，並亦去除堆積於第2掀離層LF2之n型半導體層13n。而且，p型半導體層13p、第1掀離層LF1及第2掀離層LF2對於第1蝕刻溶液之蝕刻速度滿足特定之關係式。

Description

太陽電池之製造方法
本發明係關於一種太陽電池之製造方法。
通常之太陽電池係於半導體基板之兩主面(受光面、背面)配置有電極之雙面電極型，近來，作為無由電極所致之遮蔽損失之太陽電池，開發出僅於背面配置有電極之背接觸(背面電極)式太陽電池。
背接觸式太陽電池必須於背面高精度地形成p型半導體層及n型半導體層等半導體層圖案，與雙面電極型太陽電池相比製造方法繁雜。作為用以簡化製造方法之技術，如專利文獻1所示，可列舉利用掀離法之半導體層圖案之形成技術。
即，如下之圖案化技術之開發正在推進：使用氧化矽(SiOx)或氮化矽作為掀離層(亦稱為遮罩層或犧牲層)，藉由去除該掀離層而去除形成於其上之半導體層，從而形成半導體層圖案。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-120863號公報
[發明所欲解決之問題]
然而，為了利用掀離法形成高精度之半導體層圖案，目前為止存在必須於去除掀離層之前實施掀離層本身之圖案化等導致生產性未必高之類之問題。
本發明係為了解決上述問題而完成者。而且，其目的在於高效率地製造背接觸式太陽電池。 [解決問題之技術手段]
於本發明之包含結晶基板之太陽電池之製造方法中，包括： 第1步驟，其係於上述結晶基板之一主面側形成第1導電型半導體層； 第2步驟，其係於上述第1導電型半導體層，依序堆積並形成包含矽系薄膜材料之第1掀離層及第2掀離層； 第3步驟，其係於上述一主面之一部分，去除上述第2掀離層、上述第1掀離層及上述第1導電型半導體層，藉此產生上述第1導電型半導體層之非形成區域，另一方面，於上述一主面之剩餘部分，殘留上述第1導電型半導體層、上述第1掀離層及上述第2掀離層； 第4步驟，其係於上述殘留之上述第2掀離層及上述非形成區域，堆積並形成第2導電型半導體層；以及 第5步驟，其係使用第1蝕刻溶液去除上述第1掀離層及上述第2掀離層，並亦去除堆積於上述第2掀離層之上述第2導電型半導體層；且 第1導電型半導體層、第1掀離層及第2掀離層相對於上述第1蝕刻溶液之蝕刻速度滿足以下關係式。 第1導電型半導體層之蝕刻速度＜第2掀離層之蝕刻速度＜第1掀離層之蝕刻速度…[關係式1] [發明之效果]
根據本發明，可高效率地製造背接觸式太陽電池。
若對本發明之一實施形態進行說明，則如下所述，但不限定於此。再者，為方便起見，亦有省略影線或構件符號等之情形，於此情形時，參照其他圖式。又，為方便起見，圖式中之各種構件之尺寸被調整為易於觀察。
以下，對太陽電池10進行詳細說明。圖2之模式性之剖視圖表示使用有矽製之結晶基板11之太陽電池10之構成圖。於該太陽電池10存在2個主面11S(11SU、11SB)，將相當於光入射之一側之結晶基板11之主面[正面側主面]11SU側稱為正面側，與此相對，將相當於相反側之另一主面[背面側主面]11SB側稱為背面側。而且，為方便起見，將正側設為欲使其較背面側更積極地受光之側(受光側)，且將不積極地受光之背面側設為非受光側進行說明。
又，該太陽電池係所謂之異質接面結晶矽太陽電池，且係於主面之僅一側(背面側)配置有電極層之背接觸式(背面電極型)太陽電池10。
太陽電池10包含結晶基板11、本徵半導體層12、導電型半導體層13(p型半導體層13p、n型半導體層13n)、低反射層14及電極層15(透明電極層17、金屬電極層18)。
再者，以下，為方便起見，有對與p型半導體層13p或n型半導體層13n個別地建立對應之構件，於構件編號之末尾附上｢p｣/｢n｣之情況。又，因如p型、n型般導電型不同，故可將一導電型稱為｢第1導電型｣，將另一導電型稱為｢第2導電型｣。
結晶基板11既可為由單晶矽形成之基板，亦可為由多晶矽形成之半導體基板。以下，列舉單晶矽基板為例進行說明。
結晶基板11之導電型既可為含有對矽原子導入電子之雜質(例如磷原子)之n型單晶矽基板，亦可為含有對矽原子導入電洞之雜質(例如硼原子)之p型單晶矽基板，以下，列舉被認為載子壽命較長之n型結晶基板為例進行說明。
又，自將接收到之光封閉之觀點來看，結晶基板11較佳為於2個主面11S之表面具有以山(凸)與谷(凹)之形式形成之紋理構造TX[第1紋理構造]。再者，紋理構造TX(凹凸面)係例如藉由應用結晶基板之(100)面之蝕刻速率與(111)面之蝕刻速率之差異之各向異性蝕刻形成。
又，結晶基板11之厚度較佳為250 μm以下。再者，測定厚度之情形時之測定方向係相對於結晶基板11之平均面(所謂平均面，意味著不依存於紋理構造TX之作為基板整體之面)之垂直方向。因此，以下將該垂直方向、即測定厚度之方向設為厚度方向。
若結晶基板11之厚度為250 μm以下，則矽之使用量減少，故容易確保矽基板，亦可謀求低成本化。而且，就僅於背面側回收在矽基板內藉由光激發產生之電洞及電子之背接觸構造而言，自有效率地進行各載子之回收之觀點來看較佳。
另一方面，若結晶基板11之厚度過薄，則可能會導致產生機械強度之降低或外界光(太陽光)無法充分地被擷取而使短路電流密度減小。因此，結晶基板之厚度較佳為50 μm以上，更佳為70 μm以上。再者，於在結晶基板之主面形成有紋理構造之情形時，結晶基板之厚度係以將受光側及背面側各自之凹凸構造中對向之凸之頂點連結的直線間之距離之平均值表示。
本徵半導體層12(12U、12p、12n)藉由覆蓋結晶基板11之兩主面11S(11SU、11SB)而抑制雜質向結晶基板11之擴散，且進行表面鈍化。再者，｢本徵(i型)｣之用語並不限定於不包含導電型雜質之完全本徵者，亦包含在矽系層可作為本徵層發揮功能之範圍內包含微量之n型雜質或p型雜質的｢弱n型｣或｢弱p型｣之實質上本徵之層。
本徵半導體層12之材料並無特別限定，較佳為非晶矽系薄膜，更佳為包含矽及氫之氫化非晶矽系薄膜(a-Si：H薄膜)。
又，本徵半導體層12之厚度並無特別限定，較佳為2 nm以上且20 nm以下。其原因在於：當厚度為2 nm以上時，作為鈍化層之效果提高，當厚度為20 nm以下時，可抑制因高電阻化產生之轉換特性之降低。
本徵半導體層12之形成方法並無特別限定，較佳為電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法。其原因在於，電漿CVD法會抑制雜質向單晶矽之擴散，且可有效地進行基板表面之鈍化。又，若為電漿CVD法，則藉由使本徵半導體層之膜中氫濃度於膜厚方向上變化，於進行載子回收時亦可形成有效之能隙分佈。
再者，作為利用電漿CVD法之薄膜之形成條件，例如較佳為基板溫度100℃以上且300℃以下，壓力20 Pa以上且2600 Pa以下，高頻功率密度0.003 W/cm2 以上且0.5 W/cm2 以下。
又，作為薄膜之形成中所使用之原料氣體，於本徵半導體層12之情形時較佳為SiH4 、Si2 H6 等含矽氣體、或將該等氣體與H2 混合而成者。
再者，於上述氣體中添加包含CH4 、NH3 、GeH4 等異種元素之氣體，形成碳化矽、氮化矽或矽鍺等矽合金，藉此，亦可適當地變更薄膜之能隙。
作為導電型半導體層13，可列舉p型半導體層13p及n型半導體層13n。如圖2所示，p型半導體層13p介隔本徵半導體層12p形成於結晶基板11之背面側之一部分，n型半導體層13n介隔本徵半導體層12n形成於結晶基板11之背面側之其他部分。即，本徵半導體層12作為發揮鈍化之作用之中間層，介置於p型半導體層13p及n型半導體層13n與結晶基板11之間。
p型半導體層13p及n型半導體層13n之膜厚並無特別限定，較佳為2 nm以上且20 nm以下。其原因在於：當厚度為2 nm以上時，作為鈍化層之效果提高，當厚度為20 nm以下時，可抑制因高電阻化產生之轉換特性之降低。
又，關於p型半導體層13p及n型半導體層13n，於結晶基板11之背面側，p型半導體層13p與n型半導體層13n以電性分離之方式經圖案化而配置。導電型半導體層13之寬度(例如若為線狀之圖案則為短邊長)較佳為50 μm以上且3000 μm以下，更佳為65 μm以上且1000 μm以下，進而較佳為80 μm以上且500 μm以下。
又，於經由導電型半導體層13將在結晶基板11上產生之載子取出之情形時，因電洞較電子有效質量大，故自使傳輸損失降低之觀點來看，較佳為p型半導體層13p較n型半導體層13n寬度窄。例如，p型半導體層13p之寬度與n型半導體層13n之寬度相比較佳為0.5倍以上且0.9倍以下，更佳為0.6倍以上且0.8倍以下。
又，p型半導體層13p係添加有p型摻雜劑(硼等)之矽層，自雜質擴散之抑制或串聯電阻抑制之觀點來看，較佳為由非晶矽形成。另一方面，n型半導體層13n係添加有n型摻雜劑(磷等)之矽層，其亦較佳為與p型半導體層13p同樣地由非晶矽層形成。
再者，作為原料氣體，較佳地使用SiH4 或Si2 H6 等含矽氣體、或矽系氣體與H2 之混合氣體。作為摻雜劑氣體，為了形成p型半導體層13p而較佳地使用B2 H6 等，為了形成n型半導體層而較佳地使用PH3 等。又，因B或P之類之雜質之添加量可為微量，故亦可使用利用原料氣體將摻雜劑氣體稀釋所得之混合氣體。
又，為了調整p型半導體層13p或n型半導體層13n之能隙，亦可添加包含CH4 、CO2 、NH3 、或GeH4 等異種元素之氣體，使p型半導體層13p或n型半導體層時13n合金化。
低反射層14係抑制太陽電池10所接收到之光之反射之層。作為低反射層14之材料，只要為使光透過之透光性材料，則並無特別限定，例如可列舉氧化矽、氮化矽、氧化鋅或氧化鈦。又，作為低反射層之形成方法，例如亦可利用分散有氧化鋅或氧化鈦等氧化物之奈米粒子之樹脂材料進行塗佈。
電極層15係以覆蓋於p型半導體層13p或n型半導體層13n上之方式形成，藉此電性連接於該等半導體層13。藉此，電極層15作為將通過p型半導體層13p或n型半導體層13n之載子引導至太陽電池10之外部之傳輸層發揮功能。
再者，電極層15亦可僅由導電性高之金屬形成，自與p型半導體層13p、n型半導體層13n之電性接合之觀點、或抑制作為電極材料之金屬向兩半導體層13p、13n之原子擴散之觀點來看，較佳為將由透明導電性氧化物形成之電極層15設置於金屬製電極層與p型半導體層13p、n型半導體層13n之間。
因此，於本說明書中，將由透明導電性氧化物形成之電極層15稱為透明電極層17，將金屬製之電極層15稱為金屬電極層18。又，如圖3之結晶基板11之背面側之俯視圖所示，有於梳齒形狀之p型半導體層13p及n型半導體層13n中，將形成於梳背部上之電極層稱為匯流排部，將形成於梳齒部上之電極層稱為指部之情況。
關於透明電極層17，作為材料並無特別限定，例如可列舉氧化鋅或者氧化銦；或於氧化銦中添加0.5重量%以上且15重量%以下、較佳為1重量%以上且10重量%以下之各種金屬氧化物例如氧化鈦、氧化錫、氧化鎢或者氧化鉬等所得之透明導電性氧化物。
又，透明電極層17之厚度較理想為20 nm以上且200 nm以下，作為適於此種膜厚之透明電極層之形成方法，例如可列舉濺鍍法等物理氣相沈積法(PVD)，或利用有機金屬化合物與氧或水之反應之化學氣相沈積(MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機物化學氣相沈積))法等。
關於金屬電極層18，作為材料未無特別限定，例如可列舉銀、銅、鋁或鎳等。
又，金屬電極層18之厚度較理想為1 μm以上且80 μm以下，作為適於此種膜厚金屬電極層18之形成方法，可列舉將材料膏進行噴墨或網版印刷之印刷法、或鍍覆法。但並不限定於此，於採用真空製程之情形時，亦可採用蒸鍍或濺鍍法。
又，p型半導體層13p、n型半導體層13n之梳齒部之寬度與形成於其等之上之金屬電極層18之寬度較佳為相同程度。但並不限定於此，金屬電極層18之寬度亦可較梳齒部之寬度窄。又，只要可防止金屬電極層18彼此之洩漏，則金屬電極層18之寬度亦可較梳齒部之寬度寬。
再者，於使本徵半導體層12、導電型半導體層13、低反射層14及電極層15對於結晶基板11積層之階段實施退火處理，以便實現各接合界面之鈍化、半導體層13及其界面中之缺陷能階之產生抑制、透明電極層17之低電阻化等。
作為退火處理，例如可列舉將配置有各層之結晶基板投入至已加熱至150℃以上且200℃以下之烘箱進行加熱處理。於此情形時，烘箱內之氣體氛圍亦可為大氣，但藉由使用氫氣或氮氣，可進行更有效之退火處理。又，退火處理亦可為對配置有各層之結晶基板使用紅外線加熱器照射紅外線之RTA(Rapid Thermal Annealing，快速升溫退火)處理。
此處，一面使用圖1A~圖1G，一面對如上所述之背接觸式太陽電池10之製造方法進行詳細說明。於該製法中，包含下述第1步驟~第5步驟。
首先，如圖1A所示，準備具有紋理構造之結晶基板11。然後，如圖1B所示，於結晶基板11之正面側之主面11SU上形成例如本徵半導體12U，進而，於該層12U上形成抗反射層14。再者，該抗反射層14係由自光封閉之觀點來看具有合適之光擷取係數及折射率之材料形成。作為此種材料，可列舉氮化矽、氧化矽或氮氧化矽。
其次，如圖1C所示，於結晶基板11之背面側之主面11SB上，例如利用i型非晶矽層形成本徵半導體層12p。然後，其次，於該本徵半導體層12p上形成p型半導體層13p。即，於作為結晶基板11之一主面之主面11SB側形成p型半導體層13p[第1步驟]。
又，如圖1C所示，於p型半導體層13p之上形成雙層型掀離層LF[第1掀離層LF1、第2掀離層LF2]。若詳細地說明，則於p型半導體層13p，依序堆積並形成例如包含矽系薄膜材料之第1掀離層LF1及第2掀離層LF2[第2步驟]。即，第1掀離層LF1形成於p型半導體層13p上，第2掀離層LF2形成於第1掀離層LF1上。
其後，如圖1D所示，於結晶基板11之主面11SB之一部分，去除第2掀離層LF2、第1掀離層LF1及p型半導體層13p，藉此產生無該p型半導體層13p之非形成區域NA，另一方面，於主面11SB之剩餘部分，至少殘留p型半導體層13p、第1掀離層LF1及第2掀離層LF2[第3步驟]。
此種圖案化之步驟係藉由光微影法即例如於一部分形成抗蝕膜(未圖示)且對未被抗蝕膜覆蓋之部分進行蝕刻而實現。於圖1D所示之情形時，將本徵半導體層12p、p型半導體層13p、第1掀離層LF1及第2掀離層LF2之該等層圖案化，藉此，於結晶基板11之主面11SB之一部分產生非形成區域NA(關於非形成區域NA之詳細情況將在下文進行敍述)。
再者，作為此種第3步驟中所使用之蝕刻溶液[第2蝕刻溶液]，例如可列舉氫氟酸與氧化性溶液之混合溶液(例如硝氟酸)、或使臭氧溶解於氫氟酸所得之溶液(以下為臭氧/氫氟酸)。又，於此情形時，有助於掀離層LF之蝕刻之蝕刻劑為氟化氫。
但，圖案化並不限於使用有抗蝕膜及蝕刻溶液之濕式蝕刻。圖案化例如既可為幹式蝕刻，亦可為使用有蝕刻膏等之圖案印刷。
其次，如圖1E所示，以覆蓋結晶基板11之主面11SB中之非形成區域NA、第2掀離層LF2之表面LF2s(參照圖1D)、及堆積並殘存之層(第2掀離層LF2、第1掀離層LF1、p型半導體層13p、本徵半導體層12p)之側面SE之方式，形成本徵半導體層12n，進而於該層12n之上形成n型半導體層13n(再者，將表面LF2s及側面SE亦稱為殘存面)。即，於殘留之第2掀離層LF2及結晶基板11之一主面11SB之非形成區域NA，堆積並形成n型半導體層13n[第4步驟]。
繼而，如圖1F所示，使用蝕刻溶液[第1蝕刻溶液]去除雙層型掀離層LF，亦將堆積於該層LF上之層(本徵半導體層12n、n型半導體層13n)自結晶基板11去除。即，使用蝕刻溶液去除第1掀離層LF1及第2掀離層LF2，亦去除堆積於第2掀離層LF2之n型半導體層13n[第5步驟]。再者，作為此種第5步驟(圖案化)中所使用之蝕刻溶液，例如可列舉氫氟酸。
又，p型半導體層13p、第1掀離層LF1及第2掀離層LF2相對於蝕刻液之蝕刻速度滿足以下關係式1。 p型半導體層13p之蝕刻速度＜第2掀離層LF2之蝕刻速度＜第1掀離層LF1之蝕刻速度…[關係式1]
此後，如圖1G所示，例如藉由使用遮罩之濺鍍法，於結晶基板11之背面側以產生隔離槽25之方式形成透明電極層17(17p、17n)。或，透明電極層17(17p、17n)亦可以如下方式形成：首先，不使用遮罩地形成透明導電性氧化物製之膜，其後，利用光微影法以僅殘留p型半導體層13p、n型半導體層13n上之透明導電性氧化物製之膜之方式進行蝕刻。
再者，藉由該隔離槽25，不易發生洩漏電流。進而，於透明電極層17上，例如使用具有開口之網篩(未圖示)，形成線狀之金屬電極層18(18p、18n)。根據以上，背面接合型太陽電池10中之各層之形成完成。
若以上之太陽電池10之製造方法中包含第1步驟~第5步驟，則可認為如下。
首先，掀離層LF形成為2層以上，蝕刻速度更快之層被設置於結晶基板11側(參照關係式1)。其目的在於藉由活用掀離層LF內之蝕刻速度之差，於第3步驟及第5步驟中提高蝕刻之精度且簡化圖案化步驟。
為了防止太陽電池10之不期望之短路或洩漏電流，重要的是蝕刻之精度即精度良好地形成導電型半導體層13或電極層15。於第3步驟中，掀離層LF之一部分發揮防止蝕刻溶液附著於所需部分之p型半導體層[第1導電型半導體層]13p之遮罩之作用。因此，經圖案化之p型半導體層13p之寬度依存於殘留之掀離層LF之寬度。
於是，當掀離層LF相對於蝕刻溶液之蝕刻速度過快時，掀離層LF容易於寬度方向上過度地被蝕刻(寬度較所需寬度窄)，因此掀離層LF之圖案精度可能降低。因此，認為掀離層相對於蝕刻液[第2蝕刻溶液]之蝕刻速度過快之情況欠佳。
另一方面，於第5步驟中，n型半導體層[第2導電型半導體層]13n不僅覆蓋第3步驟中殘留之掀離層LF，亦形成於所需位置(殘存之p型半導體層13p之旁側即非成型區域NA)。為了將所需位置之n型半導體層13n以圖案之形式殘留，且去除掀離層LF上之n型半導體層13n，較佳為掀離層LF相對於蝕刻液[第1蝕刻溶液]之蝕刻速度較快。又，自生產性之觀點來看，蝕刻速度較快者處理時間縮短，因而較佳。
如此，掀離層LF於第3步驟及第5步驟中被要求相反之蝕刻特性，只要掀離層LF滿足[關係式1]，該特性便將實現。
當於第3步驟中滿足關係式1時，於非成型區域NA中，第1掀離層LF1最快地被溶解，藉此，其上之第2掀離層LF2亦容易自結晶基板11背離(當然，第2掀離層LF2不僅背離，亦溶解)，進而，自第1掀離層LF1露出之p型半導體層13p亦溶解。
又，於第3步驟中，例如如圖1D所示，通過堆積並殘存之層(第2掀離層LF2、第1掀離層LF1、p型半導體層13p、本徵半導體層12p)之側面SE，即便第2掀離層LF2之下之第1掀離層LF1因蝕刻而被侵蝕，由於殘存有未被侵蝕之第1掀離層LF1，故與其相連之第2掀離層LF2亦殘留。因此，該殘留之第2掀離層LF2於第5步驟中作為掀離層LF發揮功能。再者，因所需部分之p型半導體層13p必須殘存，故與第1掀離層LF1及第2掀離層LF2相比，蝕刻速度較慢。
又，於第5步驟中，若作為下層之第1掀離層LF1完全被去除，則即便該層LF1上之第2掀離層LF2殘留，n型半導體層13n亦會被去除。即，第2導電型半導體層LF2、進而其上之n型半導體層13n被掀離。
如上所述，雙層型掀離層LF係以於第5步驟中大致完全去除為目標之層，為了於目前為止之步驟(例如第3步驟)中不被過度地蝕刻，蝕刻速度被設計成p型半導體層13p之蝕刻速度＜第2掀離層LF2之蝕刻速度＜第1掀離層LF1之蝕刻速度[關係式1]。又，與第3步驟同樣地，於第5步驟中所需部分之p型半導體層13p亦必須殘存，故p型半導體層13p之蝕刻速度較第1掀離層LF1及第2掀離層LF2之蝕刻速度慢。
如此，當使用滿足關係式1之p型半導體層13p及掀離層LF時，例如於第5步驟中，不進行使用有抗蝕膜之蝕刻而將n型半導體層13n圖案化。即，若為以上之太陽電池10之製造方法，則可簡化圖案化步驟，且可高效率地製造背接觸式太陽電池10。而且，圖案精度亦提高，故亦可防止太陽電池10之短路或洩漏，且可自該太陽電池10獲得高輸出。
再者，於第2步驟中，於在第1步驟中形成之p型半導體層13p上形成雙層之掀離層LF。然後，此等掀離層LF於第3步驟中被圖案化(例如蝕刻)，且於第5步驟與n型半導體層13n一起被去除。因此，掀離層LF較佳為以包含可溶解於第3步驟及第5步驟中所使用之蝕刻溶液之材料例如金屬系薄膜材料、金屬氧化物系薄膜材料或矽系薄膜材料之方式形成。再者，於此種材料中，亦較佳為矽系薄膜材料，例如較佳為以氧化矽為主成分之雙層之掀離層LF。
又，於如此將以氧化矽為主成分之膜應用於掀離層LF之情形時，第5步驟中之蝕刻液較佳為氫氟酸。於此情形時，蝕刻掀離層LF之蝕刻劑為氟化氫。又，掀離層LF之積層數亦可為2層以上，但就生產性之觀點而言較佳為2層。
然，作為用以使蝕刻速度滿足關係式1之1種設計，較好p型半導體層13p之主成分為矽，且第1掀離層LF1及第2掀離層LF2之主成分為氧化矽，但為了控制蝕刻速度，較佳為使密度產生差異。其原因在於：若密度較低，則蝕刻速率提高。
又，每一層之折射率之高低反映於密度之高低而變化，故例如較佳為如下所述(若密度較高則折射率亦提高且蝕刻速率較低，若密度較低則折射率亦變低且蝕刻速率提高)。
即，第1掀離層LF1及第2掀離層LF2係以氧化矽為主成分之層，利用550 nm之波長所測定之折射率較佳為滿足以下關係式。 第2掀離層LF2之折射率＞第1掀離層LF1之折射率…[關係式2]
再者，於掀離層LF為3層以上之情形時，只要於第1掀離層LF1之後形成折射率較第1掀離層LF1高之第2掀離層LF2便可。
又，就掀離層LF之組成之方面而言，於掀離層LF為以氧化矽為主成分之膜之情形時，將其主成分表示為SiOx時之x之值較佳為滿足以下關係式。 第1掀離層LF1之x＞第2掀離層LF2之x…[關係式3]
再者，x之值較佳為0.5以上且2.2以下範圍，進而較佳為1.2以上且2.0以下，特佳為1.4以上且1.9以下。較佳為於各範圍內設計大小關係。
再者，此處，x之值係以較通常之化學計量值(x=2.0)大之值為上限，其原因在於：於掀離層LF之薄膜形成製程中，有過度地包含氧之情形。
然，掀離層LF之膜厚整體上較佳為50 nm以上且600 nm以下，特佳為100 nm以上且450 nm以下。於該範圍中，較佳為第2掀離層LF2與第1掀離層LF1相比為厚膜。
再者，於使用雷射之圖案化步驟中，有因雷射照射面上之光散射而有多少難抑制損傷之情形，但藉由於結晶基板11之背面側亦形成紋理構造TX，可提高光之擷取效率。
又，於第3步驟，亦可蝕刻至本徵半導體層12為止，使結晶基板11之一部分露出。藉由如此，有利用光電轉換產生之載子之壽命之降低得到抑制之情形。
又，於第4步驟中，形成n型半導體層13n。n型半導體層13n成膜於結晶基板11之背面側之整個面。即，不僅形成於無p型半導體層13p之結晶基板11之一部分之面，亦形成於掀離層LF上。再者，於結晶基板11與n型半導體層13n之間亦可形成有本徵半導體層12n。
又，於第4步驟中在形成本徵半導體層12及n型半導體層13n之前，亦可存在將於第3步驟中露出之結晶基板11之表面洗淨之步驟。再者，進行洗淨之步驟之目的在於去除第3步驟中在結晶基板11之表面產生之缺陷或雜質，例如利用氫氟酸進行處理。
又，較佳為結晶基板11具有紋理構造TX，且於形成在該結晶基板11之主面11SB側之p型半導體層13p及n型半導體層13n之各面，包含反映出紋理構造TX之紋理構造[第2紋理構造]。
若為此種包含反映出紋理構造之半導體層13，則因凹凸而使得蝕刻溶液容易滲入至半導體層13，故該等層13容易被去除，即容易被圖案化。
再者，於圖1D中，在非形成區域NA中，結晶基板11之主面11SB之一部分露出，但並不限定於此，亦可為於主面11SB之一部分上殘留有本徵半導體層12p。總而言之，只要於結晶基板11之主面11SB之一部分將p型半導體層13p去除，藉此使無該層13p之(消失之)區域成為非形成區域NA便可。
如此一來，減少如下步驟：於殘留之第2掀離層LF2及非形成區域NA，在堆積並形成n型半導體層13n之前先形成本徵半導體層12n。
又，於第3步驟中，亦可於第2掀離層LF2形成開口部，並且使蝕刻溶液[第2蝕刻溶液]通過開口部附著於第1掀離層LF1，而將該第1掀離層LF1去除，進而，於第3步驟中，亦可如上述般去除第1掀離層LF1，並且使蝕刻溶液亦附著於p型半導體層13p，而將該p型半導體層13p去除。再者，作為該開口部之形成方法，例如可列舉如下方法：使用藉由光微影法而具有開口之抗蝕劑；藉由雷射等使該開口部之形成部分消失；或使該開口部之形成部分產生龜裂。
如此一來，藉由通過開口部，蝕刻溶液確實地附著於第2掀離層LF2，進而附著於第1掀離層LF1，故掀離層LF整體高效率地被去除。而且，藉由去除掀離層LF，蝕刻溶液亦確實地附著於被該層LF覆蓋之p型半導體層13p，且將p型半導體層13p去除。即，第2掀離層LF2、第1掀離層LF1及p型半導體層13p之溶解殘留得到抑制。
再者，較佳為第5步驟中使用之蝕刻溶液[第1蝕刻溶液]中所包含之蝕刻劑之濃度較第3步驟中使用之蝕刻溶液[第2蝕刻溶液]中所包含之蝕刻劑之濃度高。
如此一來，於第3步驟中使掀離層LF之一部分殘留，且於第5步驟中將掀離層去除，從而可簡單地進行所需之圖案化。
本發明並不限定於上述實施形態，可於請求項所示之範圍內進行各種變更。即，將於請求項所示之範圍內適當進行變更而得之技術手段組合所獲得之實施形態亦包含於本發明之技術範圍內。
例如，第1步驟中使用之半導體層為p型半導體層，但並不限定於此，亦可為n型半導體層。又，結晶基板之導電型亦無特別限定，既可為p型，亦可為n型。 [實施例]
以下，藉由實施例具體地說明本發明，但本發明並不限定於該等實施例。實施例及比較例係以如下方式製作(參照表1)。
[結晶基板] 首先，作為結晶基板，採用厚度200 μm之單晶矽基板。然後，於單晶矽基板之兩面進行各向異性蝕刻。藉此，於結晶基板形成稜錐型之紋理構造。
[本徵半導體層] 將結晶基板導入至CVD裝置，於該結晶基板之兩側之主面形成矽製之本徵半導體層(膜厚8 nm)。再者，成膜條件係將基板溫度設為150℃，將壓力設為120 Pa，將SiH4 /H2 流量比設為3/10，且將功率密度設為0.011 W/cm2 。
[p型半導體層(第1導電型半導體層)] 將於兩主面形成有本徵半導體層之結晶基板導入至CVD裝置，於背面側之主面之本徵半導體層上形成p型氫化非晶矽系薄膜(膜厚10 nm)[第1步驟]。再者，成膜條件係將基板溫度設為150℃，將壓力設為60 Pa，將SiH4 /B2 H6 流量比設為1/3，且將功率密度設為0.01 W/cm2 。又，B2 H6 氣體流量係利用H2 將B2 H6 稀釋至5000 ppm為止之稀釋氣體之流量。
[掀離層] 進而，使用CVD裝置，於p型氫化非晶矽系薄膜之上依序形成將主成分設為氧化矽(SiOx)之第1掀離層及第2掀離層。
再者，第1掀離層之成膜條件係將基板溫度設為180℃，將壓力設為50 Pa，將SiH4 /CO2 流量比設為1/7，且將功率密度設為0.3 W/cm2 。又，除將SiH4 /CO2 流量比設為1/5之方面以外，第2掀離層之成膜條件係設為與第1掀離層相同。而且，為了使兩掀離層均成為特定之膜厚，分別調整成膜時間。
又，藉由光電子分光法分析作為第1掀離層與第2掀離層之主成分之SiOx之組成，結果確認到關於x之值係第1掀離層較第2掀離層大。
[掀離層、第1導電型半導體層之圖案化] 於形成有p型半導體層之結晶基板之兩側之主面成膜感光性抗蝕膜。利用光微影法，於該結晶基板之背面側主面之一部分去除第2掀離層、第1掀離層及p型半導體層，產生該p型半導體層消失之非形成區域，另一方面，於背面側主面之剩餘部分，至少殘留有p型半導體層、第1掀離層及第2掀離層[第3步驟]。
再者，此時將形成有各種層之結晶基板浸漬於含有1重量%之氟化氫作為蝕刻劑之水合硝氟酸中，去除第1掀離層、第2掀離層。其後，將藉由第1掀離層、第2掀離層之去除而露出之p型半導體層及其正下方之本徵半導體層去除。即，於非形成區域中，使結晶基板之背面側主面露出。
再者，於實施例4中，使用含有5重量%之氟化氫之水合硝氟酸，與其他實施例相比將浸漬時間設為短時間。
[n型半導體層(第2導電型半導體層)] 於第3步驟後，將洗淨藉由2重量%氫氟酸而露出之背面側之主面後之結晶基板導入至CVD裝置，於背面側之主面與上述同樣地形成本徵半導體層(膜厚8 nm)，進而，於該層之上，形成n型氫化非晶矽系薄膜(膜厚10 nm)[第4步驟]。再者，成膜條件係基板溫度為150℃，壓力為60 Pa，SiH4 /PH3 /H2 流量比為1/2，且功率密度為0.01 W/cm2 。又，PH3 氣體流量係利用H2 將PH3 稀釋至5000 ppm為止之稀釋氣體之流量。
[掀離層、第2導電型半導體層之去除] 將形成有n型半導體層之結晶基板浸漬於含有3重量%之氟化氫作為蝕刻劑之氫氟酸中，集中地去除掀離層、n型半導體層及處於掀離層與n型半導體層之間之本徵半導體層[第5步驟]。
[電極層、低反射層] 使用磁控濺鍍裝置，於結晶基板之導電型半導體層上形成成為透明電極層之基底之膜(膜厚100 nm)。又，作為低反射層，於結晶基板之受光面側形成氮化矽層。作為透明導電性氧化物，使用含有10重量%之氧化錫之氧化銦(ITO)作為靶，將氬氣與氧氣之混合氣體導入至裝置之腔室內，以成為0.6 Pa之方式設定該腔室內之壓力。
再者，氬氣與氧氣之混合比率係設為電阻率成為最低之(所謂最低(bottom))條件。又，使用直流電源，以0.4 W/cm2 之功率密度進行成膜。
其次，利用光微影法，以僅殘留p型半導體層、n型半導體層上之透明導電性氧化物製之膜之方式進行蝕刻，形成透明電極層。利用藉由該蝕刻而完成之透明電極層，防止p型半導體層上之透明導電性氧化物製之膜與n型半導體層上之透明導電性氧化物製之膜之間之導通。
進而，於透明電極層上，不稀釋銀漿(藤倉化成製造 Dotite FA-333)而進行網版印刷，利用150℃之烘箱進行60分鐘之加熱處理。藉此，形成金屬電極層。
其次，對背接觸式太陽電池之評估方法進行說明。評估結果參照表1。
[膜厚、蝕刻性之評估] 掀離層之膜厚或蝕刻狀態係使用光學顯微鏡(BX51，Olympus光學工業公司製造)及SEM(Scanning Electron Microscope，掃描式電子顯微鏡)(場發射掃描式電子顯微鏡S4800，日立高新技術公司製造)予以評估。於第3步驟後，在可按照設計之圖案化去除區域進行蝕刻之情形時設為｢○｣，在掀離層過度地被蝕刻，對太陽電池特性產生不良影響之情形時設為｢×｣。於第5步驟中，在掀離層已被去除之情形時設為｢○｣，在掀離層殘留之情形時設為｢×｣。於比較例2中，在第3步驟中掀離層被去除，第5步驟以後之評估無法實現，故設為-。
[折射率之評估] 藉由利用分光橢圓偏光法(商品名M2000，J.A. Woollam公司製造)進行測定，而求出於相同條件下成膜於玻璃基板上之薄膜之折射率。自擬合結果中抽選550 nm之波長下之折射率。
[轉換效率之評估] 藉由太陽模擬器，以100 mW/cm2 之光量照射AM(air mass，氣團)1.5之基準太陽光，測定太陽電池之轉換效率(Eff(%))。將實施例1之轉換效率設為1.00，將其相對值記載於表1中。
[表1]
Figure 107136682-A0304-0001
於本次實施例、比較例中，第1掀離層相對於3重量%之氫氟酸之蝕刻速度為6.5 nm/秒，第2掀離層相對於3重量%之氫氟酸之蝕刻速度為0.3 nm/秒。
實施例1~4之圖案精度及太陽電池特性均為良好。第1掀離層之膜厚較厚之實施例2於第5步驟中去除掀離層所需之時間短，生產性優異。
又，針對於第3步驟使用含有1重量%之氟化氫之水合硝氟酸之實施例1~3，藉由光學顯微鏡觀察第3步驟後之圖案精度，結果，任一者之圖案精度均為良好。其中第1掀離層膜厚最薄且第1掀離層較第2掀離層薄之實施例3之圖案精度最為良好。
就電池內之均勻性之觀點而言，與實施例1相比，實施例4之圖案精度稍低，但不會對太陽電池特性帶來不良影響。
總括而言，實施例與比較例相比獲得藉由將掀離層積層而使太陽電池特性變得良好之結果。認為其原因在於，第3步驟、第5步驟之任一者皆均勻且精度良好地進行圖案化、蝕刻，藉此可使第1導電型半導體層及第2導電型半導體層之排列或與電極層之電性接觸(串聯電阻之上升抑制)良好。
尤其是，因於掀離層僅由高折射率層形成之情形時(比較例1)，於第5步驟中存在掀離層之殘渣，另一方面，因於掀離層僅由低折射率層形成之情形時(比較例2)，利用第3步驟之水合硝氟酸去除掀離層之大部分，故無法獲得充分之太陽電池特性。
10‧‧‧太陽電池 11‧‧‧結晶基板 11S‧‧‧主面 11SB‧‧‧主面 11SU‧‧‧主面 12‧‧‧本徵半導體層 12n‧‧‧本徵半導體層 12p‧‧‧本徵半導體層 12U‧‧‧本徵半導體層 13‧‧‧導電型半導體層 13p‧‧‧p型半導體層[第1導電型半導體層/第2導電型半導體層] 13n‧‧‧n型半導體層[第2導電型半導體層/第1導電型半導體層] 14‧‧‧低反射層 15‧‧‧電極層 15n‧‧‧電極層 15p‧‧‧電極層 17‧‧‧透明電極層 17n‧‧‧透明電極層 17p‧‧‧透明電極層 18‧‧‧金屬電極層 18n‧‧‧金屬電極層 18p‧‧‧金屬電極層 25‧‧‧隔離槽 LF‧‧‧掀離層 LF1‧‧‧第1掀離層 LF2‧‧‧第1掀離層 LF2s‧‧‧表面 NA‧‧‧非形成區域 SE‧‧‧側面 TX‧‧‧紋理構造
圖1A係表示太陽電池之製造方法之剖視圖。 圖1B係表示太陽電池之製造方法之剖視圖。 圖1C係表示太陽電池之製造方法之剖視圖。 圖1D係表示太陽電池之製造方法之剖視圖。 圖1E係表示太陽電池之製造方法之剖視圖。 圖1F係表示太陽電池之製造方法之剖視圖。 圖1G係表示太陽電池之製造方法之剖視圖。 圖2係表示太陽電池之剖視圖。 圖3係表示太陽電池之電極層之俯視圖。
10‧‧‧太陽電池
11‧‧‧結晶基板
11S‧‧‧主面
11SB‧‧‧主面
11SU‧‧‧主面
12n‧‧‧本徵半導體層
12p‧‧‧本徵半導體層
12U‧‧‧本徵半導體層
13p‧‧‧p型半導體層[第1導電型半導體層/第2導電型半導體層]
13n‧‧‧n型半導體層[第2導電型半導體層/第1導電型半導體層]
14‧‧‧低反射層
15‧‧‧電極層
15n‧‧‧電極層
15p‧‧‧電極層
17‧‧‧透明電極層
17n‧‧‧透明電極層
17p‧‧‧透明電極層
18‧‧‧金屬電極層
18n‧‧‧金屬電極層
18p‧‧‧金屬電極層
25‧‧‧隔離槽
LF‧‧‧掀離層
LF1‧‧‧第1掀離層
LF2‧‧‧第2掀離層
LF2s‧‧‧表面
NA‧‧‧非形成區域
SE‧‧‧側面
TX‧‧‧紋理構造

Claims (8)

  1. 一種包含結晶基板之太陽電池之製造方法，其包括：第1步驟，其係於上述結晶基板之一主面側形成第1導電型半導體層；第2步驟，其係對於上述第1導電型半導體層，依序堆積並形成包含以氧化矽為主成分之薄膜材料之第1掀離層及第2掀離層；第3步驟，其係於上述一主面之一部分，去除上述第2掀離層、上述第1掀離層及上述第1導電型半導體層，藉此產生上述第1導電型半導體層之非形成區域，另一方面，於上述一主面之剩餘部分，殘留上述第1導電型半導體層、上述第1掀離層及上述第2掀離層；第4步驟，其係對於上述殘留之上述第2掀離層及上述非形成區域，堆積並形成第2導電型半導體層；以及第5步驟，其係使用第1蝕刻溶液去除上述第1掀離層及上述第2掀離層，亦去除堆積於上述第2掀離層之上述第2導電型半導體層；且第1導電型半導體層、第1掀離層及第2掀離層對於上述第1蝕刻溶液之蝕刻速度滿足以下關係式1，上述第1掀離層及上述第2掀離層之利用550nm之波長所測定之折射率滿足以下關係式2：第1導電型半導體層之蝕刻速度<第2掀離層之蝕刻速度<第1掀離層之蝕刻速度…[關係式1]，第2掀離層之折射率>第1掀離層之折射率…[關係式2]。
  2. 如請求項1之太陽電池之製造方法，其中上述第1掀離層及上述第2掀離層係以氧化矽為主成分之膜，將其主成分表示為SiOx時之x之值滿足以下關係式：第1掀離層之x>第2掀離層之x…[關係式3]。
  3. 如請求項1至3中任一項之太陽電池之製造方法，其中上述結晶基板具有第1紋理構造，於形成在上述結晶基板之上述一主面側之上述第1導電型半導體層及上述第2導電型半導體層之各面，包含反映出上述第1紋理構造之第2紋理構造。
  4. 如請求項1至3中任一項之太陽電池之製造方法，其中於上述非形成區域中，上述結晶基板之上述一主面之一部分露出。
  5. 如請求項1至3中任一項之太陽電池之製造方法，其中於上述第3步驟中，在上述第2掀離層形成開口部，並且使第2蝕刻溶液通過上述開口部附著於上述第1掀離層，而去除該第1掀離層。
  6. 如請求項5之太陽電池之製造方法，其中於上述第3步驟中，去除上述第1掀離層，並且使上述第2蝕刻溶液亦附著於上述第1導電型半導體層，而去除該第1導電型半導體層。
  7. 如請求項5之太陽電池之製造方法，其中上述第1蝕刻溶液中所包含 之蝕刻劑之濃度較上述第2蝕刻溶液中所包含之蝕刻劑之濃度高。
  8. 如請求項6之太陽電池之製造方法，其中上述第1蝕刻溶液中所包含之蝕刻劑之濃度較上述第2蝕刻溶液中所包含之蝕刻劑之濃度高。
TW107136682A 2018-01-09 2018-10-18 太陽電池之製造方法 TWI783063B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-001320 2018-01-09
JP2018001320 2018-01-09

Publications (2)

Publication Number Publication Date
TW201931619A TW201931619A (zh) 2019-08-01
TWI783063B true TWI783063B (zh) 2022-11-11

Family

ID=67218555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136682A TWI783063B (zh) 2018-01-09 2018-10-18 太陽電池之製造方法

Country Status (4)

Country Link
JP (1) JPWO2019138613A1 (zh)
CN (1) CN111566825A (zh)
TW (1) TWI783063B (zh)
WO (1) WO2019138613A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163647A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
JP7353865B2 (ja) * 2019-08-22 2023-10-02 株式会社カネカ 太陽電池の製造方法
CN115376900A (zh) * 2022-08-24 2022-11-22 普乐新能源科技(徐州)有限公司 一种硅片原位掺杂方法及电池制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156665A (en) * 1998-04-13 2000-12-05 Lucent Technologies Inc. Trilayer lift-off process for semiconductor device metallization
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
CN105684159A (zh) * 2013-10-25 2016-06-15 夏普株式会社 光电转换装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111261A (ja) * 1993-08-16 1995-04-25 Canon Sales Co Inc 成膜装置及び成膜方法
JPH10190003A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP6692797B2 (ja) * 2015-03-31 2020-05-13 株式会社カネカ 太陽電池及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156665A (en) * 1998-04-13 2000-12-05 Lucent Technologies Inc. Trilayer lift-off process for semiconductor device metallization
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
CN105684159A (zh) * 2013-10-25 2016-06-15 夏普株式会社 光电转换装置

Also Published As

Publication number Publication date
CN111566825A (zh) 2020-08-21
WO2019138613A1 (ja) 2019-07-18
TW201931619A (zh) 2019-08-01
JPWO2019138613A1 (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
JP5863391B2 (ja) 結晶シリコン系太陽電池の製造方法
JP5174635B2 (ja) 太陽電池素子
JP2012060080A (ja) 結晶太陽電池及びその製造方法
TWI783063B (zh) 太陽電池之製造方法
JP2010123859A (ja) 太陽電池素子および太陽電池素子の製造方法
JP2010147324A (ja) 太陽電池素子および太陽電池素子の製造方法
TWI761662B (zh) 太陽能電池之製造方法
TW201532292A (zh) 太陽電池及太陽電池之製造方法
JP7228561B2 (ja) 太陽電池の製造方法
JP5323827B2 (ja) 光起電力装置およびその製造方法
JP7281444B2 (ja) 太陽電池の製造方法
CN111403551A (zh) 一种高效单晶硅perc太阳能电池的制备方法
CN110476256B (zh) 太阳能电池、太阳能电池模块和太阳能电池的制造方法
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
JP7183245B2 (ja) 太陽電池の製造方法
JP7237920B2 (ja) 太陽電池の製造方法
JP5452755B2 (ja) 光起電力装置の製造方法
WO2020022044A1 (ja) 太陽電池の製造方法
JP2010258167A (ja) 太陽電池の製造方法
JP7361045B2 (ja) 太陽電池の製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JP2022064104A (ja) 太陽電池
JP2020096126A (ja) 裏面電極型太陽電池の製造方法