CN111742416B - 太阳能电池的制造方法 - Google Patents

太阳能电池的制造方法 Download PDF

Info

Publication number
CN111742416B
CN111742416B CN201980014438.6A CN201980014438A CN111742416B CN 111742416 B CN111742416 B CN 111742416B CN 201980014438 A CN201980014438 A CN 201980014438A CN 111742416 B CN111742416 B CN 111742416B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
etching
type semiconductor
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980014438.6A
Other languages
English (en)
Other versions
CN111742416A (zh
Inventor
中野邦裕
三岛良太
口山崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN111742416A publication Critical patent/CN111742416A/zh
Application granted granted Critical
Publication of CN111742416B publication Critical patent/CN111742416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一种太阳能电池的制造方法，包含：在晶体基板(11)的一个主面(11S)上形成p型半导体层(13p)的工序、在p型半导体层(13p)上层叠以氧化物为主成分的剥离层(LF)的工序、选择性地除去p型半导体层(13p)和剥离层(LF)的工序，在选择性地除去p型半导体层(13p)和剥离层(LF)的工序中，进行使用2种以上的不同蚀刻液的湿式蚀刻，以使从晶体基板(11)的表面垂直方向的一个主面侧观察，p型半导体层(13p)的蚀刻面积小于或等于剥离层(LF)的蚀刻面积。

Description

太阳能电池的制造方法
技术领域
在此公开的技术属于关于太阳能电池的制造方法的技术领域。
背景技术
一般的太阳能电池为在半导体基板的两面(受光面和背面)配置有电极的两面电极型，近来，作为没有因电极所致的屏蔽损耗的太阳能电池，开发出了如专利文献1所记载的仅背面配置有电极的背面接触(背面电极)型太阳能电池。
背面接触型太阳能电池必须在背面以高精度形成p型半导体层和n型半导体层等半导体层图案，与两面电极型的太阳能电池相比制造方法繁琐。作为用于将制造方法简化的技术，如专利文献1所记载的那样，可举出基于剥离(lift-off)法的半导体层图案的形成技术。即，通过除去剥离层，并除去形成于该剥离层上的半导体层来进行形成半导体层图案的图案化技术的开发。
现有技术文献
专利文献
专利文献1：日本特开2013－120863号
发明内容
然而，在专利文献1所记载的方法中，剥离层和半导体层的溶解性相似的情况下，有时会除去不希望除去的层，有可能导致图案化精度或生产率不高。
在此公开的技术是鉴于上述方面而进行的，其目的在于高效地制造高性能的背面接触型太阳能电池。
为了解决上述课题，在此公开的技术构成如下，即，包含如下工序：在半导体基板中的相互对置的2个主面的一个主面上形成第1导电型的第1半导体层的工序、在上述第1半导体层上层叠以氧化物为主成分的剥离层的工序、通过蚀刻而选择性地除去上述第1半导体层和上述剥离层的工序、在包含上述第1半导体层和上述剥离层的上述一个主面上形成第2导电型的第2半导体层的工序、以及通过除去上述剥离层而除去覆盖上述剥离层的上述第2半导体层的工序，在选择性地除去上述第1半导体层和上述剥离层的工序中，从上述半导体基板的表面垂直方向的上述一个主面侧观察，通过使用2种以上的不同蚀刻液的湿式蚀刻而除去上述第1半导体层和上述剥离层，以使上述第1半导体层的蚀刻面积小于或等于上述剥离层的蚀刻面积。
根据在此公开的技术，能够高效地制造高性能的背面接触型太阳能电池。
附图说明
图1是部分地表示例示的实施方式的太阳能电池的截面示意图。
图2是表示构成太阳能电池的晶体基板的背侧主面的俯视图。
图3是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图4是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图5是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图6是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图7是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图8是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图9是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图10是表示太阳能电池的制造方法的一个工序的部分截面示意图。
图11是从晶体基板的表面垂直方向的背侧主面侧观察图7的工序结束时的状态的俯视图。
图12是表示本实施方式的变形例的相当于图8的图。
图13是表示本实施方式的变形例的相当于图9的图。
具体实施方式
参照附图对例示的实施方式进行说明。
图1示出本实施方式的太阳能电池(电池单元)的部分截面图。如图1所示，本实施方式的太阳能电池10使用硅(Si)制的晶体基板11。晶体基板11具有相互对置的2个主面11S(11SU、11SB)。这里，将光入射的主面称为表侧主面11SU，将与其相反的一侧的主面称为背侧主面11SB。为了方便起见，对于表侧主面11SU，将与背侧主面11SB相比积极接受光的一侧作为受光侧，将不积极接受光的一侧作为非受光侧。
本实施方式的太阳能电池10是所谓的异质结晶体硅太阳能电池，为将电极层配置于背侧主面11SB的背面接触型(背面电极型)太阳能电池。
太阳能电池10包含晶体基板11、本征半导体层12、导电型半导体层13(p型半导体层13p、n型半导体层13n)、低反射层14和电极层15(透明电极层17、金属电极层18)。
以下，为了方便起见，在与p型半导体层13p或n型半导体层13n分别独立地对应的部件中有时在参照符号的末尾附加“p”或“n”。另外，像p型、n型这样导电类型不同，因此也有时将一方的导电型称为“第1导电型”，将另一方的导电型称为“第2导电型”。
晶体基板11可以是由单晶硅形成的半导体基板，也可以是由多晶硅形成的半导体基板。以下，以单晶硅基板为例进行说明。
对于晶体基板11的导电型，可以是导入了对硅原子导入电子的杂质(例如，磷(P)原子)的n型单晶硅基板，也可以是导入了对硅原子导入空穴的杂质(例如，硼(B))原子)的p型单晶硅基板。以下，以载流子寿命长的n型的单晶体基板为例进行说明。
另外，从预先将接受到的光封闭的观点考虑，晶体基板11可以在2个主面11S的表面具有由峰(凸)和谷(凹)构成的纹理结构TX(第1纹理结构)。应予说明，纹理结构TX(凹凸面)例如可以通过利用晶体基板11中的晶面取向为(100)晶面的蚀刻速率与晶面取向为(111)晶面的蚀刻速率之差的各向异性蚀刻来形成。
晶体基板11的厚度可以为250μm以下。应予说明，测定厚度时的测定方向是相对于晶体基板11的平均面(平均面是指不依赖于纹理结构TX的作为基板整体的面)的垂直方向。以后，将该垂直方向、即、测定厚度的方向作为表面垂直方向。
纹理结构TX中的凹凸的大小例如可以用顶点的个数来定义。在本实施方式中，从光获取性能和生产率的观点考虑，顶点的个数优选在50000个/mm2～100000个/mm2的范围，特别优选为70000个/mm2个～85000个/mm2。
如果晶体基板11的厚度为250μm以下，则可减少硅的使用量，因此易于确保硅基板，实现低成本化。而且，从各激子的自由行程的观点考虑，仅在背面侧回收硅基板内由光激发而生成的空穴和电子的背面接触结构中也是优选的。
另一方面，如果晶体基板11的厚度过小，则会导致机械强度降低，或者无法充分吸收外界光(太阳光)而导致短路电流密度减小。因此，晶体基板11的厚度优选为50μm以上，更优选为70μm以上。在晶体基板11的主面形成纹理结构TX时，晶体基板11的厚度由将受光侧和背面侧各自的凹凸结构中的凸的顶点连接而成的直线间的距离表示。
本征半导体层12(12U、12p、12n)通过覆盖晶体基板11的两主面11S(11SU、11SB)来抑制杂质向晶体基板11的扩散，同时进行表面钝化。应予说明，“本征(i型)”不限于不含有导电性杂质的完全本征，也包含在硅系层可作为本征层发挥功能的范围含有微量的n型杂质或p型杂质的“弱n型”或“弱p型”这样实质上为本征的层。
应予说明，本征半导体层12(12U、12p、12n)并非必需的，可以根据需要而适当地形成。
本征半导体层12的材料没有特别限定可以是非晶硅系薄膜，也可以是含有硅和氢的氢化非晶硅系薄膜(a－Si：H薄膜)。应予说明，这里所说的非晶是指不具有长程有秩序的结构。即，不仅包含完全无序的结构，还包含短程有序的结构。
本征半导体层12的厚度没有特别限定，可以为2nm～20nm。这是由于如果厚度为2nm以上，则作为钝化层的效果提高，如果厚度为20nm以下，则抑制由高电阻化导致的转换特性的降低。
本征半导体层12的形成方法没有特别限定，可使用等离子体CVD(等离子体化学气相沉积Plasma enhanced Chemical Vapor Deposition)法。根据该方法，既能够抑制杂质向单晶硅的扩散，又能够有效地进行基板表面的钝化。另外，如果为等离子体CVD法，则通过使本征半导体层12的层中的氢浓度在其厚度方向变化，还能够形成对载流子的回收有效的能隙分布(energy gap profile)。
应予说明，作为基于等离子体CVD法的薄膜的成膜条件，例如，可以为基板温度100℃～300℃、压力20Pa～2600Pa和高频功率密度0.003W/cm2～0.5W/cm2。
另外，作为用于形成薄膜的原料气体，在本征半导体层12的情况下，可以为甲硅烷(SiH4)和乙硅烷(Si2H6)等含硅气体、或将这些气体和氢(H2)混合后的气体。
应予说明，还可以通过向上述气体中添加甲烷(CH4)、氨(NH3)或甲锗烷(GeH4)等含有不同种类的元素的气体，形成碳化硅(SiC)、氮化硅(SiNX)或硅锗(SIGe)等硅化合物而适当地变更薄膜的能隙。
作为导电型半导体层13，可举出p型半导体层13p和n型半导体层13n。如图1所示，p型半导体层13p隔着本征半导体层12p而形成于晶体基板11的背侧主面11SB的一部分。n型半导体层13n隔着本征半导体层12n而形成于晶体基板11的背侧主面的另一部分。即，本征半导体层12作为起到钝化作用的中间层而分别介于p型半导体层13p与晶体基板11之间和n型半导体层13n与晶体基板11之间。
p型半导体层13p和n型半导体层13n的各厚度没有特别限定，可以为2nm～20nm。这是由于如果厚度为2nm以上，则作为钝化层的效果提高，如果厚度为20nm以下，则抑制由高电阻化导致的转换特性的降低。
p型半导体层13p和n型半导体层13n配置于晶体基板11的背侧以使p型半导体层13p和n型半导体层13n介由本征半导体层12进行电分离。导电型半导体层13的宽度可以为50μm～3000μm，也可以为80μm～500μm。应予说明，半导体层12、13的宽度和电极层17、18的宽度只要没有特别限定，就是指经图案化的各层的一部分的长度，即，与通过图案化而成为例如线状的一部分的延伸方向正交的方向的长度。
本实施方式的太阳能电池10中，本征半导体层12n的一部分和n型半导体层13n的一部分形成于p型半导体层13p上。本征半导体层12n和n型半导体层13n中的形成于p型半导体层13p上的部分以宽度方向的边缘大致在一个面上的方式构成。
晶体基板11内生成的光激子(载流子)介由导电型半导体层13被提取时，空穴的有效质量大于电子。因此，从减少传输损耗的观点考虑，p型半导体层13p的宽度可以比n型半导体层13n窄。例如，p型半导体层13p的宽度可以为n型半导体层13n的宽度的0.5倍～0.9倍，另外，也可以为0.6倍～0.8倍。
p型半导体层13p为添加有p型掺杂剂(硼等)的硅层，从抑制杂质扩散或抑制串联电阻的观点考虑，可以由非晶硅形成。另一方面，n型半导体层13n为添加了n型掺杂剂(磷等)的硅层，与p型半导体层13p同样，也可以由非晶硅层形成。
作为导电型半导体层13的原料气体，可以使用甲硅烷(SiH4)或乙硅烷(Si2H6)等含硅气体或硅系气体和氢(H2)的混合气体。作为掺杂剂气体，在p型半导体层13p的形成中使用乙硼烷(B2H6)等，在n型半导体层的形成中使用磷化氢(PH3)等。另外，由于硼(B)或磷(P)这样的杂质的添加量可以为微量，因此可以使用将掺杂剂气体用原料气体稀释后的混合气体。
另外，为了调整p型半导体层13p或n型半导体层13n的能隙，可以通过添加甲烷(CH4)、二氧化碳(CO2)、氨(NH3)或甲锗烷(GeH4)等含有不同种类的元素的气体而使p型半导体层13p或n型半导体层13n合金化。
低反射层14是抑制太阳能电池10所接受的光的反射的层。低反射层14的材料只要是使光透过的透光性的材料，就没有特别限定，例如，可举出氧化硅(SiOX)、氮化硅(SiNX)、氧化锌(ZnO)或氧化钛(TiOX)。另外，作为低反射层14的形成方法，例如，可以用分散有氧化锌或氧化钛等氧化物的纳米粒子的树脂材料进行涂布。
电极层15以分别覆盖p型半导体层13p或n型半导体层13n的方式形成，与各导电型半导体层13进行电连接。由此，电极层15作为传导p型半导体层13p或n型半导体层13n中产生的载流子的输送层而发挥功能。应予说明，与各半导体层13p、13n对应的电极层15p、15n通过分开配置来防止p型半导体层13p与n型半导体层13n的短路。
另外，电极层15可以仅由导电性高的金属形成。另外，从与p型半导体层13p和n型半导体层13n各自的电接合的观点考虑，或者从抑制原子向作为电极材料的金属的两个半导体层13p、13n扩散的观点考虑，可以将由透明导电性氧化物构成的电极层15分别设置于金属制的电极层与p型半导体层13p之间和金属制的电极层与n型半导体层13n之间。
本实施方式中，将由透明导电性氧化物形成的电极层15称为透明电极层17，将金属制的电极层15称为金属电极层18。另外，如图2中示出的晶体基板11的背侧主面11SB的俯视图所示，在分别具有梳齿形状的p型半导体层13p和n型半导体层13n中，有时将形成于梳背部上的电极层称为主栅(bus bar)部，将形成于梳齿部上的电极层称为细栅(finger)部。
透明电极层17的材料没有特别限定，例如，可举出氧化锌(ZnO)或氧化铟(InOX)、或者在氧化铟中以1重量％～10重量％添加了各种金属氧化物、例如氧化钛(TiOX)、氧化锡(SnOX)、氧化钨(WOX)或氧化钼(MoOX)等的透明导电性氧化物。
透明电极层17的厚度可以为20nm～200nm。适于该厚度的透明电极层的形成方法例如，可举出溅射法等物理气相沉积(PVD：physical Vapor Deposition)法、或利用有机金属化合物与氧或水的反应的金属有机化学气相沉积法(MOCVD：Metal-Organic ChemicalVapor Deposition)法等。
金属电极层18的材料没有特别限定，例如，可举出银(Ag)、铜(Cu)、铝(Al)或镍(Ni)等。
金属电极层18的厚度可以为1μm～80μm。适于该厚度的金属电极层18的形成方法，可举出对材料糊进行喷墨的印刷或进行丝网印刷的印刷法、或者镀覆法。但是，不限定于此，采用真空工艺的情况下，可以采用蒸镀或溅射法。
另外，p型半导体层13p和n型半导体层13n中的梳齿部的宽度与形成于该梳齿部上的金属电极层18的宽度可以为相同程度。其中，金属电极层18的宽度可以比梳齿部的宽度窄。另外，只要是防止金属电极层18彼此的漏电流的构成，金属电极层18的宽度就可以比梳齿部的宽度更宽。
本实施方式中，为了各接合面的钝化、抑制导电型半导体层13及其界面中的缺陷能级的产生以及透明电极层17中的透明导电性氧化物的结晶化，在晶体基板11的背侧主面11SB上层叠有本征半导体层12、导电型半导体层13、低反射层14和电极层15的状态下实施规定的退火处理。
本实施方式的退火处理中，例如，可举出将形成有上述各层的晶体基板11投入于加热到150℃～200℃的烘箱而进行的退火处理。该情况下，烘箱内的气氛可以为大气，进而，如果使用氢或氮，则可进行更有效的退火处理。另外，该退火处理可以为利用红外线加热器对形成有各层的晶体基板11照射红外线的RTA(快速热退火，Rapid ThermalAnnealing)处理。
[太阳能电池的制造方法]
以下，参照图3～图9对本实施方式的太阳能电池10的制造方法进行说明。
首先，如图3所示，准备在表侧主面11SU和背侧主面11SB分别具有纹理结构TX的晶体基板11。
接下来，如图4所示，在晶体基板11的表侧主面11SU上例如形成本征半导体层12U。接着，在所形成的本征半导体层12U上形成低反射层14。从封闭光的观点考虑，在低反射层14中使用具有适当的光吸收系数和折射率的氮化硅(SiNX)或氧化硅(SiOX)。
接下来，如图5所示，在晶体基板11的背侧主面11SB上例如形成使用i型非晶硅的本征半导体层12p。接着，在所形成的本征半导体层12p上形成p型半导体层13p。由此，在晶体基板11的一个主面、即背侧主面11SB上形成p型半导体层13p。这样，在本实施方式中，形成p型半导体层(第1半导体层)13p的工序包含在形成p型半导体层13p之前在晶体基板(半导体基板)11的一个主面(背侧主面)11S上形成本征半导体层(第1本征半导体层)12p的工序。
其后，在所形成的p型半导体层13p上形成剥离层LF。在本实施方式中，剥离层LF以氧化物为主成分而构成。具体而言，剥离层LF以选自铟(In)、锌(Zn)、锡(SnO)、铝(Al)和硅(Si)中的1种以上的元素的氧化物为主成分而构成。剥离层LF不必是上述元素中的1种构成的氧化物(例如，氧化铟(InOX))，例如，可以选择铟－锡复合氧化物、铟－铝复合氧化物、铟－硅复合氧化物、锌－硅复合氧化物、锌－锡复合氧化物、锌－铝复合氧化物、铝－硅复合氧化物等3元型、铟－锌－锡复合氧化物、锌－锡－硅复合氧化物等4元型等。
剥离层LF可以通过真空工艺、特别是CVD法、溅射法而形成。这些方法中能够在不大大改变组成的情况下利用原料气体的流量比、压力、等离子体放电时的电压等来控制膜质。此外，也可以通过在膜厚方向改变上述制膜条件来调整膜厚方向的蚀刻特性。另外，利用真空工艺而形成的氧化物的结构没有特别限定，例如可举出在层的内部含有物理或化学性空隙(缺陷)的结构。如果利用真空工艺来形成剥离层LF，则生长的晶粒以几乎垂直于成膜面而堆积的方式生长。该情况下，产生许多由生长的晶粒形成的晶粒体，这些晶粒体彼此之间有时产生空隙。为含有这样的空隙的剥离层LF的情况下，蚀刻溶液容易侵入到层内部，因此也有时蚀刻速度加快。因此，能够缩短后述的剥离的时间。
接下来，如图6和图7所示，在晶体基板11的背侧主面11SB中，将剥离层LF和p型半导体层13p图案化。由此，产生不形成p型半导体层13p的非形成区域NA。另一方面，在晶体基板11的背侧主面11SB上未被蚀刻的区域残留剥离层LF和p型半导体层13p。
图6和图7的工序中，以从晶体基板11的表面垂直方向的背侧主面11SB侧观察，本征半导体层12p和p型半导体层13p的因蚀刻而溶解的面积(以下，称为蚀刻面积)小于或等于剥离层LF的蚀刻面积的方式，通过使用2种以上的不同蚀刻液的湿式蚀刻而除去本征半导体层12p、p型半导体层13p和剥离层LF。更详细而言，以从晶体基板11的表面垂直方向的背侧主面11SB侧观察，本征半导体层12p和p型半导体层13p的宽度大于或等于剥离层LF的宽度的方式除去本征半导体层12p、p型半导体层13p和剥离层LF。
在实际的工序中，如图6所示，通过使用第1蚀刻液的湿式蚀刻而选择性地除去剥离层后，如图7所示，通过使用第2蚀刻液的湿式蚀刻而选择性地除去本征半导体层12和p型半导体层。
这样的图案化工序可以通过光刻法、例如在剥离层LF上形成具有规定图案的抗蚀膜(未图示)，对被形成的抗蚀膜掩盖的区域进行蚀刻而实现。如图6和图7所示，通过对本征半导体层12p、p型半导体层13p和剥离层LF的各层进行图案化，从而在晶体基板11的背侧主面11SB的一部分区域产生非形成区域NA、即背侧主面11SB的露出区域。应予说明，非形成区域NA的详细内容进行后述。
作为图6所示的工序中使用的第1蚀刻液，例如，可使用盐酸或硝酸等强酸系蚀刻液。另一方面，作为图7所示的工序中使用的第2蚀刻液，例如，可使用使臭氧溶解于氢氟酸的溶液(以下，臭氧/氢氟酸溶液)。
应予说明，作为第2蚀刻液的臭氧/氢氟酸溶液不仅对本征半导体层12p和p型半导体层13p进行蚀刻，还对剥离层LF进行蚀刻。因此，图7中示出的工序后的状态与图6中示出的工序后的状态相比，剥离层LF的宽度方向的端缘部后退。由此，成为剥离层LF的端缘部从p型半导体层13p的端缘部后退的状态。其结果，如图11所示，从晶体基板11的表面垂直方向的背侧主面11SB侧观察，本征半导体层12p和p型半导体层13p的宽度大于或等于剥离层LF的宽度。
接下来，如图8所示，不仅在剥离层LF、型半导体层13p和本征半导体层12p上还在晶体基板11的背侧主面11SB上依次形成本征半导体层12n和n型半导体层13n。这样，在本实施方式中，形成n型半导体层(第2半导体层)13n的工序包含在形成n型半导体层13n之前在包含晶体基板(半导体基板)11的剥离层LF和p型半导体层的一个主面(背侧主面)11S上形成本征半导体层(第2本征半导体层)12n的工序。由此，本征半导体层12n与n型半导体层13n的层叠膜以覆盖非形成区域NA上、剥离层LF的表面和侧面(端面)、以及剥离层LF、p型半导体层13p和本征半导体层12p的侧面(端面)的方式形成。这里，由于以剥离层LF的端缘部从p型半导体层13p的端缘部后退的状态形成本征半导体层12n和n型半导体层13n，因此如图8所示，本征半导体层12n的一部分和n型半导体层13n的一部分以直接跨骑到p型半导体层13p上的方式形成。
接下来，如图9所示，使用蚀刻液将层叠的剥离层LF除去，由此将覆盖剥离层LF的n型半导体层13n和本征半导体层12n从晶体基板11上除去(剥离)。这里，无需溶解覆盖剥离层LF的第2本征半导体层和第2导电型半导体层，在除去剥离层的同时被从晶体基板上剥离。应予说明，该图案化中使用的蚀刻液优选使用溶解剥离层LF且不溶解各本征半导体层12和导电型半导体层13的溶剂。例如，剥离层LF以氧化铟(InOX)或氧化锌(ZnO)等金属氧化物为主成分时，可使用盐酸等酸性溶液，剥离层LF以氧化硅(SiOX)为主成分时，可使用氢氟酸。
接下来，如图10所示，例如，通过使用掩模的溅射法在晶体基板11中的背侧主面11SB上、即分别在p型半导体层13p和n型半导体层13n上形成透明电极层17(17p、17n)。应予说明，代替溅射法，透明电极层17(17p、17n)的形成也可以如下进行。例如，可以在不使用掩模的情况下将透明导电性氧化物膜成膜于背侧主面11SB上的整面，其后，利用光刻法在p型半导体层13p上和n型半导体层13n上分别进行残留透明导电性氧化物膜的蚀刻而形成。
其后，例如使用具有开口部的格网(未图示)在透明电极层17上形成线状的金属电极层18(18p、18n)。
通过以上工序形成背面接合型的太阳能电池10。
(总结和效果)
由上述太阳能电池10的制造方法可以得出以下结论。
首先，在图9所示的工序中，如果通过蚀刻液除去剥离层LF，则沉积于该剥离层LF上的本征半导体层12n和n型半导体层13n也同时被从晶体基板11上除去(所谓的剥离)。该工序中，与图6所示的工序中的例如使用光刻法的情况相比，无需在光刻法中使用的抗蚀涂布工序和显影工序。因此，能够简便地将n型半导体层13n图案化。
另外，剥离层LF以氧化物为主成分而构成，将本征半导体层12p、p型半导体层13p和剥离层LF图案化的工序中，以从晶体基板11的表面垂直方向的背侧观察，本征半导体层12p和p型半导体层13p的蚀刻面积小于或等于剥离层LF的蚀刻面积的方式通过使用2种以上的不同蚀刻液的湿式蚀刻来除去本征半导体层12p、p型半导体层13p和剥离层LF。这样，通过以本征半导体层12p和p型半导体层13p的蚀刻面积小于或等于剥离层LF的蚀刻面积的方式进行蚀刻，从而在形成本征半导体层12n和n型半导体层13n的阶段防止晶体基板11露出。
即，假如从晶体基板11的表面垂直方向的背侧观察，本征半导体层12p和p型半导体层13p的蚀刻面积大于剥离层LF的蚀刻面积时，成为本征半导体层12p和p型半导体层13p从剥离层LF后退的状态(侧壁切削的状态)。该状态下，如果形成本征半导体层12n和n型半导体层13n，则剥离层LF起到像掩模这样的作用，在非形成区域NA上的本征半导体层12n的侧面与本征半导体层12p和p型半导体层13p的侧面之间产生间隙。然后，如果剥离层LF、本征半导体层12p和p型半导体层13p，则在本征半导体层12p和p型半导体层13p与本征半导体层12n和n型半导体层13n之间成为晶体基板11的背侧主面11SB露出的状态。如果成为晶体基板11的背侧主面11SB露出的状态，则因露出的面积而减少能够回收空穴和电子的有效面积，因此太阳能电池的性能会劣化。
与此相对，像本实施方式这样，如果剥离层LF以氧化物为主成分而构成，则本征半导体层12p和p型半导体层13p的蚀刻特性与剥离层LF的蚀刻特性会大为不同。而且，通过使蚀刻剥离层LF时的蚀刻液与蚀刻本征半导体层12p和p型半导体层13p时的蚀刻液不同，从而使各层的蚀刻面积的控制、特别是本征半导体层12p和p型半导体层13p的宽度方向的图案化精度变高。由此，使本征半导体层12p和p型半导体层13p的蚀刻面积小于或等于剥离层LF的蚀刻面积。其结果，成为本征半导体层12p和p型半导体层13p的侧面与剥离层LF的侧面位于同一平面、或者剥离层LF从本征半导体层12p和p型半导体层13p后退这样的状态。该状态下，如果形成本征半导体层12n和n型半导体层13n，则本征半导体层12n以至少与本征半导体层12p和p型半导体层13p的侧面接触的方式形成，因此抑制晶体基板11露出。因此，能够抑制太阳能电池的性能的劣化，制造高性能的太阳能电池。
由此，根据本实施方式，能够高效地制造高性能的背面接触型太阳能电池。
如前所述，为了控制各层的蚀刻面积，优选图6的工序中使用的第1蚀刻液的蚀刻速度满足以下的关系式(1)，而且图7所示的工序中使用的第2蚀刻液的蚀刻速度满足以下的关系式(2)，
本征半导体层12p的蚀刻速度≤p型半导体层13p的蚀刻速度＜＜剥离层LF的蚀刻速度···(1)
本征半导体层12p的蚀刻速度≤p型半导体层13p的蚀刻速度≤剥离层LF的蚀刻速度···(2)。
如果第1蚀刻液满足上述关系式(1)，则在图6所示的工序中，能够选择性且快速地溶解剥离层LF。而且，通过使第2蚀刻液满足上述关系式(2)，从而在图7所示的工序中使本征半导体层12p和p型半导体层13p溶解时，剥离层LF也一同溶解。因此，本征半导体层12p和p型半导体层13p的蚀刻面积不会大于剥离层LF的蚀刻面积，不易发生本征半导体层12p和p型半导体层13p的侧壁切削。
前述的关系式(1)和(2)可以通过蚀刻液的种类或蚀刻液的浓度而得以满足。
另外，剥离层LF的膜厚优选为20nm～500nm，特别优选为50nm～250nm。即，如果剥离层LF的膜厚过厚，则有可能导致图6的工序中的蚀刻不足或生产率的降低。另外，如果剥离层LF的膜厚过厚，则有可能因侧面蚀刻而在剥离层LF中产生倒楔形的底切。如果在剥离层LF中产生倒楔形的底切，则剥离层LF的宽度会随着接近p型半导体层13p而变得比剥离层LF的表面窄。因此，在本征半导体层12p和p型半导体层13p蚀刻后的状态下，成为本征半导体层12p和p型半导体层13p的端缘部从剥离层LF中的距p型半导体层13p最远的一侧的部分的端缘部后退的状态。该状态下，如果形成本征半导体层12n和n型半导体层13n，则如前所述，剥离层LF会起到如掩模这样的作用，在非形成区域NA上的本征半导体层12n的侧面与本征半导体层12p和p型半导体层13p的侧面之间产生间隙，最终导致晶体基板11露出。因此，剥离层LF的膜厚必须为能够防止如上所述的倒楔形的底切的程度的膜厚。另一方面，如果膜厚过薄，则有可能在图6所示的工序中对剥离层LF进行图案化时将剥离层LF完全除去(剥离)，因此需要某种程度的膜厚。因此，剥离层LF的膜厚为特别优选20nm～500nm的膜厚。
另外，晶体基板11具有纹理结构TX，在该晶体基板11的背侧主面11SB上形成的p型半导体层13p和n型半导体层13n的各面优选包含反映纹理结构TX的纹理结构(第2纹理结构)。
如果为表面具有纹理结构TX的导电型半导体层13，则容易因纹理结构TX的凹凸而导致蚀刻液渗入到半导体层13。因此，导电型半导体层13容易被除去，即容易图案化。
应予说明，本实施方式中，虽然在晶体基板11的两主面11S、即、表侧主面11SU和背侧主面11SB设置了纹理结构TX(第1纹理结构)，但也可以设置于任一主面。即，将纹理结构TX设置于表侧主面11SU时，接受到的光的获取效果和封闭效果提高。另一方面，将纹理结构TX设置于背侧主面11SB时，在光的获取效果提高的同时，导电型半导体层13的图案化变得容易。因此，晶体基板11的纹理结构TX只要设置于至少一个主面11S即可。另外，本实施方式中，虽然使两主面11S的纹理结构TX为相同图案，但是并不局限于此，也可以在表侧主面11SU和背侧主面11SB中改变纹理结构TX的凹凸的大小。
在此公开的技术不限于上述实施方式，可以在不脱离权利要求的主旨范围进行变更。
例如，前述的实施方式中，在图7所示的工序中，以从晶体基板11的表面垂直方向的背侧观察，本征半导体层12p和p型半导体层13p的宽度大于剥离层LF的宽度的方式对本征半导体层12p和p型半导体层13p进行图案化，但并不局限于此，也可以以本征半导体层12p和p型半导体层13p的宽度形与剥离层LF的宽度大致相同(实际上，剥离层LF的宽度略小)的方式进行图案化(蚀刻)。即，本征半导体层12p和p型半导体层13p的宽度与剥离层LF的宽度大致相同时，剥离层LF的端缘部和p型半导体层13p的端缘部位于大致相同的位置。该状态下，如果形成本征半导体层12n和n型半导体层13n，则如图12所示，本征半导体层12n和n型半导体层13n没有直接跨骑到p型半导体层13p上而形成。由此，如果通过除去剥离层LF而将堆积于剥离层LF上的n型半导体层13n和本征半导体层12n从晶体基板11上除去，则如图13所示，n导电型半导体层13n没有形成在p型半导体层13p上，而是在宽度方向隔着本征半导体层12n与p型半导体层13p分离。应予说明，由此，形成p型半导体层13p和n型半导体层13n时，从抑制漏电流产生的观点考虑，优选在p型半导体层13p与n型半导体层13n的边界部分形成分离槽。
另外，前述的实施方式中，虽然图5所示的工序中使用的半导体层为p型半导体层13p，但并不限于此，也可以为n型半导体层13n。另外，晶体基板11的导电类型也没有特别限定，可以为p型，也可以为n型。
上述的实施方式只不过为例示，并非对本公开的技术范围进行限定性解释。本公开的技术范围由权利要求定义，属于权利要求的同等范围的变形或变更都在本公开的技术范围内。
实施例
以下，根据实施例对本公开的技术进行具体说明。其中，本公开的技术不限定于这些实施例。实施例1～3以及比较例1和2如下制作(参照[表1])。应予说明，以下的说明中，在实施例1～3以及比较例1和2中，对条件相同的例子不特别进行区别。
[晶体基板]
首先，作为晶体基板，采用厚度为200μm的单晶硅基板。对单晶硅基板的两个主面进行各向异性蚀刻。由此，在晶体基板上形成金字塔形纹理结构。
[本征半导体层]
将晶体基板导入CVD装置中，在所导入的晶体基板的两个主面形成硅制本征半导体层(膜厚8nm)。制膜条件如下：基板温度为150℃，压力为120Pa，SiH4/H2流量比的值为3/10，以及功率密度为0.011W/cm2。
[p型半导体层(第1导电型半导体层)]
将在两个主面形成了本征半导体层的晶体基板导入CVD装置中，在背侧主面的本征半导体层上形成p型氢化非晶硅系薄膜(膜厚10nm)。制膜条件如下：基板温度为150℃，压力为60Pa，SiH4/B2H6流量比的值为1/3，以及功率密度为0.01W/cm2。另外，B2H6气体的流量是将B2H6利用H2稀释到5000ppm的稀释气体的流量。
[剥离层]
实施例1中，使用磁控溅射仪在p型氢化非晶硅系薄膜上以达到100nm的膜厚的方式形成以铟－锡复合氧化物为主成分的剥离层。使用含有20重量％的氧化锡的氧化铟作为靶，将氩和氧的混合气体导入使基板温度为150℃的装置的腔室内，将该腔室内的压力设定为0.8Pa。氩和氧的混合比设定成氧为10体积％，使用交流电源以0.4W/cm2的功率密度进行制膜。
实施例2中，使用磁控溅射仪在p型氢化非晶硅系薄膜上以达到100nm的膜厚的方式形成以锌－锡复合氧化物为主成分的剥离层。使用含有40重量％的氧化锡的氧化锌作为靶，将氩和氧的混合气体导入使基板温度为150℃的装置的腔室内，将其腔室内的压力设定为0.8Pa。氩和氧的混合比设定成氧为5体积％，使用交流电源以0.4W/cm2的功率密度进行制膜。
实施例3中，使用CVD装置在p型氢化非晶硅系薄膜上以达到150nm的膜厚的方式形成以氧化硅(SiOX)为主成分的剥离层。制膜条件如下：基板温度为150℃，压力为0.9kPa，SiH4/CO2/H2流量比为1/10/750，功率密度为0.15W/cm2。
比较例1中，在p型氢化非晶硅系薄膜上以达到100nm的膜厚的方式形成以锌－锡复合氧化物为主成分的剥离层。使用含有40重量％的氧化锡的氧化锌作为靶，将氩和氧的混合气体导入使基板温度为150℃的装置的腔室内，将其腔室内的压力设定为0.8Pa。氩和氧的混合比设定成氧为5体积％，使用交流电源以0.4W/cm2的功率密度进行制膜。
比较例2中，在p型氢化非晶硅系薄膜上以达到200nm的膜厚的方式形成以铜为主成分的剥离层。使用铜作为靶，将氩导入使基板温度为150℃的装置的腔室内，将其腔室内的压力设定为0.6Pa。使用交流电源以0.4W/cm2的功率密度进行制膜。
[剥离层和第1导电型半导体层的图案化]
首先，对实施例1～3以及比较例1和2分别在形成有剥离层的晶体基板的背侧主面制作感光性抗蚀膜。利用光刻法对其进行曝光和显影，使除去剥离层、p型半导体层和本征半导体层的区域露出。
实施例1和2中，在曝光和显影后，浸渍于3重量％的盐酸，将露出的区域的剥离层除去。用纯水进行冲洗后，浸渍于在5.5重量％的氢氟酸中混合有20ppm的臭氧的臭氧/氢氟酸溶液，除去所露出的区域的p型半导体层和本征半导体层。
实施例3中，在曝光和显影后，浸渍于5重量％的氢氟酸，将所露出的区域的剥离层除去。用纯水进行冲洗后，在5.5重量％的氢氟酸中混合有20ppm的臭氧的臭氧/氢氟酸溶液中浸渍，将所露出的区域的p型半导体层和本征半导体层除去。
比较例1中，在曝光和显影后，在5.5重量％的氢氟酸中混合有20ppm的臭氧的臭氧/氢氟酸溶液中浸渍，将所露出的区域的剥离层、p型半导体层和本征半导体层除去。
比较例2中，在曝光和显影后，浸渍于7重量％的氯化铁(III)水溶液，将所露出的区域的剥离层除去。用纯水进行冲洗后，在5.5重量％的氢氟酸中混合20ppm的臭氧的臭氧/氢氟酸溶液中浸渍，将所露出的区域的p型半导体层和本征半导体层除去。
以下，将该工序称为图案化工序。
[n型半导体层(第2导电型半导体层)]
在图案化工序之后，将用浓度2重量％的氢氟酸对露出的背侧主面进行了清洗的晶体基板导入到CVD装置中，以与第一次的本征半导体层相同的成膜条件在背侧主面形成本征半导体层(膜厚8nm)。接着，在所形成的本征半导体层上形成n型氢化非晶硅系薄膜(膜厚10nm)。制膜条件如下：基板温度为150℃，压力为60Pa，SiH4/PH3/H2流量比的值为1/2，以及功率密度为0.01W/cm2。另外，PH3气体的流量是将PH3用H2稀释到5000ppm的稀释气体的流量。
[剥离层和第2导电型半导体层的除去]
实施例1和2中，将形成有n型半导体层的晶体基板浸渍于作为蚀刻液的浓度3重量％的盐酸中，将剥离层、覆盖该剥离层的n型半导体层、以及位于剥离层与n型半导体层之间的本征半导体层一起除去。
实施例3中，将形成有n型半导体层的晶体基板浸渍于作为蚀刻液的浓度5重量％的氢氟酸中，将剥离层、该剥离层上的n型半导体层、以及位于剥离层与n型半导体层之间的本征半导体层一起除去。
比较例1中，在后面进行详述，由于剥离层被过度蚀刻到不作为剥离层发挥功能的程度，因此不进行该工序。
比较例2中，将形成有n型半导体层的晶体基板浸渍于作为蚀刻液的浓度7重量％的氯化铁(III)中，将剥离层、该剥离层上的n型半导体层、以及位于剥离层与n型半导体层之间的本征半导体层一起除去。
以下，将该工序称为剥离工序。
[电极层、低反射层]
使用磁控溅射仪，将作为透明电极层的基底的氧化物膜(膜厚100nm)形成在晶体基板的导电型半导体层上。另外，作为低反射层，在晶体基板的受光面侧形成氮化硅层。作为透明导电性氧化物，使用以浓度10重量％含有氧化锡的氧化铟(ITO)作为靶。向装置的腔室内导入氩和氧的混合气体，将腔室内的压力设定为0.6Pa。氩和氧的混合比率设为电阻率达到最低(所谓的bottom)的条件。另外，使用直流电源以0.4W/cm2的功率密度进行成膜。
接下来，利用光刻法，以仅残留导电型半导体层(p型半导体层和n型半导体层)上的透明导电性氧化物膜的方式进行蚀刻，形成透明电极层。通过利用该蚀刻形成的透明电极层来防止p型半导体层上的透明导电性氧化物膜与n型半导体层上的透明导电性氧化物膜之间的导通。
进而，将银糊(藤仓化成制：DOTITE FA－333)在不稀释地丝网印刷到透明电极层上，在温度为150℃的烘箱中进行60分钟的加热处理。由此，形成金属电极层。
接下来，对针对背面接触型太阳能电池的评价方法进行说明。评价结果参照[表1]。
[膜厚和蚀刻性的评价]
剥离层的膜厚或蚀刻状态使用光学显微镜(BX51：奥林巴斯光学工业公司制)和SEM(场发射扫描电子显微镜S4800：日立高新技术公司制)进行评价。在图案化工序后，按照设计上的图案化除去区域进行蚀刻，同时利用光学显微镜从晶体基板的背侧主面进行观察，将p型半导体层蚀刻不超过剥离层的(p型半导体层的端缘部没有从剥离层的端缘部后退的)情况评价为“○”，将剥离层过度蚀刻而对太阳能电池特性造成不良影响的情况评价为“×”。
剥离工序中，将剥离层被除去的情况评价为“○”，将剥离层残留的情况评价为“×”。比较例2中，由于图案化工序中剥离层被过度除去，无法进行剥离工序以后的评价，因此评价为“－”。
[转换效率的评价]
利用太阳光模拟器，以100mW/cm2的光量照射AM(大气质量：air mass)1.5的基准太阳光，测定太阳能电池的转换效率(Eff(％))。将实施例1的转换效率(太阳能电池特性)设为1.00，并将其相对值记载于[表1]。
[表1]
实施例1～3的图案精度和太阳能电池特性都良好。
对实施例2和比较例1进行比较可知：将锌－锡复合氧化物制成剥离层时，也可以通过使用2种蚀刻液而使图案化工序中的蚀刻良好。即，为第1导电型的半导体层(这里为p型半导体层)和本征半导体层的蚀刻所需的臭氧/氢氟酸时，对剥离层进行蚀刻，蚀刻液到达第1导电型的半导体层和本征半导体层需要时间，在此期间会导致剥离层过度蚀刻。另一方面，使用2种蚀刻液(这里为盐酸和臭氧/氢氟酸)时，可以首先利用盐酸对剥离层进行蚀刻，然后用臭氧/氢氟酸对第1导电型的半导体层和本征半导体层进行蚀刻。用臭氧/氢氟酸除去第1导电型的半导体层和本征半导体层的期间，剥离层也被蚀刻，但第1导电型的半导体层和本征半导体层比剥离层薄很多，因此蚀刻时间可以较短，剥离层的蚀刻量可以为微量。因此，图案化工序中的蚀刻良好。
另外，对实施例1～3和比较例2进行比较可知：臭氧/氢氟酸不仅对第1导电型的半导体层和本征半导体层进行蚀刻，还对剥离层进行微量的蚀刻，因此第1导电型的半导体层和本征半导体层的侧壁切削得到抑制。即，在金属氧化物的剥离层存在一点点晶界。在第1导电型的半导体层和本征半导体层的蚀刻期间，剥离层完全不被蚀刻的情况下，蚀刻液有时会穿过剥离层的晶界等而到达第1导电型的半导体层和本征半导体层。另一方面，由于在第1导电型的半导体层和本征半导体层的蚀刻期间，剥离层也被微量蚀刻，因此在第1导电型的半导体层和本征半导体层的端缘部因蚀刻而后退时，剥离层的端缘部也因蚀刻而后退。因此，能够抑制蚀刻液穿过剥离层的晶界等而对位于剥离层下的第1导电型的半导体层和本征半导体层进行蚀刻。
概括起来：实施例与比较例相比得到了如下结果，通过制成以氧化物为主成分的剥离层，并且使用2种蚀刻液进行湿式蚀刻，从而太阳能电池特性良好。认为这是由于使用2种蚀刻液尽快地对各层进行蚀刻，以及，在对第1导电型的半导体层和本征半导体层进行蚀刻时，用蚀刻液将剥离层微量蚀刻，从而在图案化工序和剥离工序中都被均匀且高精度地图案化，由此，第1导电型的半导体层和第2导电型的半导体层的排列或与电极层的电接触(串联电阻的上升抑制)良好。
认为特别是对第1导电型的半导体层和本征半导体层进行蚀刻时，通过用蚀刻液对剥离层进行微量蚀刻，从而第1导电型的半导体层和本征半导体层的侧壁切削得到抑制，因此得到充分的太阳能电池特性。
符号说明
10 太阳能电池
11 晶体基板(半导体基板)
12 本征半导体层
13 导电型半导体层
13p p型半导体层[第1导电型的第1半导体层/第2导电型的第2半导体层]
13n n型半导体层[第2导电型的第1半导体层/第1导电型的第2半导体层]
15 电极层
17 透明电极层
18 金属电极层
LF 剥离层

Claims (6)

1.一种太阳能电池的制造方法，包含如下工序：
在半导体基板中的相互对置的2个主面的一个主面上形成第1导电型的第1半导体层的工序，
在所述第1半导体层上层叠以氧化物为主成分的剥离层的工序，
通过蚀刻而选择性地除去所述第1半导体层和所述剥离层的工序，
在包含所述第1半导体层和所述剥离层的所述一个主面上形成第2导电型的第2半导体层的工序，
通过除去所述剥离层而除去覆盖所述剥离层的所述第2半导体层的工序；
在选择性地除去所述第1半导体层和所述剥离层的工序中，通过使用2种以上的不同蚀刻液的湿式蚀刻来除去所述第1半导体层和所述剥离层，以使从所述半导体基板的表面垂直方向的所述一个主面侧观察，所述第1半导体层的蚀刻面积小于或等于所述剥离层的蚀刻面积，
所述剥离层在形成所述第1半导体层之后，不蚀刻该第1半导体层而层叠于该第1半导体层上，
选择性地除去所述第1半导体层和所述剥离层的工序包含如下工序：
剥离层除去工序，在所述剥离层上形成具有规定图案的抗蚀膜之后，选择性地除去所述剥离层；和
第1半导体层除去工序，使用该剥离层除去工序中使用的所述抗蚀膜选择性地除去所述第1半导体层；
所述剥离层除去工序中使用的蚀刻液的种类与所述第1半导体层除去工序中使用的蚀刻液的种类不同。
2.根据权利要求1所述的太阳能电池的制造方法，其中，将所述剥离层除去工序中使用的蚀刻液作为第1蚀刻液、将所述第1半导体层除去工序中使用的蚀刻液作为第2蚀刻液时，
所述第1蚀刻液满足以下的关系式(1)：
第1半导体层的蚀刻速度＜＜剥离层的蚀刻速度，
所述第2蚀刻液满足以下的关系式(2)：
第1半导体层的蚀刻速度≤剥离层的蚀刻速度。
3.根据权利要求1或2所述的太阳能电池的制造方法，其中，所述剥离层以选自铟、锌、锡、铝、硅中的元素的氧化物为主成分。
4.根据权利要求1或2所述的太阳能电池的制造方法，其中，在层叠所述剥离层的工序中，所述剥离层形成为20nm～500nm的膜厚。
5.根据权利要求1或2所述的太阳能电池的制造方法，其中，所述半导体基板在所述2个主面分别具有第1纹理结构，
形成于所述半导体基板的所述一个主面的所述第1半导体层和所述第2半导体层包含反映所述第1纹理结构的第2纹理结构。
6.根据权利要求1或2所述的太阳能电池的制造方法，其中，在选择性除去所述第1半导体层和所述剥离层的工序中，为了在除去所述第2半导体层的工序中将所述第2半导体层的一部分形成于所述第1半导体层上，以从所述第1半导体层的端缘部后退地形成所述剥离层的端缘部的方式进行蚀刻。
CN201980014438.6A 2018-02-23 2019-02-19 太阳能电池的制造方法 Active CN111742416B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018030796 2018-02-23
JP2018-030796 2018-02-23
PCT/JP2019/006133 WO2019163784A1 (ja) 2018-02-23 2019-02-19 太陽電池の製造方法

Publications (2)

Publication Number Publication Date
CN111742416A CN111742416A (zh) 2020-10-02
CN111742416B true CN111742416B (zh) 2024-03-19

Family

ID=67687780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980014438.6A Active CN111742416B (zh) 2018-02-23 2019-02-19 太阳能电池的制造方法

Country Status (3)

Country Link
JP (1) JP7237920B2 (zh)
CN (1) CN111742416B (zh)
WO (1) WO2019163784A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021201030A1 (zh) * 2020-03-30 2021-10-07

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
WO2016143698A1 (ja) * 2015-03-11 2016-09-15 シャープ株式会社 光電変換素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04260338A (ja) * 1991-02-14 1992-09-16 Mitsubishi Electric Corp 半導体装置の製造方法
NL2013722B1 (en) * 2014-10-31 2016-10-04 Univ Delft Tech Back side contacted wafer-based solar cells with in-situ doped crystallized thin-film silicon and/or silicon oxide regions.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
WO2016143698A1 (ja) * 2015-03-11 2016-09-15 シャープ株式会社 光電変換素子

Also Published As

Publication number Publication date
JPWO2019163784A1 (ja) 2021-02-04
CN111742416A (zh) 2020-10-02
WO2019163784A1 (ja) 2019-08-29
JP7237920B2 (ja) 2023-03-13

Similar Documents

Publication Publication Date Title
AU2015210421B9 (en) Hybrid polysilicon heterojunction back contact cell
US9466750B2 (en) Hybrid polysilicon heterojunction back contact cell
US9722101B2 (en) Solar cell, solar cell manufacturing method, and solar cell module
JP5774204B2 (ja) 光起電力素子およびその製造方法、太陽電池モジュール
JP5174635B2 (ja) 太陽電池素子
WO2023169245A1 (zh) 太阳能电池的制备方法及太阳能电池
US20210057597A1 (en) Method for manufacturing solar cell, and holder used for same
US20130087789A1 (en) Photoelectric conversion device
WO2019163647A1 (ja) 太陽電池の製造方法
TWI761662B (zh) 太陽能電池之製造方法
TWI783063B (zh) 太陽電池之製造方法
JP7281444B2 (ja) 太陽電池の製造方法
CN111742416B (zh) 太阳能电池的制造方法
JP7221276B2 (ja) 太陽電池の製造方法、および、太陽電池
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
JP5645734B2 (ja) 太陽電池素子
CN111727508B (zh) 太阳能电池的制造方法
WO2020105265A1 (ja) 太陽電池の製造方法
WO2020022044A1 (ja) 太陽電池の製造方法
JP7353865B2 (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant