JP2014183073A - 光電変換素子および光電変換素子の製造方法 - Google Patents
光電変換素子および光電変換素子の製造方法 Download PDFInfo
- Publication number
- JP2014183073A JP2014183073A JP2013054823A JP2013054823A JP2014183073A JP 2014183073 A JP2014183073 A JP 2014183073A JP 2013054823 A JP2013054823 A JP 2013054823A JP 2013054823 A JP2013054823 A JP 2013054823A JP 2014183073 A JP2014183073 A JP 2014183073A
- Authority
- JP
- Japan
- Prior art keywords
- type amorphous
- amorphous film
- film
- electrode layer
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】高い特性を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能な光電変換素子および光電変換素子の製造方法を提供する。
【解決手段】第1導電型の半導体基板1の裏面において、第1導電型非晶質膜9と第2導電型非晶質膜3とが接しており、第1導電型用電極層21と第2導電型用電極層22とが電気的に絶縁されている。
【選択図】図1
【解決手段】第1導電型の半導体基板1の裏面において、第1導電型非晶質膜9と第2導電型非晶質膜3とが接しており、第1導電型用電極層21と第2導電型用電極層22とが電気的に絶縁されている。
【選択図】図1
Description
本発明は、光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、n型の単結晶シリコン基板の裏面上に、i型の非晶質シリコン膜とp型の非晶質シリコン膜との積層体と、i型の非晶質シリコン膜とn型の非晶質シリコン膜との積層体とを形成し、これらの積層体のp型の非晶質シリコン膜上およびn型の非晶質シリコン膜上に電極を形成して特性を向上させた太陽電池セル(ヘテロ接合型バックコンタクトセル)の開発が進められている(たとえば特許文献1参照)。
以下、図11〜図27の模式的断面図を参照して、ヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図11に示すように、受光面にテクスチャ構造(図示せず)が形成されたn型の単結晶シリコンからなるc−Si(n)基板101の裏面上に、i型の非晶質シリコン膜とp型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/p)層102を形成する。
次に、図12に示すように、c−Si(n)基板101の受光面上に、i型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層103を形成する。
次に、図13に示すように、a−Si(i/p)層102の一部の裏面上にフォトレジスト膜104を形成する。ここで、フォトレジスト膜104は、a−Si(i/p)層102の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。
次に、図14に示すように、フォトレジスト膜104をマスクとして、a−Si(i/p)層102の一部をエッチングすることによって、c−Si(n)基板101の裏面を露出させる。
次に、図15に示すように、フォトレジスト膜104を除去した後に、図16に示すように、フォトレジスト膜104を除去して露出したa−Si(i/p)層102の裏面およびエッチングにより露出したc−Si(n)基板101の裏面を覆うようにi型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層105を形成する。
次に、図17に示すように、a−Si(i/n)層105の一部の裏面上にフォトレジスト膜106を形成する。ここで、フォトレジスト膜106は、a−Si(i/n)層105の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。
次に、図18に示すように、フォトレジスト膜106をマスクとして、a−Si(i/n)層105の一部をエッチングすることによって、a−Si(i/p)層102の裏面を露出させる。
次に、図19に示すように、フォトレジスト膜106を除去した後に、図20に示すように、フォトレジスト膜106を除去して露出したa−Si(i/n)層105の裏面およびエッチングにより露出したa−Si(i/p)層102の裏面を覆うように透明導電酸化膜107を形成する。
次に、図21に示すように、透明導電酸化膜107の一部の裏面上にフォトレジスト膜108を形成する。ここで、フォトレジスト膜108は、透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。
次に、図22に示すように、フォトレジスト膜108をマスクとして、透明導電酸化膜107の一部をエッチングすることによって、a−Si(i/p)層102およびa−Si(i/n)層105の裏面を露出させる。
次に、図23に示すように、フォトレジスト膜108を除去した後に、図24に示すように、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の一部の裏面を覆うようにフォトレジスト膜109を形成する。ここで、フォトレジスト膜109は、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。
次に、図25に示すように、透明導電酸化膜107およびフォトレジスト膜109の裏面全面に裏面電極層110を形成する。ここで、裏面電極層110は、c−Si(n)基板101の裏面の全面にアルミニウムペーストを塗布した後に焼成することによって形成される。
次に、図26に示すように、透明導電酸化膜107の表面の一部のみに裏面電極層110を残すようにして、リフトオフによりフォトレジスト膜109および裏面電極層110を除去する。
次に、図27に示すように、a−Si(i/n)層103の表面上に反射防止膜111を形成する。以上により、ヘテロ接合型バックコンタクトセルが完成する。
しかしながら、上記のヘテロ接合型バックコンタクトセルの製造方法においては、フォトレジストの塗布、ならびに露光技術および現像技術によるフォトレジストのパターンニングの工程を4回行なう必要があり、ヘテロ接合型バックコンタクトセルの製造工程が非常に煩雑であるという問題があった。また、ヘテロ接合型バックコンタクトセルの特性の改善も要望されている。
上記の事情に鑑みて、本発明の目的は、高い特性を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能な光電変換素子および光電変換素子の製造方法を提供することにある。
本発明は、第1導電型の半導体基板と、半導体基板の一方の表面上に設けられたi型非晶質膜と、i型非晶質膜の表面上に設けられた第1導電型非晶質膜と第2導電型非晶質膜と、第1導電型非晶質膜上に設けられた第1導電型用電極層と、第2導電型非晶質膜上に設けられた第2導電型用電極層と、第1導電型非晶質膜と第2導電型非晶質膜とは接しており、第1導電型用電極層と第2導電型用電極層とが電気的に絶縁されている光電変換素子である。
ここで、本発明の光電変換素子においては、i型非晶質膜が半導体基板の表面の全面に設けられていることが好ましい。
また、本発明の光電変換素子においては、第1導電型用電極層および第2導電型用電極層が、アルミニウムおよび銀の少なくとも一方を含むことが好ましい。
また、本発明の光電変換素子は、半導体基板の表面の反対側の表面上に反射防止膜をさらに備えていることが好ましい。
また、本発明の光電変換素子において、反射防止膜は、窒化シリコン、酸化アルミニウムおよびITOからなる群から選択された少なくとも1種を含むことが好ましい。
さらに、本発明は、第1導電型の半導体基板の一方の表面上にi型非晶質膜を形成する工程と、i型非晶質膜の一方の表面上に第1導電型非晶質膜を形成する工程と、第1導電型非晶質膜の一部の表面上に第1のマスク材を設置する工程と、第1のマスク材をマスクとして第1導電型非晶質膜をアルカリエッチングにより除去してi型非晶質膜を露出させる工程と、i型非晶質膜および第1のマスク材を覆うように第2導電型非晶質膜を形成する工程と、第1のマスク材を除去することによって第1導電型非晶質膜の表面を露出させる工程と、第1導電型非晶質膜と第2導電型非晶質膜との境界上に第2のマスク材を設置する工程と、第2のマスク材を設置した後の半導体基板の表面側の全面に電極層を形成する工程と、第2のマスク材および第2のマスク材上の電極層を除去する工程とを含む光電変換素子の製造方法である。
ここで、本発明の光電変換素子の製造方法においては、i型非晶質膜を形成する工程において、半導体基板の表面の全面にi型非晶質膜が形成されることが好ましい。
また、本発明の光電変換素子の製造方法において、第1のマスク材を設置する工程は、フォトリソグラフィまたはスクリーン印刷を用いて行なわれることが好ましい。
また、本発明の光電変換素子の製造方法において、第2のマスク材を設置する工程は、メタルマスクを用いて行なわれることが好ましい。
本発明によれば、高い特性を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能な光電変換素子および光電変換素子の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
図1に、本発明の光電変換素子の一例である実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態のヘテロ接合型バックコンタクトセルは、n型単結晶シリコンからなる半導体基板1と、半導体基板1の一方の表面である裏面の全面に設けられたi型のアモルファスシリコンからなるi型非晶質膜8と、i型非晶質膜8の裏面の一部の領域に設けられたn型のアモルファスシリコンからなる第1導電型非晶質膜9と、i型非晶質膜8の裏面の他の領域に設けられたp型のアモルファスシリコンからなる第2導電型非晶質膜3と、を備えている。
第1導電型非晶質膜9の裏面の一部の領域上には、第1の電極層11と第2の電極層12との積層体からなる第1導電型用電極層21が設けられている。また、第2導電型非晶質膜3の裏面の一部の領域上には、第1の電極層11と第2の電極層12との積層体からなる第2導電型用電極層22が設けられている。
半導体基板1の裏面の面内方向において、第1導電型非晶質膜9と第2導電型非晶質膜3とは接しているが、第1導電型用電極層21と第2導電型用電極層22とは接しておらず、第1導電型用電極層21と第2導電型用電極層22との間には空隙が設けられている。それゆえ、第1導電型用電極層21と第2導電型用電極層22とは、当該空隙によって、電気的に絶縁されている。
また、半導体基板1の他方の表面である受光面(裏面の反対側の表面)の全面には反射防止膜13が設けられている。なお、半導体基板1の受光面には、テクスチャ構造(図示せず)が形成されていてもよい。
以下、図2〜図10の模式的断面図を参照して、実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図2に示すように、半導体基板1の受光面上に反射防止膜13をたとえばスパッタリング法またはプラズマCVD(Chemical Vapor Deposition)法により積層する。
半導体基板1としてはn型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。また、半導体基板1の受光面のテクスチャ構造は、たとえば、半導体基板1の受光面の全面をテクスチャエッチングすることなどにより形成することができる。
半導体基板1の厚さは、特に限定されないが、たとえば50μm以上300μm以下とすることができ、好ましくは100μm以上200μm以下とすることができる。また、半導体基板1の比抵抗も、特に限定されないが、たとえば0.1Ω・cm以上10Ω・cm以下とすることができる。
反射防止膜13としては、たとえば、窒化シリコン、酸化アルミニウムおよびITOからなる群から選択された少なくとも1種を含む膜を用いることができる。反射防止膜13が単層からなる場合には、反射防止膜13としては、たとえば窒化シリコン膜を用いることができる。また、反射防止膜13が複数層からなる場合には、反射防止膜13としては、たとえば酸化アルミニウム膜と窒化シリコン膜との積層体、または酸化アルミニウム膜とITO膜との積層体を用いることができる。また、反射防止膜13の膜厚は、たとえば100nm程度とすることができる。
次に、図3に示すように、半導体基板1の裏面の全面にi型のアモルファスシリコンからなるi型非晶質膜8をたとえばプラズマCVD法により積層し、その後、i型非晶質膜8の裏面の全面にn型のアモルファスシリコンからなる第1導電型非晶質膜9をたとえばプラズマCVD法により積層する。
i型非晶質膜8としては、i型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のi型の非晶質半導体膜などを用いることができる。i型非晶質膜8の膜厚は、特に限定されないが、たとえば2nm以上50nm以下とすることができる。
第1導電型非晶質膜9としては、n型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のn型の非晶質半導体膜などを用いることができる。第1導電型非晶質膜9の膜厚は、特に限定されないが、たとえば2nm以上50nm以下とすることができる。
第1導電型非晶質膜9に含まれるn型不純物としては、たとえばリンを用いることができ、第1導電型非晶質膜9のn型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。
なお、本明細書において「i型」とは、n型またはp型の不純物を意図的にドーピングしていないことを意味しており、たとえばヘテロ接合型バックコンタクトセルの作製後にn型またはp型の不純物が不可避的に拡散することなどによってn型またはp型の導電型を示すこともあり得る。
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手(ダングリングボンド)が水素で終端されたものも含まれる。
次に、図4に示すように、第1導電型非晶質膜9の一部の裏面上に第1のマスク材7を設置する。
第1のマスク材7は、特に限定されず、たとえば従来から公知のレジスト膜を用いることができる。
第1のマスク材7の設置方法も、特に限定されず、たとえばフォトリソグラフィまたはスクリーン印刷を用いて行なうことができる。たとえば、第1のマスク材7をフォトリソグラフィにより設置する場合には、第1導電型非晶質膜9の裏面の全面にフォトレジストを塗布した後、フォトレジストの一部を露光し、現像することによって、フォトレジストのパターンニングを行ない、第1導電型非晶質膜9の一部の裏面上にフォトレジストの残部となる第1のマスク材7を設置することができる。
また、たとえば、第1のマスク材7をスクリーン印刷を用いて設置する場合には、所定のパターンを有するスクリーンを用いて第1のマスク材7を印刷することにより、第1導電型非晶質膜9の一部の裏面上に第1のマスク材7を設置することができる。
次に、図5に示すように、第1のマスク材7をマスクとして、第1のマスク材7から露出している部分の第1導電型非晶質膜9をアルカリエッチングにより除去することによって、i型非晶質膜8の裏面の一部を露出させる。
ここで、第1導電型非晶質膜9のアルカリエッチングに用いられるエッチング液としては、たとえば、水酸化カリウム水溶液または水酸化ナトリウム水溶液などを用いることができる。
なお、第1導電型非晶質膜9の除去は、i型非晶質膜8が半導体基板1の裏面の全面を覆っていれば、i型非晶質膜8の一部が除去されてもよい。
次に、図6に示すように、第1のマスク材7、および露出したi型非晶質膜8の裏面を覆うようにして、p型のアモルファスシリコンからなる第2導電型非晶質膜3をたとえばプラズマCVD法により積層する。
第2導電型非晶質膜3としては、p型のアモルファスシリコンに限定されず、たとえば従来から公知のp型の非晶質半導体膜などを用いることができる。第2導電型非晶質膜3の膜厚は、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
第2導電型非晶質膜3に含まれるp型不純物としては、たとえばボロンを用いることができ、第2導電型非晶質膜3のp型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。
次に、図7に示すように、第1のマスク材7を除去することによって、第1のマスク材7とともに、第1のマスク材7上の第2導電型非晶質膜3を除去する。これにより、第1のマスク材7で覆われていた第1導電型非晶質膜9の裏面が露出する。
第1のマスク材7を除去する方法は特に限定されないが、たとえば、第1のマスク材7を溶解することが可能な溶液を用いて第1のマスク材7を溶解して除去する方法などを用いることができる。
次に、図8に示すように、第1導電型非晶質膜9と第2導電型非晶質膜3との境界を跨ぐようにして第2のマスク材10を設置する。
第2のマスク材10の材質および設置方法は、特に限定されないが、第2のマスク材10として、第1導電型非晶質膜9と第2導電型非晶質膜3との境界を跨ぐ位置をマスクするようにパターニングされたメタルマスクを用いることが好ましい。この場合には、第2のマスク材10を容易に設置することができるとともに、後述する電極層の形成後における第2のマスク材10の除去も容易に行なうことができるため、ヘテロ接合型バックコンタクトセルをより簡易な製造工程で製造することが可能となる。
次に、図9に示すように、第2のマスク材10を設置した後の半導体基板1の裏面側の全面に第1の電極層11を積層し、その後、図10に示すように、第2の電極層12を積層する。
第1の電極層11としては、導電性を有する材料を特に限定なく用いることができ、たとえばITO(Indium Tin Oxide)などを用いることができる。
第2の電極層12としては、導電性を有する材料を特に限定なく用いることができるが、なかでも、アルミニウムおよび銀の少なくとも一方を用いることが好ましい。アルミニウムおよび銀は、長波長領域の光の反射率がTiO2よりも高いため、半導体基板1における長波長領域の光の感度が向上するため、半導体基板1を薄く形成することができる。
第1の電極層11の厚さおよび第2の電極層12の厚さは、特に限定されないが、第1の電極層11の厚さはたとえば80nm以下とすることができ、第2の電極層12の厚さはたとえば0.5μm以下とすることができる。
また、第1の電極層11および第2の電極層12の積層方法は、特に限定されないが、第1の電極層11および第2の電極層12の少なくとも一方が蒸着法により積層されることが好ましい。第1の電極層11および第2の電極層12の少なくとも一方を蒸着法により半導体基板1の裏面側の全面に積層した場合には、図11〜図27に示されるヘテロ接合型バックコンタクトセルの製造方法のように、c−Si(n)基板101の裏面の全面にアルミニウムペーストを塗布した後に焼成することによって形成された焼成電極である裏面電極層110と比較して、半導体基板1を透過してきた光の反射率を高くすることができるため、光電変換素子の短絡電流密度、F.Fおよび変換効率等の特性を向上させることができる。
その後、第2のマスク材10を除去することによって、第2のマスク材10とともに、第2のマスク材10上の第1の電極層11および第2の電極層12を除去する。これにより、図1に示す構成を有する実施の形態のヘテロ接合型バックコンタクトセルが完成する。
以上のように、実施の形態のヘテロ接合型バックコンタクトセルは、図11〜図27に示される方法のように、フォトレジストの塗布ならびに露光技術および現像技術によるフォトレジストのパターンニングの工程を4回も行なう必要がないため、より簡易な製造工程でヘテロ接合型バックコンタクトセルを製造することができる。
また、実施の形態のヘテロ接合型バックコンタクトセルは、半導体基板1の裏面の全面にi型非晶質膜8が一旦積層された後には、i型非晶質膜8は除去されないことから、半導体基板1の裏面が露出することなく、完成に至る。そのため、実施の形態のヘテロ接合型バックコンタクトセルは、その完成に至るまで、半導体基板1の裏面が汚染から防止された状態で製造することができるため、半導体基板1の裏面の汚染に起因した半導体基板1の裏面とi型非晶質膜8との界面におけるキャリアの捕捉が抑止される。これにより、実施の形態のヘテロ接合型バックコンタクトセルは、半導体基板1の裏面とi型非晶質膜8との界面におけるキャリアのライフタイムの低下を抑止することができるため、短絡電流密度、F.Fおよび変換効率等の特性を向上させることができる。
また、実施の形態のヘテロ接合型バックコンタクトセルの第1の電極層11および第2の電極層12を蒸着法により形成した場合には、図11〜図27に示されるヘテロ接合型バックコンタクトセルの製造方法のように、c−Si(n)基板101の裏面の全面にアルミニウムペーストを塗布した後に焼成することによって形成された焼成電極である裏面電極層110と比較して、半導体基板1を透過してきた光の反射率を高くすることができるため、光電変換素子の短絡電流密度、F.Fおよび変換効率等の特性を向上させることができる。
さらに、実施の形態のヘテロ接合型バックコンタクトセルにおいては、第1導電型用電極層21および第2導電型用電極層22によって被覆される半導体基板1の裏面の面積を図11〜図27に示されるヘテロ接合型バックコンタクトセルの製造方法と比べて増大させることができるため、半導体基板1を透過してきた光の反射量を増加させることができるため、光電変換素子の短絡電流密度、F.Fおよび変換効率等の特性を向上させることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
1 半導体基板、3 第2導電型非晶質膜、7 第1のマスク材、8 i型非晶質膜、9 第1導電型非晶質膜、10 第2のマスク材、11 第1の電極層、12 第2の電極層、13 反射防止膜、21 第1導電型用電極層、22 第2導電型用電極層、101 c−Si(n)基板、102 a−Si(i/p)層、103 a−Si(i/n)層、104 フォトレジスト膜、105 a−Si(i/n)層、106 フォトレジスト膜、107 透明導電酸化膜、108,109 フォトレジスト膜、110 裏面電極層、111 反射防止膜。
Claims (9)
- 第1導電型の半導体基板と、
前記半導体基板の一方の表面上に設けられたi型非晶質膜と、
前記i型非晶質膜の表面上に設けられた、第1導電型非晶質膜と、第2導電型非晶質膜と、
前記第1導電型非晶質膜上に設けられた第1導電型用電極層と、
前記第2導電型非晶質膜上に設けられた第2導電型用電極層と、
前記第1導電型非晶質膜と前記第2導電型非晶質膜とは接しており、
前記第1導電型用電極層と前記第2導電型用電極層とが電気的に絶縁されている、光電変換素子。 - 前記i型非晶質膜が前記半導体基板の前記表面の全面に設けられている、請求項1に記載の光電変換素子。
- 前記第1導電型用電極層および前記第2導電型用電極層が、アルミニウムおよび銀の少なくとも一方を含む、請求項1または2に記載の光電変換素子。
- 前記半導体基板の前記表面の反対側の表面上に反射防止膜をさらに備えた、請求項1から3のいずれか1項に記載の光電変換素子。
- 前記反射防止膜は、窒化シリコン、酸化アルミニウムおよびITOからなる群から選択された少なくとも1種を含む、請求項4に記載の光電変換素子。
- 第1導電型の半導体基板の一方の表面上にi型非晶質膜を形成する工程と、
前記i型非晶質膜の一方の表面上に第1導電型非晶質膜を形成する工程と、
前記第1導電型非晶質膜の一部の表面上に第1のマスク材を設置する工程と、
前記第1のマスク材をマスクとして第1導電型非晶質膜をアルカリエッチングにより除去して前記i型非晶質膜を露出させる工程と、
前記i型非晶質膜および第1のマスク材を覆うように第2導電型非晶質膜を形成する工程と、
前記第1のマスク材を除去することによって前記第1導電型非晶質膜の表面を露出させる工程と、
前記第1導電型非晶質膜と前記第2導電型非晶質膜との境界上に第2のマスク材を設置する工程と、
前記第2のマスク材を設置した後の前記半導体基板の前記表面側の全面に電極層を形成する工程と、
前記第2のマスク材および前記第2のマスク材上の前記電極層を除去する工程と、を含む、光電変換素子の製造方法。 - 前記i型非晶質膜を形成する工程においては、前記半導体基板の前記表面の全面に前記i型非晶質膜が形成される、請求項6に記載の光電変換素子の製造方法。
- 第1のマスク材を設置する工程は、フォトリソグラフィまたはスクリーン印刷を用いて行なわれる、請求項6または7に記載の光電変換素子の製造方法。
- 第2のマスク材を設置する工程は、メタルマスクを用いて行なわれる、請求項6から8のいずれか1項に記載の光電変換素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013054823A JP2014183073A (ja) | 2013-03-18 | 2013-03-18 | 光電変換素子および光電変換素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013054823A JP2014183073A (ja) | 2013-03-18 | 2013-03-18 | 光電変換素子および光電変換素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014183073A true JP2014183073A (ja) | 2014-09-29 |
Family
ID=51701537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013054823A Pending JP2014183073A (ja) | 2013-03-18 | 2013-03-18 | 光電変換素子および光電変換素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014183073A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219810A (ja) * | 2015-05-20 | 2016-12-22 | エルジー エレクトロニクス インコーポレイティド | 太陽電池と太陽電池モジュール |
CN110676353A (zh) * | 2019-10-28 | 2020-01-10 | 成都晔凡科技有限公司 | 镀膜装置、制造异质结太阳能电池片和叠瓦组件的方法 |
US11302829B2 (en) | 2017-03-29 | 2022-04-12 | Kaneka Corporation | Photovoltaic device and method for manufacturing photovoltaic device |
JP2022524307A (ja) * | 2019-03-21 | 2022-05-02 | バルブ コーポレーション | コンピューティングシステム用のブレインコンピュータインタフェース |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050062041A1 (en) * | 2003-09-24 | 2005-03-24 | Sanyo Electric Co., Ltd. | Photovoltaic cell and method of fabricating the same |
JP2005101240A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 光起電力素子およびその製造方法 |
JP2005101151A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 光起電力素子およびその製造方法 |
JP2006324590A (ja) * | 2005-05-20 | 2006-11-30 | Sharp Corp | 裏面電極型太陽電池とその製造方法 |
US20090293948A1 (en) * | 2008-05-28 | 2009-12-03 | Stichting Energieonderzoek Centrum Nederland | Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell |
JP2010504636A (ja) * | 2006-09-26 | 2010-02-12 | コミサリア、ア、レネルジ、アトミク | 背面ヘテロ接合太陽電池製造方法 |
JP2010177264A (ja) * | 2009-01-27 | 2010-08-12 | Kyocera Corp | 太陽電池素子および太陽電池素子の製造方法 |
WO2010113750A1 (ja) * | 2009-03-30 | 2010-10-07 | 三洋電機株式会社 | 太陽電池 |
US20100263722A1 (en) * | 2009-04-21 | 2010-10-21 | Sanyo Electric Co., Ltd. | Solar cell and method of manufacturing the same |
JP2011009733A (ja) * | 2009-05-28 | 2011-01-13 | Kyocera Corp | 太陽電池素子、太陽電池モジュールおよび太陽光発電装置 |
JP2013239476A (ja) * | 2012-05-11 | 2013-11-28 | Mitsubishi Electric Corp | 光起電力装置およびその製造方法、光起電力モジュール |
-
2013
- 2013-03-18 JP JP2013054823A patent/JP2014183073A/ja active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050062041A1 (en) * | 2003-09-24 | 2005-03-24 | Sanyo Electric Co., Ltd. | Photovoltaic cell and method of fabricating the same |
JP2005101240A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 光起電力素子およびその製造方法 |
JP2005101151A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 光起電力素子およびその製造方法 |
JP2006324590A (ja) * | 2005-05-20 | 2006-11-30 | Sharp Corp | 裏面電極型太陽電池とその製造方法 |
US20100087031A1 (en) * | 2006-09-26 | 2010-04-08 | Commissariat A L'energie Atomique | Method of producing a photovoltaic cell with a heterojunction on the rear face |
JP2010504636A (ja) * | 2006-09-26 | 2010-02-12 | コミサリア、ア、レネルジ、アトミク | 背面ヘテロ接合太陽電池製造方法 |
US20090293948A1 (en) * | 2008-05-28 | 2009-12-03 | Stichting Energieonderzoek Centrum Nederland | Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell |
JP2010177264A (ja) * | 2009-01-27 | 2010-08-12 | Kyocera Corp | 太陽電池素子および太陽電池素子の製造方法 |
WO2010113750A1 (ja) * | 2009-03-30 | 2010-10-07 | 三洋電機株式会社 | 太陽電池 |
US20120012179A1 (en) * | 2009-03-30 | 2012-01-19 | Sanyo Electric Co., Ltd. | Solar cell |
US20100263722A1 (en) * | 2009-04-21 | 2010-10-21 | Sanyo Electric Co., Ltd. | Solar cell and method of manufacturing the same |
JP2010258043A (ja) * | 2009-04-21 | 2010-11-11 | Sanyo Electric Co Ltd | 太陽電池 |
JP2011009733A (ja) * | 2009-05-28 | 2011-01-13 | Kyocera Corp | 太陽電池素子、太陽電池モジュールおよび太陽光発電装置 |
JP2013239476A (ja) * | 2012-05-11 | 2013-11-28 | Mitsubishi Electric Corp | 光起電力装置およびその製造方法、光起電力モジュール |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219810A (ja) * | 2015-05-20 | 2016-12-22 | エルジー エレクトロニクス インコーポレイティド | 太陽電池と太陽電池モジュール |
US10276737B2 (en) | 2015-05-20 | 2019-04-30 | Lg Electronics Inc. | Solar cell and solar cell module |
US11302829B2 (en) | 2017-03-29 | 2022-04-12 | Kaneka Corporation | Photovoltaic device and method for manufacturing photovoltaic device |
JP2022524307A (ja) * | 2019-03-21 | 2022-05-02 | バルブ コーポレーション | コンピューティングシステム用のブレインコンピュータインタフェース |
CN110676353A (zh) * | 2019-10-28 | 2020-01-10 | 成都晔凡科技有限公司 | 镀膜装置、制造异质结太阳能电池片和叠瓦组件的方法 |
CN110676353B (zh) * | 2019-10-28 | 2024-04-26 | 通威太阳能(金堂)有限公司 | 镀膜装置、制造异质结太阳能电池片和叠瓦组件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6106403B2 (ja) | 光電変換素子及び光電変換素子の製造方法 | |
JP6103867B2 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP2014075526A (ja) | 光電変換素子および光電変換素子の製造方法 | |
KR101498619B1 (ko) | 태양전지의 전극 형성 방법 및 이를 이용한 태양전지 | |
JP2010183080A (ja) | 太陽電池及びその製造方法 | |
WO2017217219A1 (ja) | 太陽電池及びその製造方法、並びに太陽電池モジュール | |
WO2012132995A1 (ja) | 光電変換素子の製造方法 | |
US20130048069A1 (en) | Solar Cell Having Selective Emitter | |
JP2014053459A (ja) | 光電変換素子の製造方法 | |
TWI424582B (zh) | 太陽能電池的製造方法 | |
TW202027290A (zh) | 太陽電池之製造方法、太陽電池、及太陽電池模組 | |
JP2014183073A (ja) | 光電変換素子および光電変換素子の製造方法 | |
US10411148B2 (en) | Photoelectric conversion element | |
JP2014072209A (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP6071293B2 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP3220300U (ja) | 太陽電池及びその製造方法 | |
WO2015141338A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP2013168605A (ja) | 太陽電池の製造方法 | |
JP7202456B2 (ja) | 太陽電池および太陽電池の製造方法 | |
TW201442260A (zh) | 太陽能電池及其製造方法 | |
JP2017045818A (ja) | 裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法 | |
WO2017203751A1 (ja) | 太陽電池及びその製造方法、並びに太陽電池パネル | |
US10580911B2 (en) | Photovoltaic element | |
JP7241173B2 (ja) | 素子の製造方法 | |
JP2014056875A (ja) | 光電変換素子および光電変換素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161115 |