JP5383792B2 - 太陽電池 - Google Patents

太陽電池 Download PDF

Info

Publication number
JP5383792B2
JP5383792B2 JP2011507126A JP2011507126A JP5383792B2 JP 5383792 B2 JP5383792 B2 JP 5383792B2 JP 2011507126 A JP2011507126 A JP 2011507126A JP 2011507126 A JP2011507126 A JP 2011507126A JP 5383792 B2 JP5383792 B2 JP 5383792B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
solar cell
layer
type amorphous
amorphous semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011507126A
Other languages
English (en)
Other versions
JPWO2010113750A1 (ja
Inventor
利夫 浅海
仁 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011507126A priority Critical patent/JP5383792B2/ja
Publication of JPWO2010113750A1 publication Critical patent/JPWO2010113750A1/ja
Application granted granted Critical
Publication of JP5383792B2 publication Critical patent/JP5383792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Description


本発明は、裏面接合型の太陽電池に関する。

従来、基板の裏面上に半導体層を備える、いわゆる裏面接合型の太陽電池が提案されている。

特開２００５−１０１１５１号公報には、受光面および裏面を有する半導体基板と、半導体基板の裏面上に形成されたｉ型の半導体層と、ｉ型の半導体層の表面上の所定領域に形成されたｐ型の半導体層と、ｉ型の半導体層の表面上からｐ型の半導体層の表面上に跨って形成されたｎ型の半導体層とを備えた光起電力素子が開示されている。特開２００５−１０１１５１号公報に記載の光起電力素子は、半導体基板の裏面上にｉ型の半導体層を形成する工程と、ｉ型の半導体層の表面上の所定領域にｐ型の半導体層を形成する工程と、ｉ型の半導体層の表面上からｐ型の第１半導体層の表面上に跨ってｎ型の第２半導体層を形成する工程とを経てプラズマＣＶＤ法により製造される。

特開２００５−１０１１５１号公報

しかしながら、特開２００５−１０１１５１号公報に記載の光起電力素子をプラズマＣＶＤ法により製造する場合では、ｉ型の半導体層の表面上からｐ型の第１半導体層の表面上に跨ってｎ型の半導体層を形成する工程において発生させるプラズマにより、ｐ型の半導体層中に含まれるｐ型不純物が層中から脱離する。そして、脱離したｐ型不純物は、ｐ型の半導体層の表面およびｉ型の半導体層の表面に付着する。その結果、半導体基板とｎ型の半導体層との間に不所望のｐ型不純物が混入するため、太陽電池の特性が低下する可能性があり、良好な太陽電池特性を有する太陽電池を高い歩留りで製造することが困難であるという問題点がある。

本発明は、上記のような課題を解決するためになされたものであり、この発明の一つの目的は、不所望の不純物の混入を抑制し、良好な太陽電池特性を有する太陽電池を提供することを目的とする。

本発明の一の局面による太陽電池は、受光面および裏面を有する半導体基板と、半導体基板の裏面上の所定領域に形成された第１導電型の第１半導体層と、半導体基板の裏面上から第１半導体層の表面上に跨って形成された第２導電型の第２半導体層と、第１半導体層と第２半導体層との間に形成され、第１導電型の不純物を実質的に含まない半導体または絶縁体からなるキャップ層とを備える。

本発明によれば、良好な太陽電池特性を有する裏面接合型の太陽電池を提供することができる。

本発明の第１実施形態による太陽電池の裏面の平面図である。 図１の３００−３００線に沿った拡大断面図である。 本発明の第１実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第１実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第１実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第２実施形態による太陽電池の断面図である。 本発明の第３実施形態による太陽電池の断面図である。 本発明の第３実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第３実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第３実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第３実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第４実施形態による太陽電池の断面図である。 本発明の第４実施形態による太陽電池の製造工程を説明するための断面図である。 本発明の第３実施形態による太陽電池の出力とキャップ層の厚みとの関係を示す特性図である。

次に、図面を用いて本発明の実施形態について説明する。以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

［第１実施形態］

（太陽電池の構成）

本発明の第１実施形態による太陽電池１００の構成について、図１および図２を参照して説明する。

図１および図２に示すように、太陽電池１００には、半導体からなる基板１０が設けられている。図２に示すように、基板１０は、薄板状の半導体基板であり、ｐ型またはｎ型の導電型を有する。基板１０は、単結晶シリコンや多結晶シリコンのような結晶シリコン、ＧａＡｓやＩｎＰのような化合物半導体、その他板状に形成することができる半導体により形成されている。なお、基板１０は、本発明の「半導体基板」の一例である。

基板１０は、受光面Ａと裏面Ｂとを有している。受光面Ａは、光が入射する面である。裏面Ｂは、受光面Ａとは反対側の面である。受光面Ａおよび裏面Ｂは、共に基板１０の主面である。また、裏面Ｂは、第１領域Ｂ１と第２領域Ｂ２とを有している。

受光面Ａに入射する光によって、基板１０内でキャリアが生成される。キャリアとは、光が基板１０に吸収されて生成される電子と正孔とをいう。

太陽電池１００の基板１０の受光面Ａ側には、光入射側構造体１５が設けられている。また、太陽電池１００の基板１０の裏面Ｂ側には、ｉ型非晶質半導体層１１、ｐ型非晶質半導体層１２ａ、ｎ型非晶質半導体層１３ａ、ｐ側電極２０ａおよびｎ側電極２０ｂが設けられている。なお、ｉ型非晶質半導体層１１は、本発明の「第３半導体層」の一例でり、ｐ型非晶質半導体層１２ａは、本発明の「第１半導体層」の一例であり、ｎ型非晶質半導体層１３ａは、本発明の「第２半導体層」の一例である。

この構成の太陽電池では、基板１０がｎ型の導電性を有する場合には、基板１０とｐ型非晶質半導体層１２ａとの間でキャリア分離用の電界を形成するための接合が形成されるとともに、基板１０とｎ型非晶質半導体層１３ａとの間で少数キャリアの再結合を防止するための電界を形成するための接合が形成される。また、基板１０がｐ型の導電性を有する場合には、基板１０とｎ型非晶質半導体層１３ａとの間でキャリア分離用の電界を形成するための接合が形成されるとともに、基板１０とｐ型非晶質半導体層１２ａとの間で少数キャリアの再結合を防止するための電界を形成するための接合が形成される。

光入射側構造体１５は、入射光の一部を半導体基板１０側に透過させるように構成されている。したがって、入射光の一部は、光入射側構造体１５を透過して半導体基板１０の受光面Ａに入射する。また、光入射側構造体１５の光透過率は、半導体基板１０に入射する光の量を増大させるために大きいことが好ましい。したがって、光入射側構造体１５は、たとえば金属層などの光透過率の小さい層を含まないことが好ましい。

また、光入射側構造体１５は、パッシベーション膜１５ａと光反射防止膜１５ｂとから構成されている。光入射側構造体１５は、非晶質半導体層、シリコン酸化物層、シリコン窒化物層の単層またはこれらの積層構造から構成される。なお、光入射側構造体１５の構成は、これに限られるものではなく、種々の構成をとることができる。

ｉ型非晶質半導体層１１は、基板１０の裏面Ｂの略全面上に形成されている。具体的には、ｉ型非晶質半導体層１１は、基板１０の裏面Ｂのｐ型非晶質半導体層１２ａが形成される第１領域Ｂ１上および第１領域Ｂ１に隣接する第２領域Ｂ２上に形成されている。また、ｉ型非晶質半導体層１１は、半導体基板１０と、ｐ型非晶質半導体層１２ａおよびｎ型非晶質半導体層１３ａとの間に形成されている。また、ｉ型非晶質半導体層１１は、ｐ型およびｎ型の不純物を積極的に導入しない雰囲気中において形成される。すなわち、ｉ型非晶質半導体層１１は、略真性の導電型を有している。なお、ｉ型非晶質半導体層１１は、ｐ型およびｎ型の不純物を実質的に含まないが、微量の不純物を含んでいてもよい。たとえば、原料ガス中に不純物を含まない場合であっても、基板トレイやチャンバー壁に付着した膜から脱離した不純物の混入が生じる場合があり、この場合、ｉ型非晶質半導体層１１には微量の不純物が含まれる。ｉ型非晶質半導体層１１の厚みは、実質的に発電に寄与しない程度であり、たとえば数ｎｍ〜２５ｎｍ程度である。

ｐ型非晶質半導体層１２ａは、基板１０の裏面Ｂにおける第１領域Ｂ１上に形成されている。第１実施形態では、ｐ型非晶質半導体層１２ａは、基板１０の裏面Ｂにおける第１領域Ｂ１上において、ｉ型非晶質半導体層１１の表面上に形成されている。ｐ型非晶質半導体層１２ａの厚みは、たとえば１０ｎｍ程度である。

ｎ型非晶質半導体層１３ａは、ｉ型非晶質半導体層１１の表面の略全面上に形成されている。具体的には、ｎ型非晶質半導体層１３ａは、ｉ型非晶質半導体層１１の表面上から後述するキャップ層３０の表面上に跨って形成されている。

ｉ型非晶質半導体層１１、ｐ型非晶質半導体層１２ａおよびｎ型非晶質半導体層１３ａは、それぞれシリコンを含む水素化非晶質半導体により構成されていることが好ましい。このような非晶質半導体としては、非晶質シリコン、非晶質シリコンカーバイド、または非晶質シリコンゲルマニウムなどがある。なお、ｉ型非晶質半導体層１１、ｐ型非晶質半導体層１２ａおよびｎ型非晶質半導体層１３ａは、これらの材料に限らず、他の非晶質半導体により構成されていてもよいし、非晶質半導体に限らず、他の薄膜半導体により構成されていてもよい。

また、ｉ型非晶質半導体層１１、ｐ型非晶質半導体層１２ａおよびｎ型非晶質半導体層１３ａは、層全体が完全な非晶質状態のものに限らず、一部に結晶領域を有していてもよい。たとえば、層中に多数の微小な結晶領域を含む、いわゆる微結晶状態のものであってもよい。また、ｉ型非晶質半導体層１１、ｐ型非晶質半導体層１２ａおよびｎ型非晶質半導体層１３ａは、単層であってもよく、多層であってもよい。

ｐ側電極２０ａは、キャリアを収集する電極である。ｐ側電極２０ａは、ｎ型非晶質半導体層１３ａを間に挟んでｐ型非晶質半導体層１２ａ上に形成されている。したがって、ｐ側電極２０ａは、基板１０の裏面Ｂの第１領域Ｂ１上に形成されている。

ｎ側電極２０ｂは、キャリアを収集する電極である。ｎ側電極２０ｂは、ｎ型非晶質半導体層１３ａを間に挟んで、基板１０の裏面Ｂの第２領域Ｂ２上に形成されている。また、ｎ側電極２０ｂは、基板１０の裏面Ｂの第２領域Ｂ２上において、ｎ型非晶質半導体層１３ａの表面上に形成されている。

ｐ側電極２０ａおよびｎ側電極２０ｂは、金属材料や導電性ペースト材料により形成されている。また、ｐ側電極２０ａおよびｎ側電極２０ｂは、スパッタ法、蒸着法、メッキ法、または印刷法などの種々の方法により形成されている。

ここで、第１実施形態においては、ｐ型非晶質半導体層１２ａとｎ型非晶質半導体層１３ａとの間にキャップ層３０が形成されている。具体的には、キャップ層３０は、ｐ型非晶質半導体層１２ａの上面とｎ型非晶質半導体層１３ａとの間に形成されている。キャップ層３０の厚みは、ｐ型非晶質半導体層１２ａおよびｎ型非晶質半導体層１３ａの厚みよりも小さくなるように構成されている。また、キャップ層３０は、下地となるｐ型非晶質半導体層１２ａからｐ型不純物が脱離することを抑制するように構成されている。

キャップ層３０は、下地となる半導体層中に含まれるドーピング用不純物を実質的に含まない半導体または絶縁体によって構成されている。なお、キャップ層３０は、不純物を実質的に含まないが、微量の不純物を含んでいてもよい。たとえば、原料ガス中に不純物を含まない場合にも、基板トレイやチャンバー壁に付着した膜から脱離した不純物の混入が生じる場合があり、この場合、キャップ層３０には微量の不純物が含まれる。第１実施形態においては、キャップ層３０は、ｐ型不純物を含まない材料によって構成されているので、ｎ型非晶質半導体層１３ａを形成するためのプラズマによって、キャップ層３０からｐ型不純物が脱離することがない。したがって、キャップ層３０は、ｎ型非晶質半導体層１３ａを形成するためのプラズマによって、ｐ型非晶質半導体層１２ａからｐ型不純物が脱離することを抑制することができる。これにより、基板１０とｎ型非晶質半導体層１３ａとの間に、意図しないｐ型不純物が混入することを抑制することができるので、太陽電池特性を向上させることができる。

また、キャップ層３０は、ｎ型不純物を含まない材料によって構成されていることが好ましい。すなわち、キャップ層３０は、ｐ型不純物だけでなくｎ型不純物も含まない材料によって構成されていることが好ましい。この場合、ｎ型非晶質半導体層１３ａを形成するためのプラズマによって、キャップ層３０からｐ型不純物およびｎ側不純物が脱離することを抑制することができる。また、キャップ層３０は、ｎ型非晶質半導体層１３ａを形成するためのプラズマによって、ｐ型非晶質半導体層１２ａからｐ型不純物が脱離することを抑制することができる。したがって、キャップ層３０は、基板１０とｎ型非晶質半導体層１３ａとの間に、不所望なｐ型不純物およびｎ型不純物が含まれることを抑制することができる。これにより、基板１０とｎ型非晶質半導体層１３ａとの間の接合を設計通り形成することができるので、より一層太陽電池特性を向上させることができる。

また、キャップ層３０は、下地となる半導体層に大きな悪影響を与える不純物を含まないことが好ましい。たとえば、キャップ層３０は、有機物やアルカリ成分を含まないことが好ましい。この場合、ｎ型非晶質半導体層１３ａを形成するためのプラズマによって、キャップ層３０から構成元素の一部が脱離したとしても、脱離した元素が下地となる半導体層に悪影響を及ぼすことを抑制することができる。これにより、基板１０とｎ型非晶質半導体層１３ａとの間の接合特性の低下を抑制することができるので、太陽電池特性を良好に維持することができる。

また、キャップ層３０は、下地となる半導体層と同じ半導体材料により構成されていることが好ましい。たとえば、第１実施形態では下地がｐ型非晶質半導体層１２ａなので、キャップ層３０は非晶質半導体材料により構成されていることが好ましい。非晶質半導体により構成されるキャップ層３０は、ｐ型非晶質半導体層１２ａと類似の条件で形成することができる。これにより、キャップ層３０を形成する際の雰囲気によって、ｐ型非晶質半導体層１２ａが過剰な影響を受けることを抑制することができる。また、ｐ型非晶質半導体層１２ａの特性の低下を抑制することができるので、太陽電池特性のより一層の向上を図ることができる。

また、キャップ層３０は、酸化シリコンなどの金属酸化物や窒化シリコンなどの金属窒化物などの無機絶縁物により構成されていることが好ましい。キャップ層３０を、無機絶縁物から構成すると、ｎ型非晶質半導体層１３ａを形成するためのプラズマによって、キャップ層３０からｐ型不純物やｎ型不純物が脱離することを抑制することができる。また、無機絶縁物は、半導体材料に比べて高いプラズマ耐性を有するので、キャップ層３０の構成元素の脱離も抑制することができる。したがって、キャップ層３０は、基板１０とｎ型非晶質半導体層１３ａとの間に、ｐ型不純物やｎ型不純物などの不所望の不純物が含まれることを抑制することができる。これにより、基板１０とｎ型非晶質半導体層１３ａとの間の接合を設計通り形成することができるので、より一層太陽電池特性を向上させることができる。

（太陽電池の製造方法）

次に、第１実施形態による太陽電池１００の製造方法について、図３〜図５を参照しながら説明する。

まず、基板１０として予め受光面Ａにテクスチャ構造が形成されたｎ型単結晶シリコン基板を用意する。

そして、図３に示すように、基板１０の受光面Ａの略全面上に、ＣＶＤ法により３ｎｍ〜５ｎｍの厚みを有するｉ型非晶質シリコン層からなるパッシベーション膜１５ａを形成し、さらにＣＶＤ法により５０ｎｍ〜１５０ｎｍの厚みを有するシリコン窒化物の層からなる光反射防止膜１５ｂを順次積層する。パッシベーション膜１５ａおよび光反射防止膜１５ｂによって、光入射側構造体１５を構成する。パッシベーション膜１５ａは、水素を含むので、基板１０をパッシベートする機能を有する。また、光反射防止膜１５ｂは、反射防止機能を有する。なお、ｉ型非晶質シリコン層およびシリコン窒化物層の積層構造は、光入射側構造体１５の一例である。

そして、基板１０の裏面Ｂの略全面上に、ＣＶＤ法により３ｎｍ〜５０ｎｍの厚みを有するｉ型非晶質シリコンからなるｉ型非晶質半導体層１１を形成する。ｉ型非晶質半導体層１１は、水素を含むので、基板１０をパッシベートする機能を有する。

そして、図４に示すように、ｉ型非晶質半導体層１１の表面上に、マスクを用いたＣＶＤ法によって、２ｎｍ〜５０ｎｍの厚みを有するｐ型非晶質シリコンからなるｐ型非晶質半導体層１２ａおよび０．５ｎｍ〜５ｎｍの厚みを有するｉ型非晶質シリコンからなるキャップ層３０を所定のパターンで順次形成する。所定のパターンとは、基板１０の裏面Ｂの第１領域Ｂ１に対応するパターンである。

さらに、図５に示すように、ｉ型非晶質半導体層１１の表面上からキャップ層３０の表面上に跨るように、ＣＶＤ法により２ｎｍ〜５０ｎｍの厚みを有するｎ型非晶質シリコンからなるｎ型非晶質半導体層１３ａを形成する。

最後に、スパッタ法や印刷法などの方法により、ｎ型非晶質半導体層１３ａの表面上に、所定パターンでｐ側電極２０ａおよびｎ側電極２０ｂを形成する。これにより、第１実施形態による太陽電池１００が製造される。

（作用および効果）

第１実施形態による太陽電池１００には、ｐ型非晶質半導体層１２ａの上面とｎ型非晶質半導体層１３ａとの間にキャップ層３０が形成されている。キャップ層３０は、下地となるｐ型非晶質半導体層１２ａに含まれるドーピング用不純物の脱離を抑制するように構成されている。これにより、基板１０とｎ型非晶質半導体層１３ａとの間に、不所望なドーピング用不純物が混入することを抑制することができる。具体的には、基板１０の裏面Ｂの第２領域Ｂ２上において、ｉ型非晶質半導体層１１の表面とｎ型非晶質半導体層１３ａの表面との間に不所望なｐ型不純物が混入することを抑制することができる。すなわち、基板１０とｎ型非晶質半導体層１３ａとの間の接合特性を良好に維持できるので、良好な太陽電池特性を有する太陽電池を提供することができる。

［第２実施形態］

次に、本発明の第２実施形態による太陽電池１５０について、図６を参照して説明する。

（太陽電池の構成）

図６に示すように、第２実施形態による太陽電池１５０では、キャップ層３１は、ｐ型非晶質半導体層１２ａの上面および側面とｎ型非晶質半導体層１３ａとの間に形成されている。なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。

（太陽電池の製造方法）

次に、第２実施形態による太陽電池１５０の製造方法について説明する。

まず、第１実施形態と同様に、基板１０の受光面Ａの略全面上に光入射側構造体１５を形成する。また、基板１０の裏面Ｂの略全面上に、ＣＶＤ法によりｉ型非晶質半導体層１１を形成する。そして、ｉ型非晶質半導体層１１の表面上に、ｐ型非晶質半導体層１２ａを所定のパターンで形成する。

ここで、第２実施形態では、ｐ型非晶質半導体層１２ａの上面および側面にｉ型非晶質シリコンからなるキャップ層３１を形成する。そして、ｉ型非晶質半導体層１１の表面上からキャップ層３１の表面上に跨ってｎ型非晶質半導体層１３ａを形成する。

最後に、第１実施形態と同様にして、ｎ型非晶質半導体層１３ａの表面上に、所定のパターンでｐ側電極２０ａおよびｎ側電極２０ｂを形成する。これにより、第２実施形態による太陽電池１５０が製造される。

（作用および効果）

第２実施形態では、第１実施形態と異なり、ｐ型非晶質半導体層１２ａの上面とｎ型非晶質半導体層１３ａとの間だけでなく、ｐ型非晶質半導体層１２ａの側面とｎ型非晶質半導体層１３ａとの間にも、p型不純物を含まないキャップ層３１を形成しているので、基板１０とｎ型非晶質半導体層１３ａとの間に不所望なp型不純物が混入することをより抑制することができる。

［第３実施形態］

次に、本発明の第３実施形態による太陽電池２００について、図７〜図１１を参照しながら説明する。以下においては、第１実施形態との相違点についておもに説明する。

（太陽電池の構成）

図７は、本発明の第３実施形態による太陽電池２００の断面図である。図７に示すように、基板１０の裏面Ｂの第１領域Ｂ１の表面上には、ｉ型非晶質半導体層１２ｂおよびｐ型非晶質半導体層１２ａが順次積層されている。すなわち、ｉ型非晶質半導体層１２ｂは、半導体基板１０とｐ型非晶質半導体層１２ａとの間に形成されている。また、ｐ型非晶質半導体層１２ａの上面上には、キャップ層３０が形成されている。また、ｉ型非晶質半導体層１３ｂおよびｎ型非晶質半導体層１３ａは、基板１０の裏面Ｂ上（ｐ型非晶質半導体層１２ａが形成される第１領域Ｂ１と隣接する第２領域Ｂ２上）からキャップ層３０の表面上に跨るように積層されている。なお、ｉ型非晶質半導体層１２ｂは、本発明の「第４半導体層」の一例であり、ｉ型非晶質半導体層１３ｂは、本発明の「第５半導体層」の一例である。第３実施形態では、ｉ型非晶質半導体層１２ｂとｉ型非晶質半導体層１３ｂとにより、本発明の「第３半導体層」が構成されている。

（太陽電池の製造方法）

次に、図８〜図１１を参照して第３実施形態による太陽電池２００の製造方法を説明する。

まず、第１実施形態と同様に、予め受光面Ａにテクスチャ構造が形成されたｎ型単結晶シリコンからなる基板１０を準備する。そして、図８に示すように、基板１０の受光面Ａの略全面上に光入射側構造体１５を形成する。

そして、基板１０の裏面Ｂの略全面に、ＣＶＤ法により３ｎｍ〜５０ｎｍの厚みを有するｉ型非晶質シリコンからなるｉ型非晶質半導体層１２ｂ、２ｎｍ〜５０ｎｍの厚みを有するｐ型非晶質半導体層１２ａおよび０．５ｎｍ〜５ｎｍの厚みを有するキャップ層３０を順次形成する。なお、キャップ層３０は、ｐ型およびｎ型のドーピング用不純物を積極的に導入せずに形成する。

そして、図９に示すように、キャップ層３０の表面上に、所定のパターンでレジスト膜４０を形成する。所定のパターンとは、基板１０の裏面Ｂの第１領域Ｂ１のパターンに対応するパターンである。

そして、図１０に示すように、レジスト膜４０から露出するｉ型非晶質半導体層１２ｂ、ｐ型非晶質半導体層１２ａおよびキャップ層３０をエッチング除去し、その後、レジスト膜４０を除去する。この工程により、基板１０の裏面Ｂの第１領域Ｂ１の表面上に、ｉ型非晶質半導体層１２ｂ、ｐ型非晶質半導体層１２ａおよびキャップ層３０の積層膜を形成する。

なお、図１０は、ｉ型非晶質半導体層１２ｂ、ｐ型非晶質半導体層１２ａおよびキャップ層３０の積層膜を、基板１０の裏面Ｂが露出するまでエッチング除去した例を示しているが、ｉ型非晶質半導体層１２ｂを露出させるようにエッチング除去してもよい。この工程においては、少なくともｐ型非晶質半導体層１２を除去すればよく、ｉ型非晶質半導体層１２ｂの一部が基板１０の裏面Ｂ上に残存していてもよい。

そして、図１１に示すように、基板１０の裏面Ｂの表面上からキャップ層３０の表面上に跨るように、ＣＶＤ法により３ｎｍ〜５０ｎｍの厚みを有するｉ型非晶質シリコンからなるｉ型非晶質半導体層１３ｂおよび２ｎｍ〜５０ｎｍの厚みを有するｎ型非晶質半導体層１３ａを順次形成する。具体的には、ｉ型非晶質半導体層１３ｂおよびｎ型非晶質半導体層１３ａを、基板１０の裏面Ｂの略全面上に形成する。

最後に、スパッタ法や印刷法などの方法により、ｎ型非晶質半導体層１３ａの表面上に、所定のパターンでｐ側電極２０ａおよびｎ側電極２０ｂを形成する。これにより、第３実施形態による太陽電池２００が製造される。

（作用および効果）

第３実施形態による太陽電池２００は、第１実施形態と同様に、キャップ層３０により、基板１０とｎ型非晶質半導体層１３ａとの間に、不所望なドーピング不純物が含まれることを抑制できるので、太陽電池特性を向上させることができる。

［第４実施形態］

次に、本発明の第４実施形態による太陽電池２５０について、図１２および図１３を参照しながら説明する。

（太陽電池の構成）

図１２に示すように、第４実施形態による太陽電池２５０では、キャップ層３２が絶縁体により形成されている。具体的には、キャップ層３２は、金属酸化物や金属窒化物などの絶縁材料により構成されている。また、ｎ型非晶質半導体層１３ａ、ｉ型非晶質半導体層１３ｂおよびキャップ層３２にコンタクトホール５０が形成されている。ｐ側電極層２０ｃは、コンタクトホール５０を介してｐ型非晶質半導体層１２ａに接触するように形成されている。具体的には、ｐ側電極層２０ｃは、コンタクトホール５０内を充填するように形成されている。なお、第４実施形態のその他の構成は、上記第３実施形態と同様である。

（太陽電池の製造方法）

次に、図１３を参照して、第４実施形態による太陽電池２５０の製造方法について説明する。

まず、第３実施形態と同様に、基板１０の受光面Ａの略全面上に光入射側構造体１５を形成する。そして、基板１０の裏面Ｂ上に、ｉ型非晶質半導体層１２ｂと、ｐ型非晶質半導体層１２ａと、キャップ層３２と、ｉ型非晶質半導体層１３ｂと、ｎ型非晶質半導体層１３ａとを順次形成する。なお、第４実施形態では、第３実施形態と異なり、キャップ層３２を金属酸化物や金属窒化物などの絶縁材料により形成している。

ここで、第４実施形態では、図１３に示すように、ｎ型非晶質半導体層１３ａ、ｉ型非晶質半導体層１３ｂおよびキャップ層３２にコンタクトホール５０をエッチングにより形成する。そして、コンタクトホール５０を介してｐ型非晶質半導体層１２ａに接触するようにｐ側電極層２０ｃを形成する。具体的には、コンタクトホール５０内を充填するようにｐ側電極層２０ｃを形成する。

そして、第３実施形態と同様にして、ｎ型非晶質半導体層１３ａの表面上に、所定のパターンでｎ側電極２０ｂを形成する。これにより、第４実施形態による太陽電池２５０が製造される。

（作用および効果）

第４実施形態による太陽電池２５０では、キャップ層３２を金属酸化物や金属窒化物などの絶縁材料により形成している。また、太陽電池２５０では、ｎ型非晶質半導体層１３ａ、ｉ型非晶質半導体層１３ｂおよびキャップ層３２にコンタクトホール５０を形成し、コンタクトホール５０内を充填するようにｐ側電極層２０ｃを形成している。これにより、ｐ側電極層２０ｃをｐ型非晶質半導体層１２ａに直接接触させることができるので、キャリアの収集効率を向上させることができる。

[その他の実施の形態]

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、第１実施形態〜第３実施形態では、基板１０の裏面Ｂの第１領域Ｂ１上にｐ型非晶質半導体層１２ａおよびキャップ層３０を形成し、基板１０の裏面Ｂの第２領域Ｂ２上からキャップ層３０の表面上に跨るようにｎ型非晶質半導体層１３ａを形成するようにしたが、ｐ型非晶質半導体層１２ａおよびｎ型非晶質半導体層１３ａの配置関係はこの逆でもよい。すなわち、基板１０の裏面Ｂの第１領域Ｂ１上にｎ型非晶質半導体層１３ａおよびキャップ層３０を形成し、基板１０の裏面Ｂの第２領域Ｂ２上からキャップ層３０の表面上に跨るようにｐ型非晶質半導体層１２ａを形成するようにしてもよい。このような構成においても、キャップ層３０により、基板１０の表面とｐ型非晶質半導体層１２ａとの間に、不所望なｎ型不純物が混入することを抑制できるので、優れた太陽電池特性を有する太陽電池を提供することができる。

（実施例サンプル）

以下に、本発明の実施例について説明する。本実施例では、図７に示す太陽電池２００を以下のようにして製造した。

まず、２００μｍ程度の厚みを有するｎ型単結晶シリコンからなる基板１０に異方性エッチング処理を施し、基板１０の受光面Ａおよび裏面Ｂにテクスチャ構造を形成した。

そして、原料ガスとしてＳｉＨ４およびＨ２の混合ガスを用い、プラズマＣＶＤによって基板１０の受光面Ａ上に、１０ｎｍの厚みを有するｉ型非晶質シリコンからなるｉ型非晶質半導体層１５ａを形成した。

そして、原料ガスとしてＳｉＨ４、Ｈ２およびＢ２Ｈ６を用い、プラズマＣＶＤ法によって基板１０の裏面Ｂの第１領域Ｂ１上に、２０ｎｍの厚みを有するｉ型非晶質シリコン層１２ｂ、１０ｎｍの厚みを有するｐ型非晶質シリコンからなるｐ型非晶質半導体層１２ａおよびｉ型非晶質シリコンからなるキャップ層３０を順次形成した。なお、本実施例ではマスクを用いてｉ型非晶質半導体層１２ｂ、ｐ型非晶質半導体層１２ａおよびキャップ層３０を所定のパターンに形成した。また、キャップ層３０を形成する際において、キャップ層３０の厚みを０．５ｎｍ、１ｎｍ、１．５ｎｍ、２ｎｍ、２．５ｎｍ、３ｎｍ、３．５ｎｍ、４ｎｍ、４．５ｎｍ、５ｎｍ、６ｎｍ、７ｎｍおよび８ｎｍに変化させ、キャップ層３０の厚みが異なる１３個のサンプルを製造した。

そして、原料ガスとしてＳｉＨ４、Ｈ２およびＰＨ３を用いて、プラズマＣＶＤ法によって基板１０の裏面Ｂの第２領域Ｂ２の表面上からキャップ層３０の表面上に跨るように、３ｎｍの厚みを有するｉ型非晶質シリコンからなるｉ型非晶質半導体層１３ｂおよび２０ｎｍの厚みを有するｎ型非晶質シリコンからなるｎ型非晶質半導体層１３ａを順次形成した。なお、ｉ型非晶質半導体層１３ｂの形成は、ＰＨ３の導入量を０にして行った。

最後に、印刷法によりｐ側電極２０ａおよびｎ側電極２０ｂをパターン形成した。

以上のようにして、実施例サンプルを製造した。

（比較例サンプル）

比較例サンプルとして、キャップ層３０を設けないこと以外は、上記実施例と同様にして比較例サンプルを製造した。

（結果）

以下に、実施例サンプルおよび比較例サンプルについて、太陽電池特性を測定した結果について説明する。

図１４は、実施例サンプルおよび比較例サンプルについて太陽電池特性を測定した結果を示す特性図である。同図の縦軸は太陽電池の出力の相対値であり、キャップ層３０の厚みが０ｎｍの比較例サンプルの出力を１として規格化した値である。また、横軸はキャップ層３０の厚み（ｎｍ）である。

図１４に示すように、キャップ層３０を設けることにより、太陽電池特性が向上することがわかる。これは、キャップ層３０を設けたことにより、基板１０とｎ型非晶質半導体層１３ａとの間に、不所望なドーピング不純物が含まれることを抑制できたことによるものと考えられる。

また、キャップ層３０の厚みはわずかでもあれば、比較例サンプルに比べ出力が向上することがわかる。したがって、キャップ層３０の厚みは数ｎｍ以上あればよい。

また、キャップ層３０の厚みを５ｎｍ以下とすることにより、比較例サンプルに比べ出力が向上することがわかった。なお、キャップ層３０の厚みが５ｎｍより大きくなると、比較例サンプルに比べ出力が低下している。このように出力が低下する理由は、キャップ層３０の厚みを大きくすることにより、ｐ側電極２０ａとｐ型非晶質シリコン層１２との間の抵抗が増加したためと考えられる。

したがって、キャップ層の厚みは数ｎｍ以上５ｎｍ以下の範囲が好ましく、より好ましくは０．５ｎｍ以上４ｎｍ以下の範囲であり、さらに好ましくは１．５ｎｍ以上３．５ｎｍ以下の範囲である。

Claims (20)


  1. 受光面および裏面を有する半導体基板（１０）と、

    前記半導体基板の裏面上の所定領域に形成された第１導電型の第１半導体層（１２ａ）と、

    前記半導体基板の裏面上から前記第１半導体層の表面上に跨って形成された第２導電型の第２半導体層（１３ａ）と、

    前記第１半導体層と前記第２半導体層との間に形成され、前記第１導電型の不純物を実質的に含まない半導体または絶縁体からなるキャップ層（３０、３１、３２）とを備える、太陽電池（１００、１５０、２００、２５０）。

  2. 前記キャップ層は、前記第１半導体層の少なくとも上面と前記第２半導体層との間に形成されている、請求項１に記載の太陽電池。

  3. 前記キャップ層は、前記第１半導体層の上面および側面と前記第２半導体層との間に形成されている、請求項２に記載の太陽電池。

  4. 前記キャップ層は、半導体からなる、請求項１に記載の太陽電池。

  5. 前記キャップ層は、絶縁体からなる、請求項１に記載の太陽電池。

  6. 前記第２半導体層および前記キャップ層は、コンタクトホール（５０）を含み、

    前記コンタクトホールを介して第１半導体層に接触するように形成された電極層（２０ｃ）をさらに備える、請求項５に記載の太陽電池。

  7. 前記キャップ層の厚みは、前記第１半導体層および前記第２半導体層の厚みよりも小さい、請求項１に記載の太陽電池。

  8. 前記半導体基板と、前記第１半導体層および前記第２半導体層との間に形成された略真性の第３半導体層（１１）をさらに備える、請求項１に記載の太陽電池。

  9. 前記第３半導体層は、前記半導体基板の裏面上の前記第１半導体層が形成される前記所定領域および前記所定領域に隣接する領域に形成されており、

    前記第２半導体層は、前記第３半導体層の表面上から前記キャップ層の表面上に跨って形成されている、請求項８に記載の太陽電池。

  10. 前記第３半導体層は、前記半導体基板の裏面上の前記第１半導体層が形成される前記所定領域に形成される第４半導体層（１２ｂ）を含む、請求項８に記載の太陽電池。

  11. 前記第３半導体層は、前記半導体基板の裏面上の前記第１半導体層が形成される前記所定領域に隣接する領域から前記キャップ層の表面上に跨って形成される第５半導体層（１３ｂ）をさらに含む、請求項１０に記載の太陽電池。

  12. 前記第３半導体層は、非晶質半導体層である、請求項８に記載の太陽電池。

  13. 前記キャップ層は、前記第１半導体層と同じ半導体材料からなる、請求項１に記載の太陽電池。

  14. 前記キャップ層は、前記第１導電型の不純物だけでなく、前記第２導電型の不純物も含まない、請求項１に記載の太陽電池。

  15. 前記キャップ層は、真性の非晶質半導体層である、請求項１４に記載の太陽電池。

  16. 前記半導体基板は、結晶系半導体基板である、請求項１に記載の太陽電池。

  17. 前記半導体基板は、第２導電型の単結晶半導体基板である、請求項１６に記載の太陽電池。

  18. 前記半導体基板の受光面上に形成された光入射側構造体（１５）をさらに備える、請求項１に記載の太陽電池。

  19. 前記光入射側構造体は、少なくとも光反射防止膜（１５ｂ）を含む、請求項１８に記載の太陽電池。

  20. 前記光入射側構造体は、前記光反射防止膜に加えて、パッシベーション膜（１５ａ）を含む、請求項１９に記載の太陽電池。
JP2011507126A 2009-03-30 2010-03-25 太陽電池 Expired - Fee Related JP5383792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011507126A JP5383792B2 (ja) 2009-03-30 2010-03-25 太陽電池

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009081023 2009-03-30
JP2009081023 2009-03-30
JP2011507126A JP5383792B2 (ja) 2009-03-30 2010-03-25 太陽電池
PCT/JP2010/055195 WO2010113750A1 (ja) 2009-03-30 2010-03-25 太陽電池

Publications (2)

Publication Number Publication Date
JPWO2010113750A1 JPWO2010113750A1 (ja) 2012-10-11
JP5383792B2 true JP5383792B2 (ja) 2014-01-08

Family

ID=42828043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011507126A Expired - Fee Related JP5383792B2 (ja) 2009-03-30 2010-03-25 太陽電池

Country Status (9)

Country Link
US (1) US8796539B2 (ja)
EP (1) EP2416373B1 (ja)
JP (1) JP5383792B2 (ja)
KR (1) KR101521326B1 (ja)
CN (1) CN102369601B (ja)
BR (1) BRPI1009416A2 (ja)
MY (1) MY152718A (ja)
SG (1) SG175041A1 (ja)
WO (1) WO2010113750A1 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369601B (zh) * 2009-03-30 2015-04-29 三洋电机株式会社 太阳能电池
JP5485060B2 (ja) 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
JP5334926B2 (ja) * 2010-08-02 2013-11-06 三洋電機株式会社 太陽電池の製造方法
JP5388970B2 (ja) * 2010-08-24 2014-01-15 三洋電機株式会社 太陽電池の製造方法
JP5595850B2 (ja) * 2010-09-27 2014-09-24 三洋電機株式会社 太陽電池の製造方法
WO2012090643A1 (ja) * 2010-12-29 2012-07-05 三洋電機株式会社 太陽電池の製造方法及び太陽電池
WO2012132616A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換素子の製造方法
WO2012132613A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換素子の製造方法
WO2012132961A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換素子の製造方法
JPWO2012132835A1 (ja) * 2011-03-25 2014-07-28 三洋電機株式会社 太陽電池
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
JP5879538B2 (ja) * 2011-03-25 2016-03-08 パナソニックＩｐマネジメント株式会社 光電変換装置及びその製造方法
WO2012132654A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
WO2012132838A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置の製造方法
WO2012132064A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光起電力素子
JP5842173B2 (ja) * 2011-03-28 2016-01-13 パナソニックＩｐマネジメント株式会社 光電変換装置及び光電変換装置の製造方法
WO2012132729A1 (ja) * 2011-03-28 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法
JPWO2012132758A1 (ja) * 2011-03-28 2014-07-28 三洋電機株式会社 光電変換装置及び光電変換装置の製造方法
JPWO2012132766A1 (ja) * 2011-03-28 2014-07-28 三洋電機株式会社 光電変換装置及び光電変換装置の製造方法
JP2012204764A (ja) * 2011-03-28 2012-10-22 Sanyo Electric Co Ltd 太陽電池及び太陽電池の製造方法
WO2012132834A1 (ja) * 2011-03-28 2012-10-04 三洋電機株式会社 太陽電池及び太陽電池の製造方法
US9012769B2 (en) * 2011-05-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2013030615A (ja) * 2011-07-28 2013-02-07 Sanyo Electric Co Ltd 太陽電池
JP5892584B2 (ja) * 2011-09-26 2016-03-23 デクセリアルズ株式会社 太陽電池モジュール、太陽電池モジュールの製造方法
JP5927027B2 (ja) * 2011-10-05 2016-05-25 株式会社半導体エネルギー研究所 光電変換装置
TWI559563B (zh) * 2011-12-21 2016-11-21 太陽電子公司 混合式多晶矽異質接面背接觸電池
FR2985608B1 (fr) * 2012-01-05 2016-11-18 Commissariat Energie Atomique Cellule photovoltaique et procede de realisation
JP2013168605A (ja) * 2012-02-17 2013-08-29 Sharp Corp 太陽電池の製造方法
JP6156748B2 (ja) * 2012-03-08 2017-07-05 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
GB2503515A (en) * 2012-06-29 2014-01-01 Rec Cells Pte Ltd A rear contact heterojunction solar cell
KR20140019099A (ko) * 2012-08-02 2014-02-14 삼성에스디아이 주식회사 광전소자
JP6042679B2 (ja) * 2012-09-26 2016-12-14 シャープ株式会社 光電変換素子および光電変換素子の製造方法
CN104995748B (zh) * 2013-03-04 2017-03-08 夏普株式会社 光电转换元件
JP2014183073A (ja) * 2013-03-18 2014-09-29 Sharp Corp 光電変換素子および光電変換素子の製造方法
NL2010496C2 (en) * 2013-03-21 2014-09-24 Stichting Energie Solar cell and method for manufacturing such a solar cell.
JP6284522B2 (ja) * 2013-03-28 2018-02-28 シャープ株式会社 光電変換素子、光電変換モジュールおよび太陽光発電システム
US20150357491A1 (en) * 2013-03-28 2015-12-10 Sharp Kabushiki Kaisha Photoelectric conversion element
CN104112789B (zh) * 2013-04-17 2016-04-27 茂迪股份有限公司 太阳能电池及其制造方法
JP6206843B2 (ja) * 2013-09-09 2017-10-04 パナソニックＩｐマネジメント株式会社 太陽電池
WO2015060012A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換素子
JPWO2015060013A1 (ja) * 2013-10-25 2017-03-09 シャープ株式会社 光電変換素子
JP2015109948A (ja) * 2013-10-31 2015-06-18 キヤノン株式会社 被検体情報取得装置
JP2015177175A (ja) * 2014-03-18 2015-10-05 シャープ株式会社 光電変換素子および光電変換素子の製造方法
WO2015189878A1 (ja) * 2014-06-13 2015-12-17 国立大学法人福島大学 太陽電池及びその製造方法
JP5957102B2 (ja) * 2015-01-21 2016-07-27 シャープ株式会社 太陽電池の製造方法
US10854767B2 (en) * 2015-03-31 2020-12-01 Kaneka Corporation Solar cell and method for manufacturing same
EP3346506B1 (en) * 2015-08-31 2020-04-01 Sharp Kabushiki Kaisha Photoelectric conversion element
ES2939949T3 (es) * 2015-10-25 2023-04-28 Solaround Ltd Procedimiento de fabricación de células bifaciales
EP3163632A1 (en) * 2015-11-02 2017-05-03 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Photovoltaic device and method for manufacturing the same
EP3223318A1 (en) * 2016-03-23 2017-09-27 Meyer Burger (Germany) AG Hetero junction photovoltaic cell and method of manufacturing same
CN109155342A (zh) * 2016-05-23 2019-01-04 株式会社钟化 太阳能电池及其制造方法、以及太阳能电池面板
CN110047965A (zh) * 2018-01-16 2019-07-23 福建金石能源有限公司 一种新型的背接触异质结电池及其制作方法
US11372803B2 (en) 2018-04-03 2022-06-28 Xilinx, Inc. Data processing engine tile architecture for an integrated circuit
US11379389B1 (en) 2018-04-03 2022-07-05 Xilinx, Inc. Communicating between data processing engines using shared memory
US10990552B1 (en) 2018-04-03 2021-04-27 Xilinx, Inc. Streaming interconnect architecture for data processing engine array
US10747690B2 (en) 2018-04-03 2020-08-18 Xilinx, Inc. Device with data processing engine array
US11113223B1 (en) 2018-04-03 2021-09-07 Xilinx, Inc. Dual mode interconnect
US10824584B1 (en) 2018-04-03 2020-11-03 Xilinx, Inc. Device with data processing engine array that enables partial reconfiguration
US11016822B1 (en) 2018-04-03 2021-05-25 Xilinx, Inc. Cascade streaming between data processing engines in an array
US11567881B1 (en) 2018-04-03 2023-01-31 Xilinx, Inc. Event-based debug, trace, and profile in device with data processing engine array
US11061673B1 (en) 2018-04-03 2021-07-13 Xilinx, Inc. Data selection network for a data processing engine in an integrated circuit
US10579559B1 (en) 2018-04-03 2020-03-03 Xilinx, Inc. Stall logic for a data processing engine in an integrated circuit
US10866753B2 (en) 2018-04-03 2020-12-15 Xilinx, Inc. Data processing engine arrangement in a device
US10635622B2 (en) 2018-04-03 2020-04-28 Xilinx, Inc. System-on-chip interface architecture
US10747531B1 (en) 2018-04-03 2020-08-18 Xilinx, Inc. Core for a data processing engine in an integrated circuit
KR102244132B1 (ko) * 2019-04-29 2021-04-23 홍익대학교 산학협력단 듀얼포토다이오드의 제조방법, 그에 따른 듀얼포토다이오드, 듀얼포토다이오드를 이용한 파장 및 세기 측정방법
US11301295B1 (en) 2019-05-23 2022-04-12 Xilinx, Inc. Implementing an application specified as a data flow graph in an array of data processing engines
US11188312B2 (en) 2019-05-23 2021-11-30 Xilinx, Inc. Hardware-software design flow with high-level synthesis for heterogeneous and programmable devices
US10891414B2 (en) 2019-05-23 2021-01-12 Xilinx, Inc. Hardware-software design flow for heterogeneous and programmable devices
US10891132B2 (en) 2019-05-23 2021-01-12 Xilinx, Inc. Flow convergence during hardware-software design for heterogeneous and programmable devices
US10977018B1 (en) 2019-12-05 2021-04-13 Xilinx, Inc. Development environment for heterogeneous devices
CN111799348A (zh) * 2020-06-10 2020-10-20 中国科学院微电子研究所 一种异质结背接触太阳能电池及其形成方法
US11443091B1 (en) 2020-07-31 2022-09-13 Xilinx, Inc. Data processing engines with cascade connected cores
US11496418B1 (en) 2020-08-25 2022-11-08 Xilinx, Inc. Packet-based and time-multiplexed network-on-chip
US11288222B1 (en) 2020-09-28 2022-03-29 Xilinx, Inc. Multi-die integrated circuit with data processing engine array
US11520717B1 (en) 2021-03-09 2022-12-06 Xilinx, Inc. Memory tiles in data processing engine array
US11336287B1 (en) 2021-03-09 2022-05-17 Xilinx, Inc. Data processing engine array architecture with memory tiles
JP2024531402A (ja) 2021-08-20 2024-08-29 ザイリンクス インコーポレイテッド データ処理アレイとともに使用するための多数のオーバーレイ
CN113964216B (zh) * 2021-09-22 2023-10-27 泰州隆基乐叶光伏科技有限公司 一种背接触电池及其制作方法
CN113921625B (zh) * 2021-09-30 2023-10-27 泰州隆基乐叶光伏科技有限公司 一种背接触电池及其制作方法
US11848670B2 (en) 2022-04-15 2023-12-19 Xilinx, Inc. Multiple partitions in a data processing array
US12079158B2 (en) 2022-07-25 2024-09-03 Xilinx, Inc. Reconfigurable neural engine with extensible instruction set architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101151A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2005101240A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026571A1 (en) * 1994-03-25 1995-10-05 Amoco/Enron Solar Stabilized amorphous silicon and devices containing same
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
JP3753605B2 (ja) * 2000-11-01 2006-03-08 シャープ株式会社 太陽電池およびその製造方法
WO2005011002A1 (ja) * 2003-07-24 2005-02-03 Kaneka Corporation シリコン系薄膜太陽電池
EP1519422B1 (en) * 2003-09-24 2018-05-16 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic cell and its fabrication method
DE102005025125B4 (de) * 2005-05-29 2008-05-08 Hahn-Meitner-Institut Berlin Gmbh Verfahren zur Herstellung einer einseitig kontaktierten Solarzelle und einseitig kontaktierte Solarzelle
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
CN102369601B (zh) * 2009-03-30 2015-04-29 三洋电机株式会社 太阳能电池

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101151A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2005101240A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法

Also Published As

Publication number Publication date
WO2010113750A1 (ja) 2010-10-07
EP2416373A4 (en) 2016-11-02
EP2416373B1 (en) 2019-12-25
CN102369601A (zh) 2012-03-07
EP2416373A1 (en) 2012-02-08
KR20120003871A (ko) 2012-01-11
BRPI1009416A2 (pt) 2016-03-01
US8796539B2 (en) 2014-08-05
CN102369601B (zh) 2015-04-29
MY152718A (en) 2014-11-28
JPWO2010113750A1 (ja) 2012-10-11
US20120012179A1 (en) 2012-01-19
SG175041A1 (en) 2011-11-28
KR101521326B1 (ko) 2015-05-18

Similar Documents

Publication Publication Date Title
JP5383792B2 (ja) 太陽電池
US20080283120A1 (en) Method of Manufacturing N-Type Multicrystalline Silicon Solar Cells
US8664034B2 (en) Method of manufacturing solar cell
WO2007026480A1 (ja) シリコン系薄膜光電変換装置、及びその製造方法
US9231130B2 (en) Photoelectric conversion element and solar cell
WO2013146271A1 (ja) 太陽電池及びその製造方法
TWI424582B (zh) 太陽能電池的製造方法
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
KR101768907B1 (ko) 태양 전지 제조 방법
KR20110037984A (ko) 태양 전지 및 그 제조 방법
US9012769B2 (en) Photoelectric conversion device
JP7228561B2 (ja) 太陽電池の製造方法
JP5745653B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
US10026853B2 (en) Solar cell
JP2001028452A (ja) 光電変換装置
US20190386160A1 (en) Solar cell
JP5645734B2 (ja) 太陽電池素子
KR101286904B1 (ko) 광전 변환 장치
WO2016140309A1 (ja) 光電変換素子およびその製造方法
WO2016021267A1 (ja) 光電変換素子
US20170012149A1 (en) High efficiency single crystal silicon solar cell with epitaxially deposited silicon layers with deep junction(s)
JP7183245B2 (ja) 太陽電池の製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JP5446022B2 (ja) 光電変換部材
JP2012009685A (ja) 積層型光電変換装置の製造方法

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R151 Written notification of patent or utility model registration

Ref document number: 5383792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees