JP2014075526A - 光電変換素子および光電変換素子の製造方法 - Google Patents
光電変換素子および光電変換素子の製造方法 Download PDFInfo
- Publication number
- JP2014075526A JP2014075526A JP2012223168A JP2012223168A JP2014075526A JP 2014075526 A JP2014075526 A JP 2014075526A JP 2012223168 A JP2012223168 A JP 2012223168A JP 2012223168 A JP2012223168 A JP 2012223168A JP 2014075526 A JP2014075526 A JP 2014075526A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous film
- type amorphous
- conductivity type
- electrode layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Abstract
【課題】高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供する。
【解決手段】第1導電型非晶質膜10と第2導電型非晶質膜5との間にi型非晶質膜9が設けられており、第1導電型用電極層11と第2導電型用電極層6とがi型非晶質膜9によって電気的に絶縁されている。
【選択図】図1
【解決手段】第1導電型非晶質膜10と第2導電型非晶質膜5との間にi型非晶質膜9が設けられており、第1導電型用電極層11と第2導電型用電極層6とがi型非晶質膜9によって電気的に絶縁されている。
【選択図】図1
Description
本発明は、光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、n型の単結晶シリコン基板の裏面上に、i型の非晶質シリコン膜とp型の非晶質シリコン膜との積層体と、i型の非晶質シリコン膜とn型の非晶質シリコン膜との積層体とを形成し、これらの積層体のp型の非晶質シリコン膜上およびn型の非晶質シリコン膜上に電極を形成して特性を向上させた太陽電池セル(ヘテロ接合型バックコンタクトセル)の開発が進められている(たとえば特許文献1参照)。
以下、図16〜図32の模式的断面図を参照して、ヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図16に示すように、受光面にテクスチャ構造(図示せず)が形成されたn型の単結晶シリコンからなるc−Si(n)基板101の裏面上に、i型の非晶質シリコン膜とp型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/p)層102を形成する。
次に、図17に示すように、c−Si(n)基板101の受光面上に、i型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層103を形成する。
次に、図18に示すように、a−Si(i/p)層102の一部の裏面上にフォトレジスト膜104を形成する。ここで、フォトレジスト膜104は、a−Si(i/p)層102の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図19に示すように、フォトレジスト膜104をマスクとして、a−Si(i/p)層102の一部をエッチングすることによって、c−Si(n)基板101の裏面を露出させる。
次に、図20に示すように、フォトレジスト膜104を除去した後に、図21に示すように、フォトレジスト膜104を除去して露出したa−Si(i/p)層102の裏面およびエッチングにより露出したc−Si(n)基板101の裏面を覆うようにi型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層105を形成する。
次に、図22に示すように、a−Si(i/n)層105の一部の裏面上にフォトレジスト膜106を形成する。ここで、フォトレジスト膜106は、a−Si(i/n)層105の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図23に示すように、フォトレジスト膜106をマスクとして、a−Si(i/n)層105の一部をエッチングすることによって、a−Si(i/p)層102の裏面を露出させる。
次に、図24に示すように、フォトレジスト膜106を除去した後に、図25に示すように、フォトレジスト膜106を除去して露出したa−Si(i/n)層105の裏面およびエッチングにより露出したa−Si(i/p)層102の裏面を覆うように透明導電酸化膜107を形成する。
次に、図26に示すように、透明導電酸化膜107の一部の裏面上にフォトレジスト膜108を形成する。ここで、フォトレジスト膜108は、透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図27に示すように、フォトレジスト膜108をマスクとして、透明導電酸化膜107の一部をエッチングすることによって、a−Si(i/p)層102およびa−Si(i/n)層105の裏面を露出させる。
次に、図28に示すように、フォトレジスト膜108を除去した後に、図29に示すように、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の一部の裏面を覆うようにフォトレジスト膜109を形成する。ここで、フォトレジスト膜109は、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図30に示すように、透明導電酸化膜107およびフォトレジスト膜109の裏面全面に裏面電極層110を形成する。
次に、図31に示すように、透明導電酸化膜107の表面の一部のみに裏面電極層110を残すようにして、リフトオフによりフォトレジスト膜109および裏面電極層110を除去する。
次に、図32に示すように、a−Si(i/n)層103の表面上に反射防止膜111を形成する。
しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を4回行なう必要があり、ヘテロ接合型バックコンタクトセルの製造工程が非常に煩雑であるという問題があった。また、ヘテロ接合型バックコンタクトセルの変換効率の向上も要望されている。
上記の事情に鑑みて、本発明の目的は、高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することにある。
本発明は、第1導電型または第2導電型の半導体基板と、半導体基板の一方の表面の一部の領域上に設けられた第2導電型非晶質膜と、半導体基板の表面の他の一部の領域上に設けられたi型非晶質膜と第1導電型非晶質膜との積層体と、積層体上に設けられた第1導電型用電極層と、第2導電型非晶質膜上に設けられた第2導電型用電極層とを備え、第1導電型非晶質膜と第2導電型非晶質膜との間にi型非晶質膜が設けられており、第1導電型用電極層と第2導電型用電極層とがi型非晶質膜によって電気的に絶縁されている光電変換素子である。
ここで、本発明の光電変換素子において、第1導電型用電極層および第2導電型用電極層による半導体基板の表面の被覆率が99%以上であることが好ましい。
また、本発明の光電変換素子において、積層体は凹状に形成されており、積層体の凹部に第1導電型用電極層が配置されていることが好ましい。
また、本発明の光電変換素子において、半導体基板の表面と第2導電型非晶質膜との間に第2のi型非晶質膜が設けられていることが好ましい。
さらに、本発明は、第1導電型または第2導電型の半導体基板の一方の表面上に第2導電型非晶質膜を形成する工程と、第2導電型非晶質膜の表面上に第2導電型用電極層を形成する工程と、第2導電型用電極層の表面上にリフトオフ層を形成する工程と、第2導電型非晶質膜、第2導電型用電極層およびリフトオフ層の一部を除去することによって半導体基板の表面の一部を露出させる工程と、リフトオフ層の表面、リフトオフ層の側面、第2導電型用電極層の側面、第2導電型非晶質膜の側面および半導体基板の表面の露出面を覆うようにi型非晶質膜を形成する工程と、i型非晶質膜の表面上に第1導電型非晶質膜を形成する工程と、第1導電型非晶質膜の表面上に第1導電型用電極層を形成する工程と、リフトオフ層を除去することによって、リフトオフ層とともに、リフトオフ層の表面上のi型非晶質膜、第1導電型非晶質膜および第1導電型用電極層を除去する工程と、を含む、光電変換素子の製造方法である。
ここで、本発明の光電変換素子の製造方法において、第2導電型用電極層を形成する工程は、第2導電型非晶質膜の全表面上に第2導電型用電極層を形成する工程を含むことが好ましい。
また、本発明の光電変換素子の製造方法において、リフトオフ層を形成する工程は、第2導電型用電極層の全表面上にリフトオフ層を形成する工程を含むことが好ましい。
また、本発明の光電変換素子の製造方法において、半導体基板の表面の一部を露出させる工程は、リフトオフ層の一部の表面上にマスク材を設置する工程と、マスク材をマスクとして第2導電型非晶質膜、第2導電型用電極層およびリフトオフ層の一部を除去する工程と、を含むことが好ましい。
また、本発明の光電変換素子の製造方法において、第1導電型非晶質膜を形成する工程は、i型非晶質膜の全表面上に第1導電型非晶質膜を形成する工程を含むことが好ましい。
また、本発明の光電変換素子の製造方法において、第1導電型用電極層を形成する工程は、第1導電型非晶質膜の全表面上に第1導電型用電極層を形成する工程を含むことが好ましい。
本発明によれば、高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
図1に、本発明の光電変換素子の一例である実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態のヘテロ接合型バックコンタクトセルは、n型単結晶シリコンからなる半導体基板1と、半導体基板1の一方の表面である裏面の一部の領域上に設けられたi型のアモルファスシリコンからなる第2のi型非晶質膜4と、第2のi型非晶質膜4の裏面上に設けられたp型のアモルファスシリコンからなる第2導電型非晶質膜5と、第2導電型非晶質膜5の裏面上に設けられた第2導電型用電極層6とを備えている。すなわち、半導体基板1の裏面と、第2導電型非晶質膜5との間には、第2のi型非晶質膜4が配置されている。
半導体基板1の裏面の第2のi型非晶質膜4の設置領域以外の領域上には、i型のアモルファスシリコンからなる第1のi型非晶質膜9と、第1の非晶質膜9の裏面上に設けられたn型のアモルファスシリコンからなる第1導電型非晶質膜10と、第1導電型非晶質膜10の裏面上に設けられた第1導電型用電極層11とが備えられている。
半導体基板1の裏面の第2のi型非晶質膜4の設置領域以外の領域上の第1のi型非晶質膜9と第1導電型非晶質膜10とから積層体12が構成されている。第1のi型非晶質膜9および第1導電型非晶質膜10は、それぞれの裏面側が凹む凹状に形成されており、凹状の第1のi型非晶質膜9の凹部に第1導電型非晶質膜10が嵌め込まれるようにして配置されている。そのため、積層体12の全体も凹状に形成されている。また、第1導電型用電極層11は、凹状の積層体12の凹部に嵌め込まれるようにして配置されている。
第1導電型非晶質膜10と第2導電型非晶質膜5との間には、凹状の第1のi型非晶質膜9の側壁部分が挟み込まれているとともに、凹状の第1導電型非晶質膜10の凹部に嵌め込まれるようにして配置された第1導電型用電極層11と、第2導電型非晶質膜5の裏面上に設けられた第2導電型用電極層6との間にも凹状の第1のi型非晶質膜9の側壁部分が挟み込まれている。したがって、第1導電型非晶質膜10と第2導電型非晶質膜5との間、および第1導電型用電極層11と第2導電型用電極層6との間は、それぞれ、凹状の第1のi型非晶質膜9の側壁部分によって、電気的に絶縁されている。
半導体基板1の他方の表面である受光面(裏面の反対側の表面)の全面にはテクスチャ構造2が形成されている。また、半導体基板1の受光面の全面上には、反射防止膜3が設けられている。
以下、図2〜図12の模式的断面図を参照して、実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図2に示すように、半導体基板1を準備する。
半導体基板1としてはn型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。
半導体基板1の厚さは、特に限定されないが、たとえば100μm以上300μm以下とすることができ、好ましくは100μm以上200μm以下とすることができる。また、半導体基板1の比抵抗も、特に限定されないが、たとえば0.1Ω・cm以上1Ω・cm以下とすることができる。
次に、図3に示すように、半導体基板1の受光面にテクスチャ構造2を形成する。テクスチャ構造2は、たとえば、半導体基板1の受光面の全面をテクスチャエッチングすることなどにより形成することができる。
次に、図4に示すように、半導体基板1の受光面のテクスチャ構造2上に、反射防止膜3をたとえばスパッタリング法またはプラズマCVD法により積層する。
反射防止膜3としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜3の膜厚は、たとえば70nm程度とすることができる。
次に、図5に示すように、半導体基板1の裏面の全面上に、i型のアモルファスシリコンからなる第2のi型非晶質膜4をたとえばプラズマCVD(Chemical Vapor Deposition)法により積層する。
第2のi型非晶質膜4としては、i型のアモルファスシリコンに限定されず、たとえば従来から公知のi型のアモルファス半導体膜などを用いることができる。第2のi型非晶質膜4の膜厚は、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
なお、本明細書において「i型」とは、n型またはp型の不純物を意図的にドーピングしていないことを意味しており、たとえばヘテロ接合型バックコンタクトセルの作製後にn型またはp型の不純物が不可避的に拡散することなどによってn型またはp型の導電型を示すこともあり得る。
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手(ダングリングボンド)が水素で終端されたものも含まれる。
次に、図5に示すように、第2のi型非晶質膜4の裏面の全面上に、p型のアモルファスシリコンからなる第2導電型非晶質膜5をたとえばプラズマCVD法により積層する。
第2導電型非晶質膜5としては、p型のアモルファスシリコンに限定されず、たとえば従来から公知のp型のアモルファス半導体膜などを用いることができる。第2導電型非晶質膜5の膜厚は、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
第2導電型非晶質膜5に含まれるp型不純物としては、たとえばボロンを用いることができ、第2導電型非晶質膜5のp型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。
次に、図6に示すように、第2導電型非晶質膜5の裏面の全面上に、第2導電型用電極層6をたとえばスパッタリング法により積層する。
第2導電型用電極層6は、たとえば、第2導電型非晶質膜5の裏面の全面上に、アルミニウムなどの金属膜を積層することによって形成することができる。第2導電型用電極層6の膜厚は、特に限定されないが、たとえば0.5μm以下とすることができる。
次に、図7に示すように、第2導電型用電極層6の裏面の全面上に、リフトオフ層7を形成する。
リフトオフ層7としては、後述する工程においてリフトオフを行なうことができる層であれば特に限定されないが、たとえば、ITO(Indium Tin Oxide)からなる透明導電膜などを用いることができる。リフトオフ層7の膜厚は、特に限定されないが、たとえば80nm以下とすることができる。
また、リフトオフ層7の形成方法も特に限定されないが、たとえばスパッタリング法などを用いることができる。
次に、図8に示すように、リフトオフ層7の裏面の一部の領域上に、マスク材8を設置する。
マスク材8は、特に限定されないが、たとえば、レジストインクをインクジェット法により、積層体12の形成箇所に対応する第2導電型用電極層6の裏面領域に開口部8aを有するように印刷し、それを乾燥させることにより形成したものなどを用いることができる。
次に、図9に示すように、マスク材8の開口部8aから露出している領域における第2のi型非晶質膜4、第2導電型非晶質膜5、第2導電型用電極層6およびリフトオフ層7を膜厚方向に除去することによって、半導体基板1の裏面の一部を露出させる。このようにして露出させた半導体基板1の裏面領域を露出面1aとする。
第2のi型非晶質膜4、第2導電型非晶質膜5、第2導電型用電極層6およびリフトオフ層7を膜厚方向に除去する方法は、特に限定されないが、たとえば、ウエットエッチング、ドライエッチング、またはウエットエッチングとドライエッチングとを組み合わせた方法などを用いることができる。
たとえば、リフトオフ層7がITO膜からなり、第2導電型用電極層6がアルミニウム膜からなり、第2導電型非晶質膜5がp型アモルファスシリコン膜からなり、第2のi型非晶質膜4がi型アモルファスシリコン膜からなる場合には、以下のようにして、これらの層を除去することができる。
まず、マスク材8の開口部8aから露出しているリフトオフ層7を、たとえば塩酸を用いたウエットエッチングによって、その膜厚方向に除去する。次に、リフトオフ層7の除去によって露出した第2導電型用電極層6を、リン酸と酢酸との混合溶液を用いたウエットエッチングによって、その膜厚方向に除去する。次に、第2導電型用電極層6の除去によって露出した第2導電型非晶質膜5を、ドライエッチングによって、その膜厚方向に除去する。最後に、第2導電型非晶質膜5の除去によって露出した第2のi型非晶質膜4を、ドライエッチングによって、その膜厚方向に除去する。これにより、マスク材8の開口部8aの形成箇所に対応する半導体基板1の裏面の一部である露出面1aが露出する。
次に、図10に示すように、マスク材8を除去することによって、リフトオフ層7の裏面を露出させる。マスク材8を除去する方法は、特に限定されず、たとえば従来から公知の方法を用いることができる。
次に、図11に示すように、リフトオフ層7の裏面、リフトオフ層7の側面、第2導電型用電極層6の側面、第2導電型非晶質膜5の側面、第2のi型非晶質膜4の側面および半導体基板1の裏面の一部である露出面1aを覆うように、i型のアモルファスシリコンからなる第1のi型非晶質膜9をたとえばプラズマCVD法により積層する。
第1のi型非晶質膜9としてはi型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のi型のアモルファス半導体膜などを用いてもよい。第1のi型非晶質膜9の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
次に、図11に示すように、第1のi型非晶質膜9の裏面の全面上に、n型のアモルファスシリコンからなる第1導電型非晶質膜10をたとえばプラズマCVD法により積層する。
第1導電型非晶質膜10としてはn型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のn型のアモルファス半導体膜などを用いてもよい。第1導電型非晶質膜10の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
また、第1導電型非晶質膜10に含まれるn型不純物としては、たとえばリンを用いることができ、第1導電型非晶質膜10のn型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。
次に、図12に示すように、第1導電型非晶質膜10の裏面の全面上に、第1導電型用電極層11をたとえばスパッタリング法により積層する。
第1導電型用電極層11は、たとえば、第1導電型非晶質膜10の裏面の全面上に、アルミニウムなどの金属膜を積層することによって形成することができる。第1導電型用電極層11の膜厚は、特に限定されないが、たとえば0.5μm以下とすることができる。
その後、リフトオフ層7を除去することによって、リフトオフ層7とともに、リフトオフ層7の裏面上の第1のi型非晶質膜9、第1導電型非晶質膜10および第1導電型用電極層10を除去する。これにより、図1に示す構成の実施の形態のヘテロ接合型バックコンタクトセルが完成する。
図13に、実施の形態のヘテロ接合型バックコンタクトセルの第1の変形例の模式的な断面図を示す。図13に示す第1の変形例においては、第1のi型非晶質膜9および第2導電型非晶質膜5が凹状に形成されており、第1導電型非晶質膜10が凹状に形成されていない点で、図1に示される実施の形態のヘテロ接合型バックコンタクトセルと異なっていることを特徴としている。
図14に、実施の形態のヘテロ接合型バックコンタクトセルの第2の変形例の模式的な断面図を示す。図14に示す第2の変形例は、図1に示される実施の形態のヘテロ接合型バックコンタクトセルとn型とp型の導電型が入れ替わっている点で異なっていることを特徴としている。
すなわち、図14に示す第2の変形例においては、p型単結晶シリコンからなる半導体基板21の裏面の第1のi型非晶質膜9および第2導電型非晶質膜5の裏面側が凹む凹状に形成されており、凹状の第1のi型非晶質膜9の凹部に第2導電型非晶質膜5が嵌め込まれるようにして配置されて凹状の積層体22が形成されている。また、半導体基板21の裏面における第1導電型用電極層11の形成面積が第2導電型用電極層6の形成面積よりも大きくなっている。
図15に、実施の形態のヘテロ接合型バックコンタクトセルの第3の変形例の模式的な断面図を示す。図15に示す第3の変形例においては、第1のi型非晶質膜9および第1導電型非晶質膜10が凹状に形成されており、第2導電型非晶質膜5が凹状に形成されていない点で、図14に示される第2の変形例と異なっていることを特徴としている。
図13〜図15に示される第1〜第3の変形例における上記以外の説明は、図1に示される実施の形態のヘテロ接合型バックコンタクトセルと同様であるため、ここではその説明については省略する。
以上のように、実施の形態のヘテロ接合型バックコンタクトセルの製造方法によれば、図16〜図32に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を4回も行なう必要がないため、より簡易な製造工程でヘテロ接合型バックコンタクトセルを製造することができる。
特に、実施の形態のヘテロ接合型バックコンタクトセルの製造方法においては、最初のマスク材8の形成位置を基準としたセルフアラインによって、半導体基板1の裏面上に設けられた電極層である、第1導電型非晶質膜10の裏面上の第1導電型用電極層11と、第2導電型非晶質膜5の裏面上の第2導電型用電極層6とを形成することができる。すなわち、半導体基板1の裏面の第1導電型用電極層11および第2導電型用電極層6の形成時に、これらの電極層をパターンニングする必要がないため、この観点からも、より簡易な製造工程でヘテロ接合型バックコンタクトセルを製造することができる。
さらに、実施の形態のヘテロ接合型バックコンタクトセルにおいては、第1導電型用電極層11と第2導電型用電極層6とが、たとえば膜厚が5nm以上10nm以下といった薄膜の第1のi型非晶質膜9と第1導電型非晶質膜10とのみを介して隣接しているため、第1導電型用電極層11および第2導電型用電極層6による半導体基板1の裏面の被覆率を99%以上とすることができる。それゆえ、半導体基板1の受光面側から入射した光のうち吸収されずに半導体基板1の裏面側に透過してきた光を第1導電型用電極層11と第2導電型用電極層6で反射することができる。これにより、本実施の形態においては、図29に示す構造を有するヘテロ接合型バックコンタクトセルよりも高い変換効率を有するヘテロ接合型バックコンタクトセルを得ることができる。
なお、本明細書において、被覆率は、以下の式(I)により算出することができる。
被覆率(%)=100×{(第1導電型用電極層11が半導体基板1の裏面を覆っている面積)+(第2導電型用電極層6が半導体基板1の裏面を覆っている面積)}/(半導体基板1の裏面の全面積) …(I)
以上の理由により、本実施の形態においては、高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することができる。
被覆率(%)=100×{(第1導電型用電極層11が半導体基板1の裏面を覆っている面積)+(第2導電型用電極層6が半導体基板1の裏面を覆っている面積)}/(半導体基板1の裏面の全面積) …(I)
以上の理由により、本実施の形態においては、高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特にヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
1,21 半導体基板、1a 露出面、2 テクスチャ構造、3 反射防止膜、4 第2のi型非晶質膜、5 第2導電型非晶質膜、6 第2導電型用電極層、7 リフトオフ層、8 マスク材、8a 開口部、9 第1のi型非晶質膜、10 第1導電型非晶質膜、11 第1導電型用電極層、12,22 積層体、101 c−Si(n)基板、102 a−Si(i/p)層、103 a−Si(i/n)層、104 フォトレジスト膜、105 a−Si(i/n)層、106 フォトレジスト膜、107 透明導電酸化膜、108,109 フォトレジスト膜、110 裏面電極層、111 反射防止膜。
Claims (10)
- 第1導電型または第2導電型の半導体基板と、
前記半導体基板の一方の表面の一部の領域上に設けられた第2導電型非晶質膜と、
前記半導体基板の前記表面の他の一部の領域上に設けられたi型非晶質膜と第1導電型非晶質膜との積層体と、
前記積層体上に設けられた第1導電型用電極層と、
前記第2導電型非晶質膜上に設けられた第2導電型用電極層と、を備え、
前記第1導電型非晶質膜と前記第2導電型非晶質膜との間に前記i型非晶質膜が設けられており、
前記第1導電型用電極層と前記第2導電型用電極層とが前記i型非晶質膜によって電気的に絶縁されている、光電変換素子。 - 前記第1導電型用電極層および前記第2導電型用電極層による前記半導体基板の前記表面の被覆率が99%以上である、請求項1に記載の光電変換素子。
- 前記積層体は凹状に形成されており、前記積層体の凹部に前記第1導電型用電極層が配置されている、請求項1または2に記載の光電変換素子。
- 前記半導体基板の前記表面と前記第2導電型非晶質膜との間に第2のi型非晶質膜が設けられている、請求項1から3のいずれか1項に記載の光電変換素子。
- 第1導電型または第2導電型の半導体基板の一方の表面上に第2導電型非晶質膜を形成する工程と、
前記第2導電型非晶質膜の表面上に第2導電型用電極層を形成する工程と、
前記第2導電型用電極層の表面上にリフトオフ層を形成する工程と、
前記第2導電型非晶質膜、前記第2導電型用電極層および前記リフトオフ層の一部を除去することによって前記半導体基板の前記表面の一部を露出させる工程と、
前記リフトオフ層の表面、前記リフトオフ層の側面、前記第2導電型用電極層の側面、前記第2導電型非晶質膜の側面および前記半導体基板の前記表面の露出面を覆うようにi型非晶質膜を形成する工程と、
前記i型非晶質膜の表面上に第1導電型非晶質膜を形成する工程と、
前記第1導電型非晶質膜の表面上に第1導電型用電極層を形成する工程と、
前記リフトオフ層を除去することによって、前記リフトオフ層とともに、前記リフトオフ層の前記表面上の前記i型非晶質膜、前記第1導電型非晶質膜および前記第1導電型用電極層を除去する工程と、を含む、光電変換素子の製造方法。 - 前記第2導電型用電極層を形成する工程は、前記第2導電型非晶質膜の全表面上に前記第2導電型用電極層を形成する工程を含む、請求項5に記載の光電変換素子の製造方法。
- 前記リフトオフ層を形成する工程は、前記第2導電型用電極層の全表面上にリフトオフ層を形成する工程を含む、請求項5または6に記載の光電変換素子の製造方法。
- 前記半導体基板の前記表面の一部を露出させる工程は、前記リフトオフ層の一部の表面上にマスク材を設置する工程と、前記マスク材をマスクとして前記第2導電型非晶質膜、前記第2導電型用電極層および前記リフトオフ層の一部を除去する工程と、を含む、請求項5から7のいずれか1項に記載の光電変換素子の製造方法。
- 前記第1導電型非晶質膜を形成する工程は、前記i型非晶質膜の全表面上に第1導電型非晶質膜を形成する工程を含む、請求項5から8のいずれか1項に記載の光電変換素子の製造方法。
- 前記第1導電型用電極層を形成する工程は、前記第1導電型非晶質膜の全表面上に前記第1導電型用電極層を形成する工程を含む、請求項5から9のいずれか1項に記載の光電変換素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012223168A JP2014075526A (ja) | 2012-10-05 | 2012-10-05 | 光電変換素子および光電変換素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012223168A JP2014075526A (ja) | 2012-10-05 | 2012-10-05 | 光電変換素子および光電変換素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014075526A true JP2014075526A (ja) | 2014-04-24 |
Family
ID=50749466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012223168A Pending JP2014075526A (ja) | 2012-10-05 | 2012-10-05 | 光電変換素子および光電変換素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014075526A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016098701A1 (ja) * | 2014-12-15 | 2016-06-23 | シャープ株式会社 | 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子 |
JP2016154169A (ja) * | 2015-02-20 | 2016-08-25 | シャープ株式会社 | 光電変換素子および光電変換素子の製造方法 |
JP2018010916A (ja) * | 2016-07-12 | 2018-01-18 | 株式会社アルバック | Hbc型結晶系太陽電池の製造方法、及びhbc型結晶系太陽電池 |
JPWO2016158226A1 (ja) * | 2015-03-31 | 2018-01-25 | 株式会社カネカ | 太陽電池及びその製造方法 |
WO2019216339A1 (ja) * | 2018-05-08 | 2019-11-14 | 株式会社カネカ | 太陽電池の製造方法及びそれに用いるホルダ |
WO2020138185A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社カネカ | 太陽電池の製造方法 |
JP2020155710A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社カネカ | 太陽電池の製造方法 |
WO2020195324A1 (ja) * | 2019-03-28 | 2020-10-01 | 株式会社カネカ | 太陽電池の製造方法 |
WO2020217999A1 (ja) * | 2019-04-23 | 2020-10-29 | 株式会社カネカ | 太陽電池の製造方法および太陽電池 |
CN113632245A (zh) * | 2019-03-29 | 2021-11-09 | 株式会社钟化 | 太阳能电池的制造方法 |
CN113678265A (zh) * | 2019-03-29 | 2021-11-19 | 株式会社钟化 | 太阳能电池的制造方法、半成品太阳能电池基板及太阳能电池 |
CN114649442A (zh) * | 2020-12-18 | 2022-06-21 | 株式会社钟化 | 太阳能电池的制造方法 |
CN114830357A (zh) * | 2019-12-19 | 2022-07-29 | 株式会社钟化 | 太阳能电池的制造方法 |
JP7353865B2 (ja) | 2019-08-22 | 2023-10-02 | 株式会社カネカ | 太陽電池の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101151A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 光起電力素子およびその製造方法 |
WO2008050889A1 (fr) * | 2006-10-27 | 2008-05-02 | Kyocera Corporation | Procédé de fabrication d'élément de cellule solaire et élément de cellule solaire |
JP2010199416A (ja) * | 2009-02-26 | 2010-09-09 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
JP2010258043A (ja) * | 2009-04-21 | 2010-11-11 | Sanyo Electric Co Ltd | 太陽電池 |
WO2012132655A1 (ja) * | 2011-03-25 | 2012-10-04 | 三洋電機株式会社 | 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法 |
-
2012
- 2012-10-05 JP JP2012223168A patent/JP2014075526A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101151A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 光起電力素子およびその製造方法 |
WO2008050889A1 (fr) * | 2006-10-27 | 2008-05-02 | Kyocera Corporation | Procédé de fabrication d'élément de cellule solaire et élément de cellule solaire |
JP2010199416A (ja) * | 2009-02-26 | 2010-09-09 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
JP2010258043A (ja) * | 2009-04-21 | 2010-11-11 | Sanyo Electric Co Ltd | 太陽電池 |
WO2012132655A1 (ja) * | 2011-03-25 | 2012-10-04 | 三洋電機株式会社 | 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法 |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016098701A1 (ja) * | 2014-12-15 | 2017-09-21 | シャープ株式会社 | 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子 |
WO2016098701A1 (ja) * | 2014-12-15 | 2016-06-23 | シャープ株式会社 | 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子 |
JP2016154169A (ja) * | 2015-02-20 | 2016-08-25 | シャープ株式会社 | 光電変換素子および光電変換素子の製造方法 |
US10854767B2 (en) | 2015-03-31 | 2020-12-01 | Kaneka Corporation | Solar cell and method for manufacturing same |
JPWO2016158226A1 (ja) * | 2015-03-31 | 2018-01-25 | 株式会社カネカ | 太陽電池及びその製造方法 |
JP2018010916A (ja) * | 2016-07-12 | 2018-01-18 | 株式会社アルバック | Hbc型結晶系太陽電池の製造方法、及びhbc型結晶系太陽電池 |
CN107611217A (zh) * | 2016-07-12 | 2018-01-19 | 株式会社爱发科 | Hbc 型结晶太阳能电池的制造方法及hbc 型结晶太阳能电池 |
WO2019216339A1 (ja) * | 2018-05-08 | 2019-11-14 | 株式会社カネカ | 太陽電池の製造方法及びそれに用いるホルダ |
CN112088436B (zh) * | 2018-05-08 | 2024-03-08 | 株式会社钟化 | 太阳能电池的制造方法及用于该方法中的承载装置 |
JP7361023B2 (ja) | 2018-05-08 | 2023-10-13 | 株式会社カネカ | 太陽電池の製造方法及びそれに用いるホルダ |
CN112088436A (zh) * | 2018-05-08 | 2020-12-15 | 株式会社钟化 | 太阳能电池的制造方法及用于该方法中的承载装置 |
JPWO2020138185A1 (ja) * | 2018-12-27 | 2021-10-14 | 株式会社カネカ | 太陽電池の製造方法 |
WO2020138185A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社カネカ | 太陽電池の製造方法 |
JP2020155710A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社カネカ | 太陽電池の製造方法 |
JP7274899B2 (ja) | 2019-03-22 | 2023-05-17 | 株式会社カネカ | 太陽電池の製造方法 |
JPWO2020195324A1 (ja) * | 2019-03-28 | 2020-10-01 | ||
WO2020195324A1 (ja) * | 2019-03-28 | 2020-10-01 | 株式会社カネカ | 太陽電池の製造方法 |
CN113632241A (zh) * | 2019-03-28 | 2021-11-09 | 株式会社钟化 | 太阳能电池的制造方法 |
CN113632241B (zh) * | 2019-03-28 | 2024-03-15 | 株式会社钟化 | 太阳能电池的制造方法 |
JP7190555B2 (ja) | 2019-03-28 | 2022-12-15 | 株式会社カネカ | 太陽電池の製造方法 |
CN113632245A (zh) * | 2019-03-29 | 2021-11-09 | 株式会社钟化 | 太阳能电池的制造方法 |
CN113678265A (zh) * | 2019-03-29 | 2021-11-19 | 株式会社钟化 | 太阳能电池的制造方法、半成品太阳能电池基板及太阳能电池 |
CN113678265B (zh) * | 2019-03-29 | 2024-03-26 | 株式会社钟化 | 太阳能电池的制造方法、半成品太阳能电池基板及太阳能电池 |
CN113632245B (zh) * | 2019-03-29 | 2023-10-13 | 株式会社钟化 | 太阳能电池的制造方法 |
JPWO2020217999A1 (ja) * | 2019-04-23 | 2021-11-25 | 株式会社カネカ | 太陽電池の製造方法および太陽電池 |
WO2020217999A1 (ja) * | 2019-04-23 | 2020-10-29 | 株式会社カネカ | 太陽電池の製造方法および太陽電池 |
JP7169440B2 (ja) | 2019-04-23 | 2022-11-10 | 株式会社カネカ | 太陽電池の製造方法および太陽電池 |
JP7353865B2 (ja) | 2019-08-22 | 2023-10-02 | 株式会社カネカ | 太陽電池の製造方法 |
CN114830357B (zh) * | 2019-12-19 | 2024-03-15 | 株式会社钟化 | 太阳能电池的制造方法 |
CN114830357A (zh) * | 2019-12-19 | 2022-07-29 | 株式会社钟化 | 太阳能电池的制造方法 |
CN114649442A (zh) * | 2020-12-18 | 2022-06-21 | 株式会社钟化 | 太阳能电池的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014075526A (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP6360471B2 (ja) | 光電変換素子、光電変換モジュールおよび太陽光発電システム | |
US20120000506A1 (en) | Photovoltaic module and method of manufacturing the same | |
US20140034119A1 (en) | Photoelectric device | |
JP2014056918A (ja) | 光電変換素子および光電変換素子の製造方法 | |
US20120037211A1 (en) | Thin Film of Solar Battery Structure, Thin Film of Solar Array and Manufacturing Method Thereof | |
JP2013120863A (ja) | 太陽電池の製造方法 | |
US20120264253A1 (en) | Method of fabricating solar cell | |
WO2014157521A1 (ja) | 光電変換素子 | |
JP2014053459A (ja) | 光電変換素子の製造方法 | |
US20100212721A1 (en) | Thin film type solar cell and method for manufacturing the same | |
JP6071293B2 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP2015506584A (ja) | 光起電力セル及び製造方法 | |
JP6013200B2 (ja) | 光電変換素子および光電変換素子の製造方法 | |
US8889981B2 (en) | Photoelectric device | |
JP2014072209A (ja) | 光電変換素子および光電変換素子の製造方法 | |
KR20110015998A (ko) | 태양 전지 및 그 제조 방법 | |
WO2015141338A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP2013168605A (ja) | 太陽電池の製造方法 | |
JP2014183073A (ja) | 光電変換素子および光電変換素子の製造方法 | |
WO2014042109A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
WO2017203751A1 (ja) | 太陽電池及びその製造方法、並びに太陽電池パネル | |
JP6013198B2 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP2014072210A (ja) | 光電変換素子 | |
KR20120122292A (ko) | 이종접합 태양전지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161206 |