WO2016098701A1 - 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子 - Google Patents

半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子 Download PDF

Info

Publication number
WO2016098701A1
WO2016098701A1 PCT/JP2015/084798 JP2015084798W WO2016098701A1 WO 2016098701 A1 WO2016098701 A1 WO 2016098701A1 JP 2015084798 W JP2015084798 W JP 2015084798W WO 2016098701 A1 WO2016098701 A1 WO 2016098701A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
etching
acid
manufacturing
film
Prior art date
Application number
PCT/JP2015/084798
Other languages
English (en)
French (fr)
Inventor
直城 浅野
親扶 岡本
健 稗田
雄太 松本
神川　剛
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2016564829A priority Critical patent/JP6898737B2/ja
Publication of WO2016098701A1 publication Critical patent/WO2016098701A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate, a method for manufacturing a photoelectric conversion element, a semiconductor substrate, and a photoelectric conversion element.
  • the most manufactured and sold solar cells have a structure in which electrodes are formed on a light receiving surface that is a surface on which sunlight is incident and a back surface that is opposite to the light receiving surface, respectively.
  • Patent Document 1 discloses a method for manufacturing a solar cell in which an electrode is formed only on the back surface using a substrate manufactured by acid etching followed by alkali etching. .
  • irregularities having terraces and steps are formed by alkali etching after removing the damage layer and saw marks on the main surface of the substrate by acid etching. Therefore, since it is not necessary to perform alkali etching for a long period of time, an increase in the size of the unevenness of the main surface of the substrate can be suppressed, and at least one of the plurality of terraces is located between the n-side electrode and the p-side electrode. It is said that a solar cell can be manufactured (for example, paragraphs [0047] and [0048] of Patent Document 1).
  • the embodiment disclosed herein is a method of manufacturing a semiconductor substrate including a step of performing alkali etching of the semiconductor substrate and a step of performing acid etching of the semiconductor substrate after the step of performing alkali etching.
  • the disclosed embodiment includes a step of performing an alkali etching of a semiconductor substrate of the first conductivity type or a second conductivity type, a step of performing an acid etching of the semiconductor substrate after the step of performing the alkali etching, and an acid etching.
  • a photoelectric conversion element comprising: a step of forming; a step of forming a first electrode on the first conductive type amorphous semiconductor film; and a step of forming a second electrode on the second conductive type amorphous semiconductor film. It is a manufacturing method.
  • Embodiment disclosed here is provided with a recessed part in the main surface, and the recessed part is provided with a terrace and a step that is an inclined surface extending obliquely upward from the terrace, and the inclination angle of the step with respect to the terrace is 48.7 °. It is a semiconductor substrate that is less than.
  • the embodiment disclosed herein is a photoelectric conversion element including the semiconductor substrate described above and a dielectric film on the main surface of the semiconductor substrate.
  • FIG. 3 is a flowchart of a method for manufacturing the photoelectric conversion element of Embodiment 1. It is a typical perspective view illustrating an example of the cutting process of a semiconductor crystal. It is a typical perspective view illustrating an example of the process in which a semiconductor substrate is formed from a semiconductor crystal. It is a typical side view illustrating the main surface of a semiconductor substrate. It is typical sectional drawing illustrating an example of the formation process of a protective film. It is typical sectional drawing illustrating an example of a texture etching process. It is typical sectional drawing illustrating an example of the removal process of a protective film. It is typical sectional drawing illustrating a part of process of an example of the manufacturing process of a heterojunction type back contact cell.
  • FIG. 3 is a schematic cross-sectional view of the heterojunction back contact cell of Embodiment 1. It is an enlarged photograph of the main surface of the n-type silicon single crystal substrate which performed acid etching after performing alkali etching in an Example. It is a histogram of the lifetime distribution of the carrier in the n-type silicon single crystal substrate of the sample of an Example. It is a figure which shows distribution of the lifetime of the carrier in the n-type silicon single crystal substrate of the sample of a comparative example.
  • FIG. 3 is a schematic enlarged plan view of a main surface of a semiconductor substrate according to Embodiment 1.
  • FIG. FIG. 22 is a schematic enlarged cross-sectional view along XXII-XXII in FIG. 21. It is a typical top view of an example of the recessed part of the uneven
  • FIG. 24 is a schematic enlarged cross-sectional view along XXIV-XXIV in FIG. 23. It is a figure which shows the result of having measured the inclination-angle (alpha) [degree] of the step with respect to the terrace in a some recessed part using the laser microscope.
  • FIG. 27 is a schematic enlarged sectional view taken along the line XXVII-XXVII in FIG. 26.
  • FIG. 21 is a schematic enlarged plan view of the main surface of the semiconductor substrate of the first embodiment.
  • the main surface 1 a of the semiconductor substrate 1 is provided with a plurality of recesses 41, and each recess 41 has the same crystal plane orientation as the crystal plane of the main surface 1 a of the semiconductor substrate 1.
  • a step 42 that is an inclined surface that extends obliquely upward from the terrace 43 at an inclination angle ⁇ and reaches the main surface 1 a of the semiconductor substrate 1.
  • FIG. 22 shows a schematic enlarged cross-sectional view along XXII-XXII in FIG.
  • the semiconductor substrate 1 is an n-type silicon single crystal substrate and the crystal planes of the main surface 1a of the semiconductor substrate 1 and the terrace 43 are (100) planes
  • the inclination angle ⁇ of step 42 with respect to the terrace 43 is ⁇ . Is smaller than 48.7 ° which is the geometric inclination angle of the (111) plane with respect to the (100) plane of normal texture etching using an alkaline solution, for example, 30 ° or less.
  • the inclination angle ⁇ of step 42 with respect to the terrace 43 of the recess 41 of the semiconductor substrate 1 can be measured, for example, with a laser microscope.
  • an example of a method for manufacturing an example of the photoelectric conversion element (the photoelectric conversion element of Embodiment 1) using the semiconductor substrate of Embodiment 1 will be described.
  • FIG. 1 shows a flowchart of a method for manufacturing the photoelectric conversion element of the first embodiment.
  • the semiconductor substrate manufacturing method of Embodiment 1 includes a semiconductor crystal cutting step (S10), an alkali etching step (S20), an acid etching step (S30), and a protective film forming step ( S40), a texture etching step (S50), a protective film removing step (S60), and a heterojunction back contact cell manufacturing step (S70).
  • S10, S20, S30, S40, S50 It is performed in the order of S60 and S70.
  • the semiconductor substrate manufacturing method of the embodiment may include steps other than S10 to S70.
  • this embodiment demonstrates the manufacturing method of the photoelectric conversion element using an n-type single crystal silicon substrate as a semiconductor substrate, this embodiment is a case where a photoelectric conversion element is manufactured using an n-type single crystal silicon substrate.
  • the present invention can be applied to the manufacture of a photoelectric conversion element using a semiconductor substrate other than an n-type single crystal silicon substrate such as a p-type single crystal silicon substrate.
  • a semiconductor crystal cutting step (S10) is performed.
  • the semiconductor crystal cutting step (S10) can be performed, for example, by cutting the n-type silicon single crystal ingot 10 with a wire saw 13, as shown in the schematic perspective view of FIG.
  • the wire saw 13 is wound around guide rollers 11 and 12 arranged at a predetermined interval. As a result, the wire saw 13 is stretched at a plurality of locations at predetermined intervals along the longitudinal direction of the guide rollers 11 and 12 in the respective guide rollers 11 and 12. In this state, when the guide rollers 11 and 12 repeat normal rotation and reverse rotation, the wire saw 13 reciprocates in the direction of the arrow 15.
  • the n-type silicon single crystal ingot 10 is moved in the direction of the arrow 14 while the wire saw 13 is reciprocating in the direction of the arrow 15. Then, by pressing the n-type silicon single crystal ingot 10 against the wire saw 13 that is traveling reciprocally, the n-type silicon single crystal ingot 10 is cut at a plurality of locations as shown in the schematic perspective view of FIG. 3, for example.
  • the semiconductor substrate 1 which is a plurality of plate-like n-type single crystal silicon substrates is formed.
  • an alkali etching step (S20) is performed.
  • the alkali etching step (S20) can be performed, for example, by performing alkali etching on the main surface 1a shown in the schematic side view of FIG. 4 of the semiconductor substrate 1 obtained by the semiconductor crystal cutting step (S10).
  • Alkaline etching of the main surface 1a of the semiconductor substrate 1 is performed by wet etching the main surface 1a of the semiconductor substrate 1 using an alkaline etchant.
  • an aqueous alkali solution is preferably used, an aqueous alkali solution containing an aqueous sodium hydroxide solution or an aqueous potassium hydroxide solution is more preferred, and an aqueous alkaline solution containing an aqueous sodium hydroxide solution is particularly preferred.
  • the alkali etching of the main surface 1a of the semiconductor substrate 1 can be suitably performed, the lifetime of carriers in the semiconductor substrate 1 tends to be longer.
  • the acid etching step (S30) can be performed, for example, by acid etching the main surface 1a of the semiconductor substrate 1 after performing the alkali etching step (S20) as described above.
  • the acid etching of the main surface 1a of the semiconductor substrate 1 can be performed, for example, by wet etching the main surface 1a of the semiconductor substrate 1 using a mixed acid.
  • acid etching of the main surface 1a of the semiconductor substrate 1 is performed using a mixed acid containing hydrofluoric acid and nitric acid.
  • the etching amount in the thickness direction of the main surface 1a of the semiconductor substrate 1 by the acid etching step (S30) is the etching in the thickness direction of one main surface of the semiconductor substrate 1 (that is, only the main surface 1a on one side of the semiconductor substrate 1).
  • the amount is preferably 2 ⁇ m or less.
  • the etching amount in the thickness direction of the main surface 1a of the semiconductor substrate 1 by the acid etching of the first embodiment is as very small as 2 ⁇ m or less per main surface on one side of the semiconductor substrate 1. This is because the carrier lifetime in the semiconductor substrate 1 can be extended even in some cases.
  • the etching amount in the thickness direction of the main surface 1a of the semiconductor substrate 1 by the acid etching step (S30) is 0. 0 per main surface on one side of the semiconductor substrate 1. It is preferable that it is 6 micrometers or more.
  • a protective film forming step (S40) is performed.
  • the protective film 21 is formed on one main surface 1a of the semiconductor substrate 1 after the acid etching step (S30) is performed. This can be done by forming.
  • the protective film 21 is not particularly limited as long as it is a film that can function as an etching mask in the texture etching step (S50), which is a subsequent step.
  • a film containing nitrogen and silicon can be used.
  • the method of forming the protective film 21 is not particularly limited, but when a film containing nitrogen and silicon is formed as the protective film 21, it can be formed by, for example, a conventionally known sputtering method.
  • a texture etching step (S50) is performed.
  • the texture etching step (S50) for example, as shown in the schematic cross-sectional view of FIG. 6, the protective film 21 of the semiconductor substrate 1 is used with the protective film 21 formed on the main surface 1a on one side of the semiconductor substrate 1 as a mask. This can be done by texture etching the main surface on the other side where no is formed.
  • Texture etching can be performed as follows, for example. First, a mixed solution is prepared by adding isopropyl alcohol to an alkaline aqueous solution containing, for example, an aqueous sodium hydroxide solution or an aqueous potassium hydroxide solution. Next, the mixed solution is heated to, for example, 70 ° C. or more and 80 ° C. or less. Then, using the heated mixed liquid, the protective film 21 formed on the main surface 1a on one side of the semiconductor substrate 1 as a mask, and the main surface on the other side of the semiconductor substrate 1 where the protective film 21 is not formed. Wet etching. Thereby, the texture structure 1b is formed in the main surface of the other side in which the protective film 21 of the semiconductor substrate 1 is not formed.
  • a protective film removing step (S60) is performed.
  • the protective film removal step (S60) can be performed, for example, by removing the protective film 21 formed on the main surface 1a on one side of the semiconductor substrate 1, as shown in the schematic cross-sectional view of FIG.
  • a method for removing the protective film 21 is not particularly limited. However, when a film containing nitrogen and silicon is formed as the protective film 21, the protective film 21 is efficiently removed by wet etching using an etchant containing hydrofluoric acid, for example. Can be removed.
  • a heterojunction back contact cell manufacturing step (S70) is performed.
  • the manufacturing process (S70) of the heterojunction back contact cell can be performed, for example, as follows.
  • a first i-type amorphous semiconductor film 2 is formed on the entire main surface 1 a (back surface) of the semiconductor substrate 1.
  • the method for forming the first i-type amorphous semiconductor film 2 is not particularly limited, and for example, a plasma CVD (Chemical Vapor Deposition) method can be used.
  • an i-type amorphous silicon film can be suitably used as the first i-type amorphous semiconductor film 2.
  • i-type means not only a completely intrinsic state but also a sufficiently low concentration (the n-type impurity concentration is less than 1 ⁇ 10 15 / cm 3 and the p-type impurity concentration is 1 ⁇ (Less than 10 15 / cm 3 ) is meant to include n-type or p-type impurities.
  • amorphous silicon includes not only amorphous silicon in which dangling bonds of silicon atoms are not terminated with hydrogen, but also silicon such as hydrogenated amorphous silicon. Also included are those in which dangling bonds of atoms are terminated with hydrogen.
  • the first conductive amorphous semiconductor film 3 is formed on the first i-type amorphous semiconductor film 2.
  • the formation method of the 1st conductivity type amorphous semiconductor film 3 is not specifically limited, For example, plasma CVD method can be used.
  • the first conductive type amorphous semiconductor film 3 a p-type amorphous silicon film can be preferably used.
  • the first conductive type amorphous semiconductor film 3 is not limited to a p-type amorphous silicon film.
  • a semiconductor film can also be used.
  • p-type impurity contained in the first conductive type amorphous semiconductor film 3 for example, boron can be used.
  • p-type means a state where the p-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more.
  • the first i-type amorphous semiconductor film 2 and the first conductivity-type amorphous semiconductor film 3 are formed on the first conductivity-type amorphous semiconductor film 3.
  • An etching mask 31 such as a photoresist having an opening is formed at a position where the stacked body is etched in the thickness direction.
  • the etching mask 31 as a mask, one layered body of the first i-type amorphous semiconductor film 2 and the first conductive type amorphous semiconductor film 3 is formed. The part is etched in the thickness direction. Thereby, a part of the back surface of the semiconductor substrate 1 is exposed. Thereafter, as shown in the schematic cross-sectional view of FIG. 12, all the etching mask 31 is removed.
  • the semiconductor substrate 1 and the stacked body of the first i-type amorphous semiconductor film 2 and the first conductive amorphous semiconductor film 3 are covered.
  • a second i-type amorphous semiconductor film 4 is formed.
  • the method for forming the second i-type amorphous semiconductor film 4 is not particularly limited, and for example, a plasma CVD method can be used.
  • an i-type amorphous silicon film can be suitably used as the second i-type amorphous semiconductor film 4.
  • a second conductivity type amorphous semiconductor film 5 is formed on the second i-type amorphous semiconductor film 4.
  • the formation method of the 2nd conductivity type amorphous semiconductor film 5 is not specifically limited, For example, plasma CVD method can be used.
  • an n-type amorphous silicon film can be preferably used, but is not limited to an n-type amorphous silicon film.
  • a conventionally known n-type amorphous silicon film is used.
  • a semiconductor film can also be used.
  • n-type impurity contained in the n-type amorphous silicon film constituting the second conductivity type amorphous semiconductor film 5 for example, phosphorus can be used.
  • n-type means a state where the n-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more.
  • the stacked body of the second i-type amorphous semiconductor film 4 and the second conductive amorphous semiconductor film 5 on the back surface of the semiconductor substrate 1 is left.
  • An etching mask 32 such as a photoresist is formed only on the portion.
  • etching mask 32 As a mask, a part of the stacked body of the second i-type amorphous semiconductor film 4 and the second conductive type amorphous semiconductor film 5 is wet-etched in the thickness direction, As shown in the schematic cross-sectional view of FIG. 16, a part of the first conductive type amorphous semiconductor film 3 is exposed. Thereafter, the etching mask 32 is completely removed.
  • the first electrode 6 is formed so as to be in contact with the first conductive type amorphous semiconductor film 3, and the second electrode 7 is set so as to be in contact with the second conductive type amorphous semiconductor film 5.
  • the heterojunction back contact cell shown in FIG. 17 as the photoelectric conversion element of Embodiment 1 can be manufactured.
  • the i-type amorphous material is obtained after performing the alkali etching step (S20) and the acid etching step (S30) in this order on the main surface 1a of the semiconductor substrate 1 obtained by the semiconductor crystal cutting step (S10).
  • a first i-type amorphous semiconductor film 2 and a second i-type amorphous semiconductor film 4 made of a porous silicon film are respectively formed.
  • the acid etching step (S30) is performed after the alkali etching step (S20), thereby forming i formed on the main surface 1a of the semiconductor substrate 1 after the etching.
  • Embodiment 1 the passivation performance of the main surface 1a of the semiconductor substrate 1 by the type amorphous silicon film is improved, and the lifetime of carriers in the semiconductor substrate 1 is improved.
  • the characteristic (especially open voltage) of photoelectric conversion elements, such as a heterojunction type back contact cell can be improved.
  • Patent Document 1 when an amorphous silicon film containing hydrogen is formed on the main surface of an n-type single crystal silicon substrate that has been subjected to acid etching and then alkali etching, amorphous silicon is formed.
  • the passivation performance by the film is not sufficiently developed. This is because, in Patent Document 1, since the etching is finished by alkali etching, the crystal plane of the (100) plane constituting the terrace of the main surface of the n-type single crystal silicon substrate and the (111) plane constituting the step. Is presumed to be due to the clear separation.
  • the etching is performed in the order of the alkali etching step (S20) and the acid etching step (S30), and the etching is finished by the acid etching. Therefore, in the main surface 1a of the semiconductor substrate 1, As in Patent Document 1, the crystal planes of the (100) plane and the (111) plane are not clearly separated. Therefore, it is estimated that the passivation performance of the main surface 1a of the semiconductor substrate 1 by the i-type amorphous silicon film is improved.
  • Embodiment 1 can provide a method for manufacturing a semiconductor substrate and a method for manufacturing a photoelectric conversion element that can increase the lifetime of a carrier.
  • the second embodiment is characterized in that acid etching of the main surface 1a of the semiconductor substrate 1 is performed using a mixed acid containing hydrofluoric acid and hydrochloric acid instead of a mixed acid containing hydrofluoric acid and nitric acid. Yes. Also in this case, similarly to Embodiment 1, it is possible to provide a method for manufacturing a semiconductor substrate and a method for manufacturing a photoelectric conversion element that can increase the lifetime of carriers.
  • the third embodiment is characterized in that acid etching of the main surface 1a of the semiconductor substrate 1 is performed using a mixed acid containing hydrofluoric acid and sulfuric acid instead of a mixed acid containing hydrofluoric acid and nitric acid. Yes. Also in this case, similarly to Embodiment 1, it is possible to provide a method for manufacturing a semiconductor substrate and a method for manufacturing a photoelectric conversion element that can increase the lifetime of carriers.
  • an n-type silicon single crystal ingot was cut with a wire saw to cut out an n-type silicon single crystal substrate.
  • alkali etching is performed on the main surface of the n-type silicon single crystal substrate by wet etching using a sodium hydroxide aqueous solution, the main surface of the n-type silicon single crystal substrate contains hydrofluoric acid and nitric acid. Acid etching was performed by wet etching using a mixed acid.
  • FIG. 18 shows an enlarged photograph of the main surface of an n-type silicon single crystal substrate that has been subjected to acid etching after alkali etching.
  • SEM Sccanning Electron Microscope
  • FIG. 23 shows a schematic plan view of an example of the concave portion of the concavo-convex portion formed on the main surface of the n-type silicon single crystal substrate of the example manufactured as described above.
  • FIG. 24 is a schematic enlarged cross-sectional view along XXIV-XXIV in FIG.
  • a plurality of recesses is provided on the main surface of the n-type silicon single crystal substrate of the example.
  • a terrace 43 composed of a (100) plane having the same crystal plane orientation as the crystal plane of the main surface 41 of the silicon single crystal substrate, and a main axis of the n-type silicon single crystal substrate extending obliquely upward from the terrace 43 at an inclination angle ⁇ .
  • step 42 which is an inclined surface reaching the surface 1a.
  • the inclination angle ⁇ [°] of step 42 with respect to the terrace 43 in any of a plurality of concave portions of the main surface of the n-type silicon single crystal substrate of the example in which acid etching was performed after performing alkali etching using a laser microscope. was measured. The result is shown in FIG. In the example shown in FIG. 25, the inclination angle ⁇ is in the range of 16.6 ° to 23.9 °.
  • a film containing silicon and nitrogen was formed as a protective film on one main surface of the n-type silicon single crystal substrate after the acid etching by a sputtering method.
  • a mixed solution is prepared by adding isopropyl alcohol to an alkaline aqueous solution such as a sodium hydroxide aqueous solution or a potassium hydroxide aqueous solution, and the n-type is formed using an etching solution in which the mixed solution is heated to 70 ° C. or higher and 80 ° C. or lower.
  • the main surface of the n-type silicon single crystal substrate on which the protective film is not formed was subjected to texture etching by wet-etching the other main surface on which the protective film of the silicon single crystal substrate was not formed.
  • the protective film which is a film containing silicon and nitrogen, was removed by wet etching using an etching solution containing hydrofluoric acid.
  • the n-type silicon single crystal substrate of the example was manufactured.
  • FIG. 19 shows a histogram of carrier lifetime distribution in the sample n-type silicon single crystal substrate of the example.
  • the horizontal axis in FIG. 19 indicates the carrier lifetime [ ⁇ s (microseconds)] in the n-type silicon single crystal substrate, and the vertical axis in FIG. 19 indicates the distribution ratio [%].
  • FIG. 20 shows a histogram of carrier lifetime distribution in the sample n-type silicon single crystal substrate of the example.
  • the horizontal axis in FIG. 20 indicates the carrier lifetime [ ⁇ s (microseconds)] in the n-type silicon single crystal substrate, and the vertical axis in FIG. 20 indicates the distribution ratio [%].
  • the average value of the carrier lifetime in the n-type silicon single crystal substrate of the sample of the example in which acid etching was performed after alkali etching was 2129 ⁇ s.
  • the average value of the carrier lifetime in the n-type silicon single crystal substrate of the sample of the comparative example in which acid etching was not performed after alkali etching was 423 ⁇ s.
  • the carrier lifetime in the n-type silicon single crystal substrate is more concentrated in the sample of the comparative example than in the sample of the comparative example. It was also confirmed that.
  • FIG. 26 shows a schematic plan view of an example of the concave portion of the concave and convex portion formed on the main surface of the n-type silicon single crystal substrate of the comparative example in which acid etching was not performed after alkali etching.
  • FIG. 27 is a schematic enlarged cross-sectional view along XXVII-XXVII in FIG. A plurality of quadrangular pyramidal protrusions were formed on the main surface of the comparative n-type silicon single crystal substrate in which only alkali etching was performed.
  • the crystal surface of the bottom surface 51 of the convex portion is the (100) plane
  • the crystal surface of the inclined surface 52 of the convex portion Is the (111) plane
  • the inclination angle ⁇ [°] is considered to be geometrically 48.7 °.
  • the inclination angle ⁇ of step 42 with respect to the terrace 43 of the concave portion of the main surface of the n-type silicon single crystal substrate of the embodiment in which acid etching is performed after performing alkali etching is the n-type of the comparative example in which only alkali etching is performed.
  • the inclination angle ⁇ of the quadrangular pyramidal protrusions on the main surface of the silicon single crystal substrate is less than 48.7 °, and is flatter. Therefore, the adhesion of the i-type amorphous silicon film to the main surface of the n-type silicon single crystal substrate is improved, and the passivation performance of the main surface of the n-type silicon single crystal substrate can be improved. It is considered that the lifetime of carriers in the single crystal substrate can be extended.
  • the inclination angle ⁇ of step 42 with respect to the terrace 43 of the concave portion of the main surface of the substrate is larger than that of the quadrangular pyramid-shaped convex portion of the main surface of the n-type silicon single crystal substrate of the comparative example. It is considered that the inclination angle ⁇ is equivalent to 48.7 °.
  • the acid etching of Patent Document 1 is performed.
  • a photoelectric conversion element manufactured by forming a dielectric film on the surface of the main surface of the n-type silicon single crystal substrate of Patent Document 1 subjected to alkali etching after performing It is considered that the characteristics of the photoelectric conversion element are improved.
  • Embodiment disclosed here is a manufacturing method of a semiconductor substrate including the process of performing alkali etching of a semiconductor substrate, and the process of performing acid etching of a semiconductor substrate after the process of performing alkali etching.
  • the semiconductor substrate manufacturing method of the embodiment since the step of performing acid etching is performed after the step of performing alkali etching, the lifetime of carriers in the semiconductor substrate can be extended.
  • the alkaline etching solution used for alkaline etching is preferably an alkaline aqueous solution.
  • the alkali etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the alkaline aqueous solution preferably includes a sodium hydroxide aqueous solution or a potassium hydroxide aqueous solution. Also in this case, since the alkali etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the step of performing acid etching preferably includes a step of performing wet etching on the semiconductor substrate using a mixed acid.
  • the acid etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the mixed acid is a mixed acid containing hydrofluoric acid and nitric acid, a mixed acid containing hydrofluoric acid and hydrochloric acid, hydrofluoric acid and sulfuric acid, It is preferable to use a mixed acid containing or a mixed acid containing hydrofluoric acid and hydrogen peroxide. Also in this case, since the acid etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the mixed acid is preferably a mixed acid containing hydrofluoric acid and nitric acid. Also in this case, since the acid etching of the semiconductor substrate can be suitably performed, the lifetime of the semiconductor substrate in the carrier tends to be longer.
  • the etching amount in the thickness direction of the semiconductor substrate by acid etching is preferably 2 ⁇ m or less on one side. Even when the etching amount in the thickness direction of the semiconductor substrate by acid etching is a very small amount of 2 ⁇ m or less on one side, the lifetime of carriers in the semiconductor substrate can be extended.
  • the semiconductor substrate manufacturing method of the embodiment disclosed herein preferably further includes a step of cutting the semiconductor crystal to obtain the semiconductor substrate before the step of performing the alkali etching. In this case, it is possible to obtain a semiconductor substrate that is an object of the semiconductor substrate manufacturing method of the embodiment.
  • the step of obtaining the semiconductor substrate preferably includes a step of cutting the semiconductor crystal using a wire saw. Also in this case, the semiconductor substrate which is the object of the method for manufacturing the semiconductor substrate of the embodiment can be suitably obtained.
  • the semiconductor crystal preferably includes an n-type or p-type silicon crystal. Also in this case, the lifetime of carriers in the semiconductor substrate can be extended.
  • the semiconductor substrate preferably includes an n-type or p-type silicon crystal. Also in this case, the lifetime of carriers in the semiconductor substrate can be extended.
  • the semiconductor substrate manufacturing method of the embodiment disclosed herein further includes a step of forming a protective film on one side of the semiconductor substrate after the step of performing acid etching.
  • the protective film can be used as an etching mask when an etching process for forming a texture structure is performed in a later process.
  • the step of forming the protective film preferably includes a step of forming a film containing nitrogen and silicon by a sputtering method.
  • the protective film can be suitably used as an etching mask when performing an etching process for forming a texture structure in a subsequent process.
  • the semiconductor substrate manufacturing method of the embodiment disclosed herein further includes a step of etching the other side of the semiconductor substrate after the step of forming the protective film.
  • a texture structure can be formed on the main surface on the other side of the semiconductor substrate.
  • the step of etching the other side of the semiconductor substrate includes a step of forming a mixed solution by adding isopropyl alcohol to an alkaline aqueous solution, and a mixed solution. It is preferable to include a step of heating the substrate to 70 ° C. to 80 ° C. and a step of etching the surface of the other side of the semiconductor substrate using the heated mixed solution.
  • the semiconductor substrate is made of, for example, an n-type single crystal silicon substrate, the texture structure can be suitably formed on the main surface on the other side of the semiconductor substrate.
  • the semiconductor substrate manufacturing method of the embodiment disclosed herein further includes a step of removing the protective film after the step of etching the other side of the semiconductor substrate.
  • a film exhibiting high passivation performance can be formed on the main surface on the other side of the semiconductor substrate after the protective film is removed.
  • the step of removing the protective film preferably includes a step of etching the protective film using an etchant containing hydrofluoric acid.
  • the protective film is a film containing silicon and oxygen, the protective film can be efficiently removed.
  • An embodiment disclosed herein includes a step of performing alkali etching of a semiconductor substrate of a first conductivity type or a second conductivity type, a step of performing acid etching of a semiconductor substrate after a step of performing alkali etching, Forming a first i-type amorphous semiconductor film on one side of the semiconductor substrate after the etching step; and a first conductive amorphous semiconductor film on the first i-type amorphous semiconductor film A step of forming a second i-type amorphous semiconductor film on one side of the semiconductor substrate after the step of performing acid etching, and a second step on the second i-type amorphous semiconductor film.
  • a process for producing a photoelectric conversion element including a process.
  • the step of performing acid etching is performed after the step of performing alkaline etching, a photoelectric conversion element having a long carrier lifetime can be manufactured.
  • the first i-type amorphous semiconductor film and the second i-type amorphous semiconductor film are i-type amorphous silicon films. It is preferable. In this case, the first i-type amorphous semiconductor film and the second i-type amorphous semiconductor film made of the i-type amorphous silicon film exhibit high passivation performance for the semiconductor substrate. It is possible to manufacture a photoelectric conversion element having a long lifetime.
  • the step of performing the alkali etching preferably includes a step of performing wet etching on the semiconductor substrate using an alkaline etching solution.
  • the alkali etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the alkaline etching solution is preferably an alkaline aqueous solution. Also in this case, since the alkali etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the alkaline aqueous solution preferably includes a sodium hydroxide aqueous solution or a potassium hydroxide aqueous solution. Also in this case, since the alkali etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the step of performing acid etching preferably includes a step of performing wet etching on the semiconductor substrate using a mixed acid. Also in this case, since the acid etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the mixed acid is a mixed acid containing hydrofluoric acid and nitric acid, a mixed acid containing hydrofluoric acid and hydrochloric acid, hydrofluoric acid and sulfuric acid. Or a mixed acid containing hydrofluoric acid and hydrogen peroxide. Also in this case, since the acid etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the mixed acid is preferably a mixed acid containing hydrofluoric acid and nitric acid. Also in this case, since the acid etching of the semiconductor substrate can be suitably performed, the lifetime of carriers in the semiconductor substrate tends to be longer.
  • the etching amount in the thickness direction of the semiconductor substrate by acid etching is preferably 2 ⁇ m or less on one side. Even when the etching amount in the thickness direction of the semiconductor substrate by acid etching is a very small amount of 2 ⁇ m or less on one side, the lifetime of carriers in the semiconductor substrate can be extended.
  • the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein further includes a step of removing the stacked body including the first i-type amorphous semiconductor film and the first conductivity-type amorphous semiconductor film.
  • the step of forming the second i-type amorphous semiconductor film preferably includes a step of forming the second i-type amorphous semiconductor film over the removal region of the stacked body. In this case, it is possible to manufacture a photoelectric conversion element having a long carrier lifetime.
  • the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein further includes a step of cutting a semiconductor crystal to obtain a semiconductor substrate before the step of performing alkali etching.
  • a semiconductor substrate that is an object of the method for manufacturing the photoelectric conversion element of the embodiment can be suitably obtained.
  • the step of obtaining a semiconductor substrate preferably includes a step of cutting a semiconductor crystal using a wire saw. Also in this case, the semiconductor substrate used as the object of the manufacturing method of the photoelectric conversion element of embodiment can be obtained suitably.
  • the semiconductor crystal preferably includes an n-type or p-type silicon crystal. Also in this case, it is possible to manufacture a photoelectric conversion element having a long carrier lifetime.
  • the semiconductor substrate preferably includes an n-type or p-type silicon crystal. Also in this case, it is possible to manufacture a photoelectric conversion element having a long carrier lifetime.
  • the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein further includes a step of forming a protective film on one side of the semiconductor substrate after the step of performing acid etching.
  • the protective film can be used as an etching mask when an etching process for forming a texture structure is performed in a later process.
  • the step of forming the protective film preferably includes a step of forming a film containing nitrogen and silicon by a sputtering method.
  • the protective film can be suitably used as an etching mask when performing an etching process for forming a texture structure in a subsequent process.
  • the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein preferably further includes a step of etching the other side of the semiconductor substrate after the step of forming the protective film.
  • a film exhibiting high passivation performance can be formed on the main surface on the other side of the semiconductor substrate after the protective film is removed.
  • the step of etching the other side of the semiconductor substrate includes the step of forming a mixed solution by adding isopropyl alcohol to an alkaline aqueous solution, and the mixing It is preferable to include a step of heating the liquid to 70 ° C. or higher and 80 ° C. or lower and a step of etching the surface of the other side of the semiconductor substrate using the heated mixed liquid.
  • the semiconductor substrate is made of, for example, an n-type single crystal silicon substrate, the texture structure can be suitably formed on the main surface on the other side of the semiconductor substrate.
  • the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein further includes a step of removing the protective film after the step of etching the other side of the semiconductor substrate.
  • a film exhibiting high passivation performance can be formed on the main surface on the other side of the semiconductor substrate after the protective film is removed.
  • the step of removing the protective film preferably includes a step of etching the protective film using an etching solution containing hydrofluoric acid.
  • the protective film is a film containing silicon and oxygen, the protective film can be efficiently removed.
  • the embodiment disclosed herein includes a concave portion on a main surface, the concave portion includes a terrace and a step that is an inclined surface extending obliquely upward from the terrace, and an inclination angle of the step with respect to the terrace is 48. It is a semiconductor substrate that is less than 7 °. In this case, it becomes possible to extend the lifetime of the carrier in the semiconductor substrate.
  • the inclination angle of the step with respect to the terrace is preferably 30 ° or less. In this case, it becomes possible to extend the lifetime of the carrier in the semiconductor substrate.
  • the inclination angle of the step with respect to the terrace is preferably not less than 16.6 ° and not more than 23.9 °. Also in this case, the lifetime of carriers in the semiconductor substrate can be extended.
  • the embodiment disclosed herein is a photoelectric conversion element including any one of the semiconductor substrates described above and a dielectric film on the main surface of the semiconductor substrate.
  • the embodiments disclosed herein can be used for manufacturing a semiconductor substrate such as a silicon substrate and a photoelectric conversion element such as a heterojunction back contact cell.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　半導体基板（１）のアルカリエッチングを行う工程と、アルカリエッチングを行う工程の後に半導体基板（１）の酸エッチングを行う工程とを含む半導体基板（１）の製造方法および光電変換素子の製造方法である。また、主面（１ａ）に凹部（４０）を備え、凹部（４０）は、テラス（４３）と、テラス（４３）から斜め上方に延在する傾斜面であるステップ（４２）とを備え、テラス（４３）に対するステップ（４２）の傾斜角度は４８．７°未満である半導体基板である。

Description

半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子
　本発明は、半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子に関する。
　太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
　現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
　しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている。
　たとえば、国際公開第２０１３／０９８９５５号（特許文献１）には、酸エッチングした後にアルカリエッチングすることにより作製された基板を用いて裏面のみに電極を形成した太陽電池の製造方法が開示されている。このような特許文献１に記載の太陽電池においては、酸エッチングにより基板の主面のダメージ層やソーマークを除去した後にアルカリエッチングによりテラスおよびステップを有する凹凸が形成される。そのため、アルカリエッチングを長期にわたって行う必要がないことから、基板の主面の凹凸のサイズの増大を抑制することができ、複数のテラスの少なくとも１つがｎ側電極とｐ側電極との間に収まった太陽電池を作製できるとされている（たとえば特許文献１の段落［００４７］および［００４８］等）。
国際公開第２０１３／０９８９５５号
　しかしながら、特許文献１に記載の太陽電池においては、基板主面のパッシベーション性能が不十分であるため、キャリアのライフタイムが非常に短く、太陽電池の特性が低くなるという課題があった。
　ここで開示された実施形態は、半導体基板のアルカリエッチングを行う工程と、アルカリエッチングを行う工程の後に半導体基板の酸エッチングを行う工程とを含む半導体基板の製造方法である。
　ここで、開示された実施形態は、第１導電型または第２導電型の半導体基板のアルカリエッチングを行う工程と、アルカリエッチングを行う工程の後に半導体基板の酸エッチングを行う工程と、酸エッチングを行う工程後の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、酸エッチングを行う工程後の半導体基板の一方の側に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程とを含む光電変換素子の製造方法である。
　ここで開示された実施形態は、主面に凹部を備え、凹部は、テラスと、テラスから斜め上方に延在する傾斜面であるステップとを備え、テラスに対するステップの傾斜角度は４８．７°未満である半導体基板である。
　ここで開示された実施形態は、上記の半導体基板と、半導体基板の主面上の誘電体膜とを備えた光電変換素子である。
　ここで開示された実施形態によれば、キャリアのライフタイムを長くすることが可能な半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子を提供することができる。
実施形態１の光電変換素子の製造方法のフローチャートである。 半導体結晶の切断工程の一例を図解する模式的な斜視図である。 半導体結晶から半導体基板が形成される工程の一例を図解する模式的な斜視図である。 半導体基板の主面を図解する模式的な側面図である。 保護膜の形成工程の一例を図解する模式的な断面図である。 テクスチャエッチング工程の一例を図解する模式的な断面図である。 保護膜の除去工程の一例を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造工程の一例の工程の一部を図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施例においてアルカリエッチングを行った後に酸エッチングを行ったｎ型シリコン単結晶基板の主面の拡大写真である。 実施例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムの分布のヒストグラムである。 比較例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムの分布を示す図である。 実施形態１の半導体基板の主面の模式的な拡大平面図である。 図２１のＸＸＩＩ－ＸＸＩＩに沿った模式的な拡大断面図である。 実施例のｎ型シリコン単結晶基板の主面に形成された凹凸部の凹部の一例の模式的な平面図である。 図２３のＸＸＩＶ－ＸＸＩＶに沿った模式的な拡大断面図である。 レーザ顕微鏡を用いて、複数の凹部におけるテラスに対するステップの傾斜角度α［°］を測定した結果を示す図である。 アルカリエッチングを行った後に酸エッチングを行わなかった比較例のｎ型シリコン単結晶基板の主面に形成された凹凸部の凹部の一例の模式的な平面図である。 図２６のＸＸＶＩＩ－ＸＸＶＩＩに沿った模式的な拡大断面図である。
　以下、実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　［実施形態１］
　図２１に、実施形態１の半導体基板の主面の模式的な拡大平面図である。図２１に示すように、半導体基板１の主面１ａには、複数の凹部４１が設けられており、それぞれの凹部４１は、半導体基板１の主面１ａの結晶面と同一の結晶面方位を有するテラス４３と、テラス４３から傾斜角度αで斜め上方に延在して半導体基板１の主面１ａに到達する傾斜面であるステップ４２とを含んでいる。
　図２２に、図２１のＸＸＩＩ－ＸＸＩＩに沿った模式的な拡大断面図を示す。たとえば半導体基板１がｎ型シリコン単結晶基板であって、半導体基板１の主面１ａおよびテラス４３のそれぞれの結晶面が（１００）面である場合には、テラス４３に対するステップ４２の傾斜角度αは、アルカリ溶液を用いた通常のテクスチャエッチングの（１００）面に対する（１１１）面の幾何学的な傾斜角度である４８．７°よりも小さくなり、たとえば３０°以下となる。なお、半導体基板１の凹部４１のテラス４３に対するステップ４２の傾斜角度αは、たとえばレーザ顕微鏡により測定することができる。以下、実施形態１の半導体基板を用いて光電変換素子の一例（実施形態１の光電変換素子）を製造する方法の一例について説明する。
　図１に、実施形態１の光電変換素子の製造方法のフローチャートを示す。図１に示すように、実施形態１の半導体基板の製造方法は、半導体結晶の切断工程（Ｓ１０）と、アルカリエッチング工程（Ｓ２０）と、酸エッチング工程（Ｓ３０）と、保護膜の形成工程（Ｓ４０）と、テクスチャエッチング工程（Ｓ５０）と、保護膜の除去工程（Ｓ６０）と、ヘテロ接合型バックコンタクトセルの製造工程（Ｓ７０）とを含んでおり、Ｓ１０、Ｓ２０、Ｓ３０、Ｓ４０、Ｓ５０、Ｓ６０およびＳ７０の順に行われる。なお、実施形態の半導体基板の製造方法には、Ｓ１０～Ｓ７０以外の工程が含まれていてもよい。なお、本実施形態では、半導体基板としてｎ型単結晶シリコン基板を用いた光電変換素子の製造方法について説明するが、本実施形態はｎ型単結晶シリコン基板を用いて光電変換素子を製造する場合には限定されず、たとえばｐ型単結晶シリコン基板等のｎ型単結晶シリコン基板以外の半導体基板を用いた光電変換素子の製造にも適用することができる。
　＜半導体結晶の切断工程（Ｓ１０）＞
　まず、半導体結晶の切断工程（Ｓ１０）を行う。半導体結晶の切断工程（Ｓ１０）は、たとえば図２の模式的斜視図に示すように、ｎ型シリコン単結晶インゴット１０をワイヤソー１３で切断することにより行うことができる。
　図３に示すように、ワイヤソー１３は、所定の間隔をあけて配置されたガイドローラ１１，１２の間に巻き掛けられている。その結果、ワイヤソー１３は、それぞれのガイドローラ１１，１２において、ガイドローラ１１，１２の長手方向に沿って、所定の間隔をあけて複数箇所で張られた状態となる。この状態で、ガイドローラ１１，１２が正転・逆転を繰り返すことによって、ワイヤソー１３が矢印１５の方向に往復走行を行なうことになる。
　ワイヤソー１３が矢印１５の方向に往復走行をしている状態で、ｎ型シリコン単結晶インゴット１０を矢印１４の方向に移動させる。そして、ｎ型シリコン単結晶インゴット１０を往復走行をしているワイヤソー１３に押し付けることによって、たとえば図３の模式的斜視図に示すように、ｎ型シリコン単結晶インゴット１０が複数箇所で切断されて、複数枚の板状のｎ型単結晶シリコン基板である半導体基板１が形成される。
　＜アルカリエッチング工程（Ｓ２０）＞
　次に、アルカリエッチング工程（Ｓ２０）を行う。アルカリエッチング工程（Ｓ２０）は、たとえば、半導体結晶の切断工程（Ｓ１０）により得られた半導体基板１の図４の模式的側面図に示す主面１ａをアルカリエッチングすることにより行うことができる。
　半導体基板１の主面１ａのアルカリエッチングは、アルカリ性のエッチング液を用いて半導体基板１の主面１ａをウエットエッチングすることにより行われる。アルカリ性のエッチング液としては、アルカリ水溶液を用いることが好ましく、水酸化ナトリウム水溶液または水酸化カリウム水溶液を含むアルカリ水溶液を用いることがより好ましく、水酸化ナトリウム水溶液を含むアルカリ水溶液を用いることが特に好ましい。この場合には、半導体基板１の主面１ａのアルカリエッチングを好適に行うことができるため、半導体基板１におけるキャリアのライフタイムがより長くなる傾向にある。
　＜酸エッチング工程（Ｓ３０）＞
　次に、酸エッチング工程（Ｓ３０）を行う。酸エッチング工程（Ｓ３０）は、たとえば、上記のようにアルカリエッチング工程（Ｓ２０）を行った後の半導体基板１の主面１ａを酸エッチングすることにより行うことができる。
　半導体基板１の主面１ａの酸エッチングは、たとえば、混酸を用いて半導体基板１の主面１ａをウエットエッチングすることにより行うことができる。実施形態１においては、フッ化水素酸と硝酸とを含む混酸を用いて半導体基板１の主面１ａの酸エッチングを行う。
　酸エッチング工程（Ｓ３０）による半導体基板１の主面１ａの厚さ方向のエッチング量は半導体基板１の片側の主面につき（すなわち、半導体基板１の片側の主面１ａのみの厚さ方向のエッチング量が）２μｍ以下であることが好ましい。これは、本発明者が鋭意検討した結果、実施形態１の酸エッチングによる半導体基板１の主面１ａの厚さ方向のエッチング量が半導体基板１の片側の主面につき２μｍ以下という非常に少量である場合であっても、半導体基板１におけるキャリアのライフタイムを長くすることができることを見出したことによるものである。また、半導体基板１におけるキャリアのライフタイムを長くする観点からは、酸エッチング工程（Ｓ３０）による半導体基板１の主面１ａの厚さ方向のエッチング量は半導体基板１の片側の主面につき０．６μｍ以上であることが好ましい。
　＜保護膜の形成工程（Ｓ４０）＞
　次に、保護膜の形成工程（Ｓ４０）を行う。保護膜の形成工程（Ｓ４０）は、たとえば図５の模式的断面図に示すように、上記の酸エッチング工程（Ｓ３０）を行った後の半導体基板１の一方の主面１ａに保護膜２１を形成することにより行うことができる。
　保護膜２１としては、後工程となるテクスチャエッチング工程（Ｓ５０）におけるエッチングマスクとして機能することができる膜であれば特に限定されず、たとえば窒素と珪素とを含む膜などを用いることができる。
　保護膜２１の形成方法も特に限定されないが、保護膜２１として窒素と珪素とを含む膜を形成する場合には、たとえば従来から公知のスパッタ法により形成することができる。
　＜テクスチャエッチング工程（Ｓ５０）＞
　次に、テクスチャエッチング工程（Ｓ５０）を行う。テクスチャエッチング工程（Ｓ５０）は、たとえば図６の模式的断面図に示すように、半導体基板１の一方の側の主面１ａに形成された保護膜２１をマスクとして、半導体基板１の保護膜２１が形成されていない他方の側の主面をテクスチャエッチングすることにより行うことができる。
　テクスチャエッチングは、たとえば以下のようにして行うことができる。まず、たとえば水酸化ナトリウム水溶液または水酸化カリウム水溶液などを含むアルカリ水溶液にイソプロピルアルコールを添加することによって混合液を作製する。次に、当該混合液をたとえば７０℃以上８０℃以下に加熱する。そして、加熱された混合液を用いて半導体基板１の一方の側の主面１ａに形成された保護膜２１をマスクとして、半導体基板１の保護膜２１が形成されていない他方の側の主面をウエットエッチングする。これにより、半導体基板１の保護膜２１が形成されていない他方の側の主面にテクスチャ構造１ｂが形成される。
　＜保護膜の除去工程（Ｓ６０）＞
　次に、保護膜の除去工程（Ｓ６０）を行う。保護膜の除去工程（Ｓ６０）は、たとえば図７の模式的断面図に示すように、半導体基板１の片側の主面１ａに形成された保護膜２１を除去することにより行うことができる。
　保護膜２１の除去方法は特に限定されないが、保護膜２１として窒素と珪素とを含む膜を形成した場合には、たとえばフッ化水素酸を含むエッチング液を用いたウエットエッチングにより保護膜２１を効率的に除去することができる。
　＜ヘテロ接合型バックコンタクトセルの製造工程（Ｓ７０）＞
　次に、ヘテロ接合型バックコンタクトセルの製造工程（Ｓ７０）を行う。ヘテロ接合型バックコンタクトセルの製造工程（Ｓ７０）は、たとえば以下のようにして行うことができる。
　まず、図８の模式的断面図に示すように、半導体基板１の主面１ａ（裏面）の全面に第１のｉ型非晶質半導体膜２を形成する。第１のｉ型非晶質半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical　Vapor　Deposition）法を用いることができる。
　第１のｉ型非晶質半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができる。
　なお、本明細書において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。
　また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
　次に、図９の模式的断面図に示すように、第１のｉ型非晶質半導体膜２上に第１導電型非晶質半導体膜３を形成する。第１導電型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第１導電型非晶質半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型非晶質半導体膜を用いることもできる。
　なお、第１導電型非晶質半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。また、本明細書において、「ｐ型」とは、ｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
　次に、図１０の模式的断面図に示すように、第１導電型非晶質半導体膜３上に、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体を厚さ方向にエッチングする箇所に開口部を有するフォトレジスト等のエッチングマスク３１を形成する。
　次に、図１１の模式的断面図に示すように、エッチングマスク３１をマスクとして、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体の一部を厚さ方向にエッチングする。これにより、半導体基板１の裏面の一部を露出させる。その後、図１２の模式的断面図に示すように、エッチングマスク３１をすべて除去する。
　次に、図１３の模式的断面図に示すように、半導体基板１および第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体を覆うようにして第２のｉ型非晶質半導体膜４を形成する。第２のｉ型非晶質半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第２のｉ型非晶質半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができる。
　次に、図１４の模式的断面図に示すように、第２のｉ型非晶質半導体膜４上に第２導電型非晶質半導体膜５を形成する。第２導電型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第２導電型非晶質半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。
　なお、第２導電型非晶質半導体膜５を構成するｎ型非晶質シリコン膜に含まれるｎ型不純物としては、たとえばリンを用いることができる。また、本明細書において、「ｎ型」とは、ｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
　次に、図１５の模式的断面図に示すように、半導体基板１の裏面上の第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体を残す部分にのみフォトレジスト等のエッチングマスク３２を形成する。
　次に、エッチングマスク３２をマスクとして、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体の一部を厚さ方向にウエットエッチングすることによって、図１６の模式的断面図に示すように、第１導電型非晶質半導体膜３の一部を露出させる。その後、エッチングマスク３２を完全に除去する。
　その後、図１７に示すように、第１導電型非晶質半導体膜３に接するように第１電極６を形成し、第２導電型非晶質半導体膜５に接するように第２電極７を形成する。以上により、実施形態１の光電変換素子としての図１７に示すヘテロ接合型バックコンタクトセルを製造することができる。
　＜作用効果＞
　実施形態１においては、半導体結晶の切断工程（Ｓ１０）により得られた半導体基板１の主面１ａについてアルカリエッチング工程（Ｓ２０）および酸エッチング工程（Ｓ３０）をこの順序で行った後にｉ型非晶質シリコン膜からなる第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４をそれぞれ形成している。これは、本発明者が鋭意検討した結果、アルカリエッチング工程（Ｓ２０）を行った後に酸エッチング工程（Ｓ３０）を行うことによって、当該エッチング後の半導体基板１の主面１ａ上に形成されるｉ型非晶質シリコン膜による半導体基板１の主面１ａのパッシベーション性能が向上し、半導体基板１におけるキャリアのライフタイムが向上することを見出したことによるものである。これにより、実施形態１によれば、ヘテロ接合型バックコンタクトセル等の光電変換素子の特性（特に開放電圧）を向上させることができる。
　なお、特許文献１のように、酸エッチングを行った後にアルカリエッチングを行ったｎ型単結晶シリコン基板の主面上に水素を含有する非晶質シリコン膜を形成した場合には非晶質シリコン膜によるパッシベーション性能は十分に発現しない。これは、特許文献１においては、アルカリエッチングでエッチングが終わっているため、ｎ型単結晶シリコン基板の主面のテラスを構成する（１００）面とステップを構成する（１１１）面との結晶面が明確に分かれていることによるものと推測される。
　一方、実施形態１においては、アルカリエッチング工程（Ｓ２０）および酸エッチング工程（Ｓ３０）の順序でエッチングを行っており、酸エッチングでエッチングが終わっているため、半導体基板１の主面１ａにおいては、特許文献１のように（１００）面と（１１１）面との結晶面が明確に分かれていない。そのため、ｉ型非晶質シリコン膜による半導体基板１の主面１ａのパッシベーション性能が向上すると推測される。
　以上の理由により、実施形態１においては、キャリアのライフタイムを長くすることが可能な半導体基板の製造方法および光電変換素子の製造方法を提供することができる。
　［実施形態２］
　実施形態２においては、フッ化水素酸と硝酸とを含む混酸に代えて、フッ化水素酸と塩酸とを含む混酸を用いて半導体基板１の主面１ａの酸エッチングを行ったことを特徴としている。この場合にも、実施形態１と同様に、キャリアのライフタイムを長くすることが可能な半導体基板の製造方法および光電変換素子の製造方法を提供することができる。
　実施形態２における上記以外の説明は、実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態３］
　実施形態３においては、フッ化水素酸と硝酸とを含む混酸に代えて、フッ化水素酸と硫酸とを含む混酸を用いて半導体基板１の主面１ａの酸エッチングを行ったことを特徴としている。この場合にも、実施形態１と同様に、キャリアのライフタイムを長くすることが可能な半導体基板の製造方法および光電変換素子の製造方法を提供することができる。
　実施形態３における上記以外の説明は、実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態４］
　実施形態４においては、フッ化水素酸と硝酸とを含む混酸に代えて、フッ化水素酸と過酸化水素水とを含む混酸を用いて半導体基板１の主面１ａの酸エッチングを行ったことを特徴としている。この場合にも、実施形態１と同様に、キャリアのライフタイムを長くすることが可能な半導体基板の製造方法および光電変換素子の製造方法を提供することができる。
　実施形態４における上記以外の説明は、実施形態１と同様であるため、その説明については繰り返さない。
　まず、ｎ型シリコン単結晶インゴットをワイヤソーにより切断して、ｎ型シリコン単結晶基板を切り出した。次に、ｎ型シリコン単結晶基板の主面について、水酸化ナトリウム水溶液を用いたウエットエッチングによりアルカリエッチングを行った後に、ｎ型シリコン単結晶基板の主面をフッ化水素酸と硝酸とを含む混酸を用いたウエットエッチングにより酸エッチングを行った。
　図１８に、アルカリエッチングを行った後に酸エッチングを行ったｎ型シリコン単結晶基板の主面の拡大写真を示す。上記のように、アルカリエッチングを行った後に酸エッチングを行ったｎ型シリコン単結晶基板の主面のＳＥＭ（Scanning　Electron　Microscope）観察を行った。その結果、アルカリエッチングを行った後に酸エッチングを行ったｎ型シリコン単結晶基板の主面の厚さ方向のエッチング量は０．６μｍ以上２μｍ以下であることが確認された。
　図２３に、上記のようにして作製された実施例のｎ型シリコン単結晶基板の主面に形成された凹凸部の凹部の一例の模式的な平面図を示す。図２４に、図２３のＸＸＩＶ－ＸＸＩＶに沿った模式的な拡大断面図を示す。アルカリエッチングを行った後に酸エッチングを行うことによって、実施例のｎ型シリコン単結晶基板の主面には複数の凹部（図２３では１つのみ表示）が設けられており、凹部は、ｎ型シリコン単結晶基板の主面４１の結晶面と同一の結晶面方位の（１００）面からなるテラス４３と、テラス４３から傾斜角度αで斜め上方に延在してｎ型シリコン単結晶基板の主面１ａに到達する傾斜面であるステップ４２とを含んでいた。
　また、レーザ顕微鏡を用いて、アルカリエッチングを行った後に酸エッチングを行った実施例のｎ型シリコン単結晶基板の主面の任意の複数の凹部におけるテラス４３に対するステップ４２の傾斜角度α［°］を測定した。その結果を図２５に示す。図２５に示す例においては、傾斜角度αは、１６．６°以上２３．９°以下の範囲内にあった。
　次に、酸エッチングを行った後のｎ型シリコン単結晶基板の一方の主面にスパッタ法により珪素と窒素とを含む膜を保護膜として形成した。
　次に、水酸化ナトリウム水溶液または水酸化カリウム水溶液などのアルカリ水溶液にイソプロピルアルコールを添加することによって混合液を作製し、当該混合液を７０℃以上８０℃以下に加熱したエッチング液を用いてｎ型シリコン単結晶基板の保護膜が形成されていない他方の側の主面をウエットエッチングすることによって、ｎ型シリコン単結晶基板の保護膜が形成されていない側の主面のテクスチャエッチングを行った。
　次に、フッ化水素酸を含むエッチング液を用いたウエットエッチングにより珪素と窒素とを含む膜である保護膜を除去した。以上のようにして実施例のｎ型シリコン単結晶基板を作製した。
　次に、実施例のｎ型シリコン単結晶基板の保護膜の除去後の主面にプラズマＣＶＤ法によりｉ型非晶質シリコン膜を形成することによって実施例のサンプルを作製した。そしてマイクロＰＣＤ（Microwave　PhotoConductivity　Decay）法によって実施例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムを測定した。図１９に、実施例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムの分布のヒストグラムを示す。図１９の横軸がｎ型シリコン単結晶基板におけるキャリアのライフタイム［μｓ（マイクロ秒）］を示し、図１９の縦軸が分布の割合［％］を示している。
　また、比較として、アルカリエッチングを行った後に酸エッチングを行わなかったこと以外は実施例と同一の方法および同一の条件で作製した比較例のｎ型シリコン単結晶基板の保護膜の除去後の主面にプラズマＣＶＤ法によりｉ型非晶質シリコン膜を形成することによって比較例のサンプルを作製した。そして、実施例と同様にして、マイクロＰＣＤ法によって比較例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムを測定した。図２０に、実施例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムの分布のヒストグラムを示す。図２０の横軸がｎ型シリコン単結晶基板におけるキャリアのライフタイム［μｓ（マイクロ秒）］を示し、図２０の縦軸が分布の割合［％］を示している。
　アルカリエッチング後に酸エッチングを行った実施例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムの平均値は２１２９μｓであった。また、アルカリエッチング後に酸エッチングを行わなかった比較例のサンプルのｎ型シリコン単結晶基板におけるキャリアのライフタイムの平均値は４２３μｓであった。この結果から、実施例のサンプルのｎ型シリコン単結晶基板は、比較例のサンプルのｎ型シリコン単結晶基板と比べて、ｎ型シリコン単結晶基板の主面上に形成されたｉ型非晶質シリコン膜によって、ｎ型シリコン単結晶基板の主面のパッシベーション性能を向上させることができ、ｎ型シリコン単結晶基板におけるキャリアのライフタイムを長くすることができることが確認された。
　また、図１９と図２０のヒストグラムの比較から明らかなように、実施例のサンプルにおいては、比較例のサンプルと比較して、ｎ型シリコン単結晶基板におけるキャリアのライフタイムがより長い箇所に集中していることも確認された。
　図２６に、アルカリエッチングを行った後に酸エッチングを行わなかった比較例のｎ型シリコン単結晶基板の主面に形成された凹凸部の凹部の一例の模式的な平面図を示す。図２７に、図２６のＸＸＶＩＩ－ＸＸＶＩＩに沿った模式的な拡大断面図を示す。アルカリエッチングのみが行われた比較例のｎ型シリコン単結晶基板の主面には複数の四角錐状の凸部が形成されていた。比較例のｎ型シリコン単結晶基板の主面にはアルカリエッチングのみが行われていることから、凸部の底面５１の結晶面は（１００）面であり、凸部の傾斜面５２の結晶面は（１１１）面であって、その傾斜角度β［°］は幾何学的に４８．７°であると考えられる。
　したがって、アルカリエッチングを行った後に酸エッチングを行った実施例のｎ型シリコン単結晶基板の主面の凹部のテラス４３に対するステップ４２の傾斜角度αは、アルカリエッチングのみを行った比較例のｎ型シリコン単結晶基板の主面の四角錐状の凸部の傾斜角度βの４８．７°未満であって、より平坦となっている。そのため、ｉ型非晶質シリコン膜のｎ型シリコン単結晶基板の主面に対する密着性が向上し、ｎ型シリコン単結晶基板の主面のパッシベーション性能を向上させることができ、ひいては、ｎ型シリコン単結晶基板におけるキャリアのライフタイムを長くすることができると考えられる。
　また、特許文献１においても、アルカリエッチングでウエットエッチングが完了しているため、特許文献１のテラスに対するステップの傾斜角度もアルカリエッチングを行った後に酸エッチングを行った実施例のｎ型シリコン単結晶基板の主面の凹部のテラス４３に対するステップ４２の傾斜角度αよりも大きくなっていることは明らかであり、上記の比較例のｎ型シリコン単結晶基板の主面の四角錐状の凸部の傾斜角度βの４８．７°と同等であると考えられる。したがって、アルカリエッチングを行った後に酸エッチングを行った実施例のｎ型シリコン単結晶基板の主面の表面に誘電体膜を形成して作製された光電変換素子においては、特許文献１の酸エッチングを行った後にアルカリエッチングを行った特許文献１のｎ型シリコン単結晶基板の主面の表面に誘電体膜を形成して作製された光電変換素子と比べて、キャリアのライフタイムが長くなり、光電変換素子の特性が高くなると考えられる。
　［付記］
　（１）ここで開示された実施形態は、半導体基板のアルカリエッチングを行う工程と、アルカリエッチングを行う工程の後に半導体基板の酸エッチングを行う工程とを含む半導体基板の製造方法である。実施形態の半導体基板の製造方法においては、アルカリエッチングを行う工程の後に酸エッチングを行う工程を行っているため、半導体基板におけるキャリアのライフタイムを長くすることが可能となる。
　（２）ここで開示された実施形態の半導体基板の製造方法において、アルカリエッチングに用いられるアルカリ性のエッチング液は、アルカリ水溶液であることが好ましい。この場合には、半導体基板のアルカリエッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（３）ここで開示された実施形態の半導体基板の製造方法において、アルカリ水溶液は、水酸化ナトリウム水溶液または水酸化カリウム水溶液を含むことが好ましい。この場合にも、半導体基板のアルカリエッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（４）ここで開示された実施形態の半導体基板の製造方法において、酸エッチングを行う工程は、混酸を用いて半導体基板をウエットエッチングする工程を含むことが好ましい。この場合には、半導体基板の酸エッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（５）ここで開示された実施形態の半導体基板の製造方法において、混酸は、フッ化水素酸と硝酸とを含む混酸、フッ化水素酸と塩酸とを含む混酸、フッ化水素酸と硫酸とを含む混酸、またはフッ化水素酸と過酸化水素水とを含む混酸であることが好ましい。この場合にも、半導体基板の酸エッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（６）ここで開示された実施形態の半導体基板の製造方法において、混酸は、フッ化水素酸と硝酸とを含む混酸であることが好ましい。この場合にも、半導体基板の酸エッチングを好適に行うことができるため、半導体基板のキャリアにおけるライフタイムがより長くなる傾向にある。
　（７）ここで開示された実施形態の半導体基板の製造方法において、酸エッチングによる半導体基板の厚さ方向のエッチング量は片側２μｍ以下であることが好ましい。酸エッチングによる半導体基板の厚さ方向のエッチング量が片側２μｍ以下という非常に少量である場合であっても、半導体基板におけるキャリアにおけるライフタイムを長くすることができる。
　（８）ここで開示された実施形態の半導体基板の製造方法は、アルカリエッチングを行う工程の前に半導体結晶を切断して半導体基板を得る工程をさらに含むことが好ましい。この場合には、実施形態の半導体基板の製造方法の対象となる半導体基板を得ることができる。
　（９）ここで開示された実施形態の半導体基板の製造方法において、半導体基板を得る工程は、半導体結晶をワイヤソーを用いて切断する工程を含むことが好ましい。この場合にも、実施形態の半導体基板の製造方法の対象となる半導体基板を好適に得ることができる。
　（１０）ここで開示された実施形態の半導体基板の製造方法において、半導体結晶は、ｎ型またはｐ型のシリコン結晶を含むことが好ましい。この場合にも、半導体基板におけるキャリアのライフタイムを長くすることが可能となる。
　（１１）ここで開示された実施形態の半導体基板の製造方法において、半導体基板は、ｎ型またはｐ型のシリコン結晶を含むことが好ましい。この場合にも、半導体基板におけるキャリアのライフタイムを長くすることが可能となる。
　（１２）ここで開示された実施形態の半導体基板の製造方法は、酸エッチングを行う工程後の半導体基板の一方の側に保護膜を形成する工程をさらに含むことが好ましい。この場合には、後工程でテクスチャ構造を形成するエッチング工程を行う場合に、保護膜をエッチングマスクとして用いることができる。
　（１３）ここで開示された実施形態の半導体基板の製造方法において、保護膜を形成する工程は、窒素と珪素とを含む膜をスパッタ法により形成する工程を含むことが好ましい。この場合には、後工程でテクスチャ構造を形成するエッチング工程を行う場合に、保護膜をエッチングマスクとして好適に用いることができる。
　（１４）ここで開示された実施形態の半導体基板の製造方法は、保護膜を形成する工程の後に、半導体基板の他方の側をエッチングする工程をさらに含むことが好ましい。この場合には、半導体基板の他方の側の主面にテクスチャ構造を形成することができる。
　（１５）ここで開示された実施形態の半導体基板の製造方法において、半導体基板の他方の側をエッチングする工程は、アルカリ水溶液にイソプロピルアルコールを添加することによって混合液を形成する工程と、混合液を７０℃以上８０℃以下に加熱する工程と、加熱された混合液を用いて半導体基板の他方の側の表面をエッチングする工程とを含むことが好ましい。この場合には、半導体基板がたとえばｎ型単結晶シリコン基板からなるときに半導体基板の他方の側の主面にテクスチャ構造を好適に形成することができる。
　（１６）ここで開示された実施形態の半導体基板の製造方法は、半導体基板の他方の側をエッチングする工程の後に、保護膜を除去する工程をさらに含むことが好ましい。この場合には、保護膜が除去された後の半導体基板の他方の側の主面に、高いパッシベーション性能を発現する膜を形成することができる。
　（１７）ここで開示された実施形態の半導体基板の製造方法において、保護膜を除去する工程は、フッ化水素酸を含むエッチング液を用いて保護膜のエッチングを行う工程を含むことが好ましい。この場合には、保護膜が珪素と酸素とを含む膜である場合に、保護膜を効率的に除去することができる。
　（１８）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板のアルカリエッチングを行う工程と、アルカリエッチングを行う工程の後に半導体基板の酸エッチングを行う工程と、酸エッチングを行う工程後の半導体基板の一方の側に第１のｉ型非晶質半導体膜を形成する工程と、第１のｉ型非晶質半導体膜上に第１導電型非晶質半導体膜を形成する工程と、酸エッチングを行う工程後の半導体基板の一方の側に第２のｉ型非晶質半導体膜を形成する工程と、第２のｉ型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程とを含む光電変換素子の製造方法である。実施形態の光電変換素子の製造方法においては、アルカリエッチングを行う工程の後に酸エッチングを行う工程を行っているため、キャリアのライフタイムの長い光電変換素子を製造することが可能となる。
　（１９）ここで開示された実施形態の光電変換素子の製造方法において、第１のｉ型非晶質半導体膜および第２のｉ型非晶質半導体膜はｉ型非晶質シリコン膜であることが好ましい。この場合には、ｉ型非晶質シリコン膜からなる第１のｉ型非晶質半導体膜および第２のｉ型非晶質半導体膜が半導体基板に対する高いパッシベーション性能を発現するため半導体基板におけるキャリアのライフタイムの長い光電変換素子を製造することが可能となる。
　（２０）ここで開示された実施形態の光電変換素子の製造方法において、アルカリエッチングを行う工程は、アルカリ性のエッチング液を用いて半導体基板をウエットエッチングする工程を含むことが好ましい。この場合には、半導体基板のアルカリエッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（２１）ここで開示された実施形態の光電変換素子の製造方法において、アルカリ性のエッチング液は、アルカリ水溶液であることが好ましい。この場合にも、半導体基板のアルカリエッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（２２）ここで開示された実施形態の光電変換素子の製造方法において、アルカリ水溶液は、水酸化ナトリウム水溶液または水酸化カリウム水溶液を含むことが好ましい。この場合にも、半導体基板のアルカリエッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（２３）ここで開示された実施形態の光電変換素子の製造方法において、酸エッチングを行う工程は、混酸を用いて半導体基板をウエットエッチングする工程を含むことが好ましい。この場合にも、半導体基板の酸エッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（２４）ここで開示された実施形態の光電変換素子の製造方法において、混酸は、フッ化水素酸と硝酸とを含む混酸、フッ化水素酸と塩酸とを含む混酸、フッ化水素酸と硫酸とを含む混酸、またはフッ化水素酸と過酸化水素水とを含む混酸であることが好ましい。この場合にも、半導体基板の酸エッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（２５）ここで開示された実施形態の光電変換素子の製造方法において、混酸は、フッ化水素酸と硝酸とを含む混酸であることが好ましい。この場合にも、半導体基板の酸エッチングを好適に行うことができるため、半導体基板におけるキャリアのライフタイムがより長くなる傾向にある。
　（２６）ここで開示された実施形態の光電変換素子の製造方法において、酸エッチングによる半導体基板の厚さ方向のエッチング量は片側２μｍ以下であることが好ましい。酸エッチングによる半導体基板の厚さ方向のエッチング量が片側２μｍ以下という非常に少量である場合であっても、半導体基板におけるキャリアのライフタイムを長くすることができる。
　（２７）ここで開示された実施形態の光電変換素子の製造方法は、第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜とを含む積層体を除去する工程をさらに含み、第２のｉ型非晶質半導体膜を形成する工程は、積層体の除去領域上に第２のｉ型非晶質半導体膜を形成する工程を含むことが好ましい。この場合には、キャリアのライフタイムの長い光電変換素子を製造することが可能となる。
　（２８）ここで開示された実施形態の光電変換素子の製造方法は、アルカリエッチングを行う工程の前に、半導体結晶を切断して半導体基板を得る工程をさらに含むことが好ましい。この場合には、実施形態の光電変換素子の製造方法の対象となる半導体基板を好適に得ることができる。
　（２９）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板を得る工程は、半導体結晶をワイヤソーを用いて切断する工程を含むことが好ましい。この場合にも、実施形態の光電変換素子の製造方法の対象となる半導体基板を好適に得ることができる。
　（３０）ここで開示された実施形態の光電変換素子の製造方法において、半導体結晶は、ｎ型またはｐ型のシリコン結晶を含むことが好ましい。この場合にも、キャリアのライフタイムの長い光電変換素子を製造することが可能となる。
　（３１）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板は、ｎ型またはｐ型のシリコン結晶を含むことが好ましい。この場合にも、キャリアのライフタイムの長い光電変換素子を製造することが可能となる。
　（３２）ここで開示された実施形態の光電変換素子の製造方法は、酸エッチングを行う工程後の半導体基板の一方の側に保護膜を形成する工程をさらに含むことが好ましい。この場合には、後工程でテクスチャ構造を形成するエッチング工程を行う場合に、保護膜をエッチングマスクとして用いることができる。
　（３３）ここで開示された実施形態の光電変換素子の製造方法において、保護膜を形成する工程は、窒素と珪素とを含む膜をスパッタ法により形成する工程を含むことが好ましい。この場合には、後工程でテクスチャ構造を形成するエッチング工程を行う場合に、保護膜をエッチングマスクとして好適に用いることができる。
　（３４）ここで開示された実施形態の光電変換素子の製造方法は、保護膜を形成する工程後の半導体基板の他方の側をエッチングする工程をさらに含むことが好ましい。この場合には、保護膜が除去された後の半導体基板の他方の側の主面に、高いパッシベーション性能を発現する膜を形成することができる。
　（３５）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板の他方の側をエッチングする工程は、アルカリ水溶液にイソプロピルアルコールを添加することによって混合液を形成する工程と、混合液を７０℃以上８０℃以下に加熱する工程と、加熱された混合液を用いて半導体基板の他方の側の表面をエッチングする工程とを含むことが好ましい。この場合には、半導体基板がたとえばｎ型単結晶シリコン基板からなるときに半導体基板の他方の側の主面にテクスチャ構造を好適に形成することができる。
　（３６）ここで開示された実施形態の光電変換素子の製造方法は、半導体基板の他方の側をエッチングする工程の後に、保護膜を除去する工程をさらに含むことが好ましい。この場合には、保護膜が除去された後の半導体基板の他方の側の主面に、高いパッシベーション性能を発現する膜を形成することができる。
　（３７）ここで開示された実施形態の光電変換素子の製造方法において、保護膜を除去する工程は、フッ化水素酸を含むエッチング液を用いて保護膜のエッチングを行う工程を含むことが好ましい。この場合には、保護膜が珪素と酸素とを含む膜である場合に、保護膜を効率的に除去することができる。
　（３８）ここで開示された実施形態は、主面に凹部を備え、凹部は、テラスと、テラスから斜め上方に延在する傾斜面であるステップとを備え、テラスに対するステップの傾斜角度は４８．７°未満である半導体基板である。この場合には、半導体基板におけるキャリアのライフタイムを長くすることが可能となる。
　（３９）ここで開示された実施形態の半導体基板においては、テラスに対するステップの傾斜角度は３０°以下であることが好ましい。この場合には、半導体基板におけるキャリアのライフタイムを長くすることが可能となる。
　（４０）ここで開示された実施形態の半導体基板においては、テラスに対するステップの傾斜角度は１６．６°以上２３．９°以下であることが好ましい。この場合にも、半導体基板におけるキャリアのライフタイムを長くすることが可能となる。
　（４１）ここで開示された実施形態は、上記のいずれかの半導体基板と、半導体基板の主面上の誘電体膜とを備えた光電変換素子である。
　以上のように本発明の実施形態および実施例について説明を行なったが、上述の各実施形態および実施例の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　ここで開示された実施形態は、シリコン基板等の半導体基板の製造およびヘテロ接合型バックコンタクトセル等の光電変換素子の製造に利用することができる。
　１　半導体基板、１ａ　主面、１ｂ　テクスチャ構造、２　第１のｉ型非晶質半導体膜、３　第１導電型非晶質半導体膜、４　第２のｉ型非晶質半導体膜、５　第２導電型非晶質半導体膜、６　第１電極、７　第２電極、１０　ｎ型シリコン単結晶インゴット、１１，１２　ガイドローラ、１３　ワイヤソー、１４，１５　矢印、２１　保護膜、３１，３２　エッチングマスク、４１　凹部、４２　ステップ、４３　テラス、５１　底面、５２　傾斜面。

Claims (9)

  1. 　半導体基板のアルカリエッチングを行う工程と、
    　前記アルカリエッチングを行う工程の後に、前記半導体基板の酸エッチングを行う工程と、を含む、半導体基板の製造方法。
  2. 　前記酸エッチングを行う工程は、混酸を用いて前記半導体基板をウエットエッチングする工程を含む、請求項１に記載の半導体基板の製造方法。
  3. 　前記混酸は、フッ化水素酸と硝酸とを含む混酸、フッ化水素酸と塩酸とを含む混酸、フッ化水素酸と硫酸とを含む混酸、またはフッ化水素酸と過酸化水素水とを含む混酸である、請求項２に記載の半導体基板の製造方法。
  4. 　第１導電型または第２導電型の半導体基板のアルカリエッチングを行う工程と、
    　前記アルカリエッチングを行う工程の後に、前記半導体基板の酸エッチングを行う工程と、
    　前記酸エッチングを行う工程後の前記半導体基板の一方の側に第１のｉ型非晶質半導体膜を形成する工程と、
    　前記第１のｉ型非晶質半導体膜上に第１導電型非晶質半導体膜を形成する工程と、
    　前記酸エッチングを行う工程後の前記半導体基板の前記一方の側に第２のｉ型非晶質半導体膜を形成する工程と、
    　前記第２のｉ型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、
    　前記第１導電型非晶質半導体膜上に第１電極を形成する工程と、
    　前記第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含む、光電変換素子の製造方法。
  5. 　前記第１のｉ型非晶質半導体膜および前記第２のｉ型非晶質半導体膜は、ｉ型非晶質シリコン膜である、請求項４に記載の光電変換素子の製造方法。
  6. 　主面に凹部を備え、
    　前記凹部は、テラスと、前記テラスから斜め上方に延在する傾斜面であるステップとを備え、
    　前記テラスに対する前記ステップの傾斜角度は４８．７°未満である、半導体基板。
  7. 　前記テラスに対する前記ステップの傾斜角度は３０°以下である、請求項６に記載の半導体基板。
  8. 　前記テラスに対する前記ステップの傾斜角度は１６．６°以上２３．９°以下である、請求項７に記載の半導体基板。
  9. 　請求項６～８のいずれか１項に記載の半導体基板と、前記半導体基板の前記主面上の誘電体膜と、を備えた、光電変換素子。
PCT/JP2015/084798 2014-12-15 2015-12-11 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子 WO2016098701A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016564829A JP6898737B2 (ja) 2014-12-15 2015-12-11 半導体基板の製造方法、光電変換素子の製造方法および光電変換素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-253138 2014-12-15
JP2014253138 2014-12-15

Publications (1)

Publication Number Publication Date
WO2016098701A1 true WO2016098701A1 (ja) 2016-06-23

Family

ID=56126591

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/084798 WO2016098701A1 (ja) 2014-12-15 2015-12-11 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子

Country Status (2)

Country Link
JP (1) JP6898737B2 (ja)
WO (1) WO2016098701A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233485A (ja) * 1997-12-09 1999-08-27 Shin Etsu Handotai Co Ltd 半導体ウエーハの加工方法および半導体ウエーハ
JP2014056918A (ja) * 2012-09-12 2014-03-27 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014194960A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092777A (ja) * 1996-09-12 1998-04-10 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP2002217163A (ja) * 2001-01-16 2002-08-02 Mitsui Chemical Analysis & Consulting Service Inc シリコンウエーハ上に形成したシリコン層の溶解方法
JP2005136081A (ja) * 2003-10-29 2005-05-26 Sharp Corp 太陽電池の製造方法
JP2008147637A (ja) * 2006-11-16 2008-06-26 Kurita Water Ind Ltd エッチング方法およびエッチング装置
US20120273036A1 (en) * 2011-04-29 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2013133005A1 (ja) * 2012-03-08 2013-09-12 三洋電機株式会社 半導体装置の製造方法
JP5868437B2 (ja) * 2013-04-26 2016-02-24 株式会社Tkx 太陽電池用シリコンウエハーの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233485A (ja) * 1997-12-09 1999-08-27 Shin Etsu Handotai Co Ltd 半導体ウエーハの加工方法および半導体ウエーハ
JP2014056918A (ja) * 2012-09-12 2014-03-27 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014194960A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法

Also Published As

Publication number Publication date
JPWO2016098701A1 (ja) 2017-09-21
JP6898737B2 (ja) 2021-07-07

Similar Documents

Publication Publication Date Title
US20220123158A1 (en) Efficient black silicon photovoltaic devices with enhanced blue response
JP5868503B2 (ja) 太陽電池およびその製造方法
US7128975B2 (en) Multicrystalline silicon substrate and process for roughening surface thereof
CN111725338B (zh) 一种微米线阵列异质结紫外光探测器及其制备方法
JP6091458B2 (ja) 光電変換装置およびその製造方法
KR20160090287A (ko) 나노구조의 실리콘계 태양 전지 및 나노구조의 실리콘계 태양 전지의 제조 방법
US20130032206A1 (en) Solar cell
US20220344106A1 (en) Perovskite/silicon tandem photovoltaic device
TWI401810B (zh) 太陽能電池
JP6109107B2 (ja) 太陽電池およびその製造方法
WO2015141326A1 (ja) 光電変換素子および光電変換素子の製造方法
JP6114603B2 (ja) 結晶シリコン太陽電池、およびその製造方法、ならびに太陽電池モジュール
JP6489785B2 (ja) 光電変換素子および光電変換素子の製造方法
US8835210B2 (en) Manufacturing method for solar cell
JP5554359B2 (ja) 基板の粗面化方法、太陽電池の製造方法および太陽電池、太陽電池モジュール
WO2016098701A1 (ja) 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子
US20140318612A1 (en) Manufacturing method of silicon solar cell and silicon solar cell
TW201611309A (zh) 太陽能電池的光接收表面的鈍化
JP6476015B2 (ja) 光電変換素子およびその製造方法
JP5036663B2 (ja) 薄膜太陽電池およびその製造方法
JP2016039246A (ja) 光電変換素子
TWI462308B (zh) 半導體光電元件及其製造方法
JP2009043822A (ja) 光起電力装置の製造方法
Wang et al. High Efficiency Silicon Heterojunction Solar Cell with Omnidirectional Light Harvesting By Hierarchical Structures
WO2017051635A1 (ja) 半導体基板、光電変換素子、半導体基板の製造方法および光電変換素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15869906

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016564829

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15869906

Country of ref document: EP

Kind code of ref document: A1