WO2015141326A1 - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
WO2015141326A1
WO2015141326A1 PCT/JP2015/053475 JP2015053475W WO2015141326A1 WO 2015141326 A1 WO2015141326 A1 WO 2015141326A1 JP 2015053475 W JP2015053475 W JP 2015053475W WO 2015141326 A1 WO2015141326 A1 WO 2015141326A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor film
unevenness
type semiconductor
conductivity type
conductive
Prior art date
Application number
PCT/JP2015/053475
Other languages
English (en)
French (fr)
Inventor
雄太 松本
健 稗田
神川　剛
賢治 木本
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2015141326A1 publication Critical patent/WO2015141326A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.
  • the most manufactured and sold solar cells have a structure in which electrodes are formed on a light receiving surface that is a surface on which sunlight is incident and a back surface that is opposite to the light receiving surface, respectively.
  • FIG. 27 shows a schematic cross-sectional view of a solar cell in which electrodes are formed only on the back surface described in Patent Document 1 of the related art.
  • an IP stacked body 114 is provided on a part of the back surface of a semiconductor substrate 100 having n-type or p-type conductivity.
  • a p-side electrode 117 is provided on 114, and an insulating layer 118 is provided so as to cover the stacked body of the IP stacked body 114 and the p-side electrode 117.
  • an IN stacked body 119 is provided so as to cover another part of the back surface of the semiconductor substrate 100 and the insulating layer 118, and an n-side electrode 122 is provided so as to cover the entire surface of the IN stacked body 119.
  • An i-type amorphous semiconductor layer 112 and an n-type amorphous semiconductor layer 113 on the i-type amorphous semiconductor layer 112 are provided on the light receiving surface of the semiconductor substrate 100.
  • the IP stacked body 114 is composed of a stacked body of an i-type amorphous semiconductor layer 115 and a p-type amorphous semiconductor layer 116.
  • the p-side electrode 117 is composed of a laminate of a TCO layer 117a and a metal layer 117b provided on the IP laminate 114.
  • the insulating layer 118 is composed of a stacked body of a first insulating layer 118a and a second insulating layer 118b covering the IP stacked body 114 and the p-side electrode 117.
  • the IN stacked body 119 includes a stacked body of an i-type amorphous semiconductor layer 120 and an n-type amorphous semiconductor layer 121 that cover the insulating layer 118.
  • the n-side electrode 122 is composed of a stacked body of a TCO layer 122a and a metal layer 122b covering the IN stacked body 119.
  • carriers are generated inside the semiconductor substrate 100 by making sunlight 111 enter from the light receiving surface side of the semiconductor substrate 100, and the p-side electrode 117 and the n-side electrode 122 to the outside.
  • an object of the present invention is to provide a photoelectric conversion element and a method for manufacturing the photoelectric conversion element that can improve characteristics and reliability.
  • the semiconductor substrate the first unevenness and the second unevenness provided on one surface of the semiconductor substrate, and the first i provided on the first unevenness.
  • Second conductive type semiconductor film provided on top First conductive type electrode layer provided on first conductive type semiconductor film, and Second conductive type electrode provided on second conductive type semiconductor film
  • a photoelectric conversion element having a layer and having different shapes between the first unevenness and the second unevenness can be provided.
  • the step of forming the first unevenness on one surface of the semiconductor substrate the step of forming the first i-type semiconductor film on the first unevenness, Forming a first conductive semiconductor film on the i-type semiconductor film, and etching a part of the stacked body including the first i-type semiconductor film and the first conductive semiconductor film in a thickness direction.
  • the manufacturing method of can be provided.
  • the present invention it is possible to provide a photoelectric conversion element and a method for manufacturing the photoelectric conversion element that are capable of improving characteristics and reliability as compared with the prior art.
  • FIG. 3 is a schematic cross-sectional view of the heterojunction back contact cell according to the first embodiment.
  • FIG. 3 is a schematic enlarged cross-sectional view in the vicinity of the first unevenness and the second unevenness of the heterojunction back contact cell according to the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • 6 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 3.
  • FIG. 6 is a schematic enlarged cross-sectional view of the vicinity of the first unevenness and the second unevenness of the heterojunction back contact cell of the third embodiment.
  • 12 is a schematic cross-sectional view illustrating an example of a method for manufacturing the heterojunction back contact cell of Embodiment 3.
  • FIG. FIG. 6 is a schematic cross-sectional view of a heterojunction back contact cell according to a fourth embodiment.
  • FIG. 6 illustrates a method of measuring the radius of curvature of the tip of the first unevenness and the radius of curvature of the tip of the second unevenness when both the first unevenness and the second unevenness have a gentle shape. It is a typical expanded sectional view. It is typical sectional drawing of the solar cell in which the electrode was formed only in the back surface of the conventional patent document 1.
  • FIG. 1 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 1, which is an example of the photoelectric conversion element of the present invention.
  • the heterojunction back contact cell according to the first embodiment is provided so as to be adjacent to each other on the semiconductor substrate 1 made of an n-type single crystal silicon substrate and on the back surface, which is one surface of the semiconductor substrate 1, with a space between each other.
  • the first i-type semiconductor film 2 made of an i-type amorphous silicon film provided on the first unevenness 8, and the second unevenness 9
  • the second i-type semiconductor film 4 made of the formed i-type amorphous silicon film, and the first conductive semiconductor film 3 made of the p-type amorphous silicon film provided on the first i-type semiconductor film 2
  • a second conductivity type semiconductor film 5 made of an n-type amorphous silicon film provided on the second i-type semiconductor film 4, and a first conductivity type provided on the first conductivity type semiconductor film 3.
  • An electrode layer 11 and a second conductivity type electrode layer 12 provided on the second conductivity type semiconductor film 5 Eteiru.
  • the entire back surface of the semiconductor substrate 1 is covered with a first i-type semiconductor film 2 and a second i-type semiconductor film 4.
  • One end of the laminate of the two-conductivity type semiconductor film 5 covers a part of the surface of the laminate of the first i-type semiconductor film 2 and the first conductivity-type semiconductor film 3.
  • a second i-type semiconductor film 4 is interposed between the first conductive type semiconductor film 3 and the second conductive type semiconductor film 5, and the first conductive type electrode layer 11 and the second conductive type layer are used.
  • the electrode layer 12 is electrically insulated.
  • the heterojunction back contact cell of the first embodiment includes a third unevenness 10 provided on the light receiving surface which is the other surface of the semiconductor substrate 1 and a third unevenness provided on the third unevenness 10.
  • An i-type semiconductor film 6 and a second second-conductivity-type semiconductor film 7 provided on the third i-type semiconductor film 6 are provided.
  • the first unevenness 8 and the second unevenness 9 are different in shape.
  • FIG. 2 is a schematic enlarged cross-sectional view of the vicinity of the first unevenness 8 and the second unevenness 9 of the heterojunction back contact cell of the first embodiment.
  • the tip portion 8 a and the bottom portion 8 b of the first unevenness 8 are in an angular shape (for example, a shape in which a plurality of pyramidal protrusions are aggregated).
  • the tip 9a and the bottom 9b of the second concavo-convex 9 have a rounded gentle shape (for example, a plurality of projections such as a quadrangular pyramid with rounded vertices or a pyramid with rounded ridges). Shape).
  • the second unevenness 9 has a gentle shape as compared with the first unevenness 8.
  • angular shape means a shape having corners on at least part of the unevenness
  • smooth shape means a shape having substantially no corners on the entire unevenness.
  • the tip 9 a of the second unevenness 9 is present at a position lower than the tip 8 a of the first unevenness 8 (position on the inner side of the semiconductor substrate 1). ing. Furthermore, the bottom 9 b of the second unevenness 9 is present at a position deeper than the bottom 8 b of the first unevenness 8 (position on the inner side of the semiconductor substrate 1).
  • the tip portion 9a of the second unevenness 9 is present at a position lower than the tip portion 8a of the first unevenness 8 (position on the inner side of the semiconductor substrate 1).
  • the average value of the height of the tip 9a of the second unevenness 9 from the constant height of the semiconductor substrate 1 is the tip of the first unevenness 8 from the constant height of the semiconductor substrate 1. This means that the height of the portion 8a is smaller than the average value.
  • the constant height of the semiconductor substrate 1 may be constant through the calculation of the average value of the height of the tip portion 9a of the second unevenness 9 and the average value of the height of the tip portion 8a of the first unevenness 8. Any height can be selected.
  • the bottom 9b of the second unevenness 9 is present at a deeper position (position on the inner side of the semiconductor substrate 1) than the bottom 8b of the first unevenness 8” as a whole.
  • the average value of the depth of the bottom 9 b of the second unevenness 9 from the constant height of the semiconductor substrate 1 is the depth of the bottom 8 b of the first unevenness 8 from the constant height of the semiconductor substrate 1. It means that it is larger than the average value.
  • the constant height of the semiconductor substrate 1 is constant through calculation of the average value of the depth of the bottom 9b of the second unevenness 9 and the average value of the depth of the bottom 8b of the first unevenness 8, Any height can be selected.
  • the “protrusion tip” means a portion that protrudes most on the side opposite to the inner side of the semiconductor substrate in each protrusion constituting the concavity and convexity, and the “concave bottom” In addition, it means a portion that protrudes most to the inner side of the semiconductor substrate in each of the recesses constituting the unevenness.
  • the third irregularities 10 are formed on the light receiving surface of the semiconductor substrate 1, and the semiconductor corresponding to the positions where the first conductivity type electrode layer 11 and the second conductivity type electrode layer 12 are formed.
  • First irregularities 8 are formed on the back surface of the substrate 1.
  • corrugation 10 are opened to the area
  • the light receiving surface and the back surface of the semiconductor substrate 1 can be formed by texture etching.
  • an etchant used for texture etching for example, an alkaline solution capable of dissolving silicon can be used.
  • the texture mask for example, a photoresist, a printing resist, or silicon nitride or silicon oxide patterned using laser light or the like can be used.
  • the first irregularities 8 on the back surface of the semiconductor substrate 1 can also be formed by partially irradiating the back surface of the semiconductor substrate 1 with laser light.
  • an n-type single crystal silicon substrate can be suitably used, but is not limited to an n-type single crystal silicon substrate, and for example, a conventionally known semiconductor substrate can also be used.
  • the third i-type semiconductor film 6 and the second second-conductivity-type semiconductor film 7 are formed in this order on the third unevenness 10 on the light receiving surface of the semiconductor substrate 1.
  • a method for forming the third i-type semiconductor film 6 and the second second-conductivity-type semiconductor film 7 is not particularly limited, and for example, a plasma CVD (Chemical Vapor Deposition) method can be used.
  • an i-type amorphous silicon film can be preferably used, but is not limited to an i-type amorphous silicon film, and for example, a conventionally known i-type semiconductor film is used. You can also.
  • an n-type amorphous silicon film can be suitably used, but is not limited to an n-type amorphous silicon film.
  • a conventionally known n-type semiconductor film is used. It can also be used.
  • phosphorus can be used as the n-type impurity contained in the second second conductivity type semiconductor film 7.
  • i-type means not only a completely intrinsic state but also a state in which n-type or p-type impurities are mixed if the concentration is sufficiently low.
  • the n-type or p-type conductivity may be exhibited by unavoidably diffusing n-type or p-type impurities after the photoelectric conversion element is manufactured.
  • amorphous silicon includes not only amorphous silicon in which dangling bonds of silicon atoms are not terminated with hydrogen, but also silicon such as hydrogenated amorphous silicon. Also included are those in which dangling bonds of atoms are terminated with hydrogen.
  • a first i-type semiconductor film 2 is formed on the entire back surface of the semiconductor substrate 1.
  • the formation method of the 1st i-type semiconductor film 2 is not specifically limited, For example, plasma CVD method can be used.
  • an i-type amorphous silicon film can be suitably used, but is not limited to an i-type amorphous silicon film, and for example, a conventionally known i-type semiconductor film is used. You can also.
  • a first conductive semiconductor film 3 is formed on the first i-type semiconductor film 2 on the back surface of the semiconductor substrate 1.
  • the formation method of the 1st conductivity type semiconductor film 3 is not specifically limited, For example, plasma CVD method can be used.
  • a p-type amorphous silicon film can be preferably used as the first conductive semiconductor film 3, but is not limited to a p-type amorphous silicon film.
  • a conventionally known p-type semiconductor film may be used. it can.
  • an etching mask 21 such as a photoresist is formed only on a portion where the stacked body 31 of the first i-type semiconductor film 2 and the first conductive semiconductor film 3 is left on the back surface of the semiconductor substrate 1.
  • the etching mask 21 as a mask, a part of the stacked body 31 of the first conductive type semiconductor film 3 and the first i type semiconductor film 2 is wet etched in the thickness direction.
  • a part of the back surface of the semiconductor substrate 1 is exposed, and a part of the first unevenness 8 on the exposed back surface of the semiconductor substrate 1 is removed by overetching of the wet etching, thereby forming the second unevenness 9.
  • the second unevenness 9 has a rounded and gentle shape as compared with the first unevenness 8 by removing the corners of the pyramid-shaped first unevenness 8 by over-etching.
  • an etchant used for wet etching for example, an etchant such as an alkaline solution capable of dissolving silicon can be used.
  • the second i-type is formed so as to cover the first conductive semiconductor film 3 on the back surface of the semiconductor substrate 1 and the exposed portion of the back surface of the semiconductor substrate 1 having the second unevenness 9.
  • a semiconductor film 4 is formed.
  • the method for forming the second i-type semiconductor film 4 is not particularly limited, but for example, a plasma CVD method can be used.
  • an i-type amorphous silicon film can be preferably used, but is not limited to an i-type amorphous silicon film, and for example, a conventionally known i-type semiconductor film is used. You can also.
  • a second conductive semiconductor film 5 is formed on the second i-type semiconductor film 4.
  • the formation method of the 2nd conductivity type semiconductor film 5 is not specifically limited, For example, plasma CVD method can be used.
  • the second conductive type semiconductor film 5 an n-type amorphous silicon film can be suitably used.
  • the second conductive type semiconductor film 5 is not limited to an n-type amorphous silicon film.
  • a conventionally known n-type semiconductor film may be used. it can.
  • an etching mask 22 such as a photoresist is left only in a portion where the stacked body 32 of the second i-type semiconductor film 4 and the second conductive semiconductor film 5 is left on the back surface of the semiconductor substrate 1.
  • etching mask 22 As a mask, a part of the stacked body 32 of the second i-type semiconductor film 4 and the second conductive semiconductor film 5 is etched in the thickness direction. Then, a part of the first conductive type semiconductor film 3 is exposed.
  • the removal method of the laminated body 32 is not limited to etching such as wet etching, and a removal method by selective irradiation with laser light may be used.
  • the first conductivity type electrode layer 11 is formed on the first conductivity type semiconductor film 3, and the second conductivity type electrode layer 12 is formed on the second conductivity type semiconductor film 5.
  • the heterojunction back contact cell of the first embodiment is completed.
  • the formation method of the electrode layer 11 for 1st conductivity types and the electrode layer 12 for 2nd conductivity types is not specifically limited, For example, the vapor deposition method using a metal mask etc. can be used.
  • the first conductive type electrode layer 11 and the second conductive type electrode layer 12 can also be made of a conductive material without any particular limitation. For example, a laminate of ITO (Indium Tin Oxide) and silver is used. Can do.
  • each of the first unevenness 8 and the second unevenness 9 has a size on the order of micrometers (the heights of the protrusions of the first unevenness 8 and the second unevenness 9). 1 ⁇ m or more and 1000 ⁇ m or less), and the thickness of the first i-type semiconductor film 2 and the first conductivity type semiconductor film 3 formed on the first unevenness 8 and the second unevenness 9 are formed.
  • the thicknesses of the second i-type semiconductor film 4 and the second conductivity-type semiconductor film 5 are each in the order of nanometers (the thickness of the second i-type semiconductor film 4 and the thickness of the second conductivity-type semiconductor film 5). 1 nm to 1000 nm). Therefore, the first i-type semiconductor film 2 and the first conductive semiconductor film 3 have a shape that follows the shape of the first unevenness 8, and the second i-type semiconductor film 4 and the second conductive semiconductor film 5 have the first shape. It becomes the shape which followed the shape of 2 unevenness 9.
  • the heterojunction back contact cell of the first embodiment can have a concavo-convex shape in which the surface shape of the first conductive type semiconductor film 3 in contact with the first conductive type electrode layer 11 is square.
  • the surface shape of the second conductive type semiconductor film 5 in contact with the second conductive type electrode layer 12 can have a gentle uneven shape.
  • the surface shape of the first conductive type semiconductor film 3 in contact with the first conductive type electrode layer 11 is formed into an angular concavo-convex shape.
  • the contact area between the first conductive type semiconductor film 3 and the first conductive type electrode layer 11 can be increased, and a p type semiconductor such as a p type amorphous silicon film can be used. Since the contact resistance of the first conductivity type electrode layer 11 to the first conductivity type semiconductor film 3 made of a film can be reduced, a high FF (fill factor) can be realized.
  • the surface shape of the second conductive semiconductor film 5 in contact with the second conductive type electrode layer 12 is made to be a gentle uneven shape, so that Compared to such a flat case, the contact area between the second conductivity type semiconductor film 5 and the second conductivity type electrode layer 12 can be increased, and an n type semiconductor film such as an n type amorphous silicon film can be used. Since the contact resistance of the second conductivity type electrode layer 12 to the second conductivity type semiconductor film 5 can be reduced, a high FF can be realized.
  • the first conductivity type electrode layer 11 is formed on the angular irregular shape of the surface of the first conductivity type semiconductor film 3, and the second Since the second conductive type electrode layer 12 is formed on the gentle uneven shape of the surface of the conductive semiconductor film 5, the adhesion of the first conductive type electrode layer 11 to the first conductive type semiconductor film 3 and The adhesion of the second conductivity type electrode layer 12 to the second conductivity type semiconductor film 5 is improved, and the first conductivity type electrode layer 11 is peeled off from the first conductivity type semiconductor film 3 and the second conductivity type semiconductor film 5. The peeling of the second conductivity type electrode layer 12 from can be suppressed. This improves the reliability in the heterojunction back contact cell of the first embodiment.
  • the first unevenness 8 and the second unevenness 9 are provided on the back surface of the semiconductor substrate 1, so that the incident light from the light receiving surface side of the semiconductor substrate 1
  • the optical path length of light can be made longer than that in the flat case as in Patent Document 1.
  • the heterojunction back contact cell of the first embodiment can be improved in characteristics and reliability.
  • the first unevenness 8 and the second unevenness 9 on the back surface of the semiconductor substrate 1 are different, and the first unevenness 8 has an angular shape. And the 2nd unevenness
  • the contact area between the first conductive type semiconductor film 3 and the first conductive type electrode layer 11 is made larger than the contact area between the second conductive type semiconductor film 5 and the second conductive type electrode layer 12. Therefore, the first conductive semiconductor film 3 and the first conductive film made of a p-type semiconductor film such as a p-type amorphous silicon film having a lower conductivity than an n-type semiconductor film such as an n-type amorphous silicon film can be used. The contact resistance with the mold electrode layer 11 can be further reduced.
  • the formation area of the p-type region (formation region of the first conductive type semiconductor film 3) on the back surface of the semiconductor substrate is usually an n-type region (second region).
  • the contact resistance of the first conductivity type electrode layer 11 with respect to the first conductivity type semiconductor film 3 is reduced by the heterojunction type. This greatly contributes to improving the characteristics of the back contact cell.
  • the second conductivity type semiconductor film 5 made of an n type semiconductor film such as an n type amorphous silicon film has high conductivity, the second conductivity type semiconductor film 5 and the second conductivity type electrode layer 12 Even if the contact area is smaller than the contact area between the first conductive type semiconductor film 3 and the first conductive type electrode layer 11, a sufficiently low contact resistance can be ensured. And by making the 2nd unevenness
  • FIG. 13 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 2, which is another example of the photoelectric conversion element of the present invention.
  • the second conductivity type semiconductor film 5 and the second conductivity type electrode layer 12 made of an n-type amorphous silicon film are formed on the first unevenness 8.
  • the first conductive type semiconductor film 3 and the first conductive type electrode layer 11 made of a p-type amorphous silicon film are formed on the second unevenness 9.
  • the third unevenness 10 is formed on the light receiving surface of the semiconductor substrate 1, and the first conductive type electrode layer 11 and the second conductive type electrode layer 12 are formed.
  • the first unevenness 8 is formed at the location of the back surface of the semiconductor substrate 1, and the third i-type semiconductor film 6 and the second second conductivity type semiconductor are formed on the third unevenness 10 of the light receiving surface of the semiconductor substrate 1.
  • the film 7 is formed in this order.
  • a second i-type semiconductor film 4 is formed on the entire back surface of the semiconductor substrate 1, and subsequently, as shown in the schematic cross-sectional view of FIG. A second conductivity type semiconductor film 5 is formed on the second i-type semiconductor film 4 on the back surface of the semiconductor substrate 1.
  • the photoresist is applied only to the portion where the stacked body 32 of the second i-type semiconductor film 4 and the second conductive semiconductor film 5 is left on the back surface of the semiconductor substrate 1.
  • Etching mask 21 is formed.
  • a part of the stacked body 32 of the second i-type semiconductor film 4 and the first i-type semiconductor film 2 is thickened using the etching mask 21 as a mask.
  • the etching mask 21 By wet etching in the direction, a part of the back surface of the semiconductor substrate 1 is exposed, and a part of the first unevenness 8 on the back surface of the exposed semiconductor substrate 1 is removed by overetching of the wet etching. 2 unevenness 9.
  • the second conductive semiconductor film 5 on the back surface of the semiconductor substrate 1 and the exposed portion on the back surface of the semiconductor substrate 1 having the second unevenness 9 are covered.
  • a first i-type semiconductor film 2 is formed.
  • the first conductive semiconductor film 3 is formed on the first i-type semiconductor film 2.
  • the photoresist is applied only to the portion where the stacked body 31 of the first i-type semiconductor film 2 and the first conductive semiconductor film 3 is left on the back surface of the semiconductor substrate 1.
  • Etching mask 21 is formed.
  • a part of the stacked body 31 of the first i-type semiconductor film 2 and the first conductive semiconductor film 3 is formed in the thickness direction using the etching mask 22 as a mask.
  • the second conductive type semiconductor film 5 is partially exposed by etching.
  • the first conductivity type electrode layer 11 is formed on the first conductivity type semiconductor film 3, and the second conductivity type electrode layer 12 is formed on the second conductivity type semiconductor film 5.
  • the heterojunction back contact cell according to the second embodiment is completed.
  • the first unevenness 8 below the second conductive semiconductor film 5 has an angular shape
  • the second conductive layer 3 below the first conductive semiconductor film 3 has a square shape.
  • the difference from Embodiment 1 is that the unevenness 9 has a gentle shape.
  • the contact resistance between the first conductive type semiconductor film 3 and the first conductive type electrode layer 11 cannot be reduced as compared with the first embodiment. Since 9 has a gentle shape, the passivation property of the first i-type semiconductor film 2 in the p-type region is improved, and the characteristics can be improved from that point.
  • the contact area between the second conductive semiconductor film 5 and the second conductive electrode layer 12 is increased, and the second conductive semiconductor film 5 and the second conductive electrode layer 12 are increased.
  • the effect of improving the FF can be increased.
  • FIG. 22 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 3, which is another example of the photoelectric conversion element of the present invention.
  • both the first unevenness 8 and the second unevenness 9 on the back surface of the semiconductor substrate 1 have a gentle shape
  • the second unevenness 9 is the first unevenness. It is characterized by having a more gentle shape as compared with the unevenness 8.
  • FIG. 23 is a schematic enlarged cross-sectional view of the vicinity of the first unevenness 8 and the second unevenness 9 of the heterojunction back contact cell of the third embodiment. Although only a cross-sectional shape is shown in FIG. 23, the tip 8a and bottom 8b of the first unevenness 8 and the tip 9a and bottom 9b of the second unevenness 9 are rounded three-dimensionally. It has a gentle shape.
  • the thickness of the first unevenness 8 and the second unevenness 9 as shown in FIG.
  • the curvature radius of the tip portion 8a of the first unevenness 8 and the curvature radius of the tip portion 9a of the second unevenness 9 are measured, and the unevenness with the larger curvature radius is compared with other unevennesses. It has a more gentle shape.
  • the radius of curvature is set to Needless to say, it is obvious that the second unevenness 9 has a gentler shape than the first unevenness 8.
  • corrugation 9 are calculated
  • the cross-sectional structures of the distal end portion 8a of the first unevenness 8 and the distal end portion 9a of the second unevenness 9 are acquired by TEM (Transmission / Electron / Microscope) or SEM (Scanning / Electron / Microscope).
  • TEM Transmission / Electron / Microscope
  • SEM Sccanning / Electron / Microscope
  • a cross-sectional structure obtained by TEM of the tip 8a of the first unevenness 8 and the tip 9a of the second unevenness 9 or a SEM Select one vertex (point A) of the obtained cross-sectional structure (cross-sectional SEM image) and any two points (point B and point C) on the arc (smooth surface), and perpendicular to the line segment AB
  • point D The intersection (point D) between the bisector and the perpendicular bisector of the line AC is obtained.
  • the distance between the point A, the point B or the point C and the point D is the radius of curvature.
  • the tip 9a of the second unevenness 9 is present at a position lower than the tip 8a of the first unevenness 8 (position on the inner side of the semiconductor substrate 1). ing. Furthermore, the bottom 9 b of the second unevenness 9 is present at a position deeper than the bottom 8 b of the first unevenness 8 (position on the inner side of the semiconductor substrate 1).
  • the heterojunction back contact cell of Embodiment 3 can be manufactured as follows, for example. First, as shown in the schematic cross-sectional view of FIG. 24, for example, the third unevenness 10 is formed on the light receiving surface of the semiconductor substrate 1 on the back surface of the semiconductor substrate 1, and the first conductivity type electrode layer 11 and the second The first unevenness 8 having a gentle shape is formed at the location on the back surface of the semiconductor substrate 1 corresponding to the location where the conductive-type electrode layer 12 is formed.
  • the first unevenness 8 having a gentle shape has, for example, an opening in a region on the back surface of the semiconductor substrate 1 corresponding to a position where the first conductive type electrode layer 11 and the second conductive type electrode layer 12 are formed.
  • the back surface of the semiconductor substrate 1 is texture-etched and then etched with an isotropic etchant.
  • an isotropic etchant for example, a mixed solution of hydrofluoric acid and nitric acid can be used.
  • the heterojunction back contact cell of the third embodiment can be manufactured through the same process as that of the first embodiment.
  • both the first unevenness 8 and the second unevenness 9 have a gentle shape, and the second unevenness 9 is compared with the first unevenness 8. And has a gentle shape.
  • the contact resistance between the first conductive semiconductor film 3 and the first conductive type electrode layer 11 and the second conductive semiconductor film 5 and the second conductive are compared with the first embodiment.
  • both the contact resistance with the mold electrode layer 12 cannot be reduced, the first unevenness 8 and the second unevenness 9 both have a gentle shape, so that the entire surface of the back surface of the semiconductor substrate 1 is not covered. Since the passivation property is improved, characteristics can be improved from that point.
  • FIG. 25 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 4, which is another example of the photoelectric conversion element of the present invention.
  • the heterojunction back contact cell according to the fourth embodiment includes a second conductivity type semiconductor film 5 made of an n-type amorphous silicon film and a second conductivity type electrode layer 12 on first irregularities 8 having a gentle irregular shape. Are formed, and the first conductive semiconductor film 3 and the first conductive type electrode layer made of a p-type amorphous silicon film are formed on the second unevenness 9 having an uneven shape that is gentler than the first unevenness 8. 11 is formed.
  • the third unevenness 10 is formed on the light receiving surface of the semiconductor substrate 1, and the first conductivity type electrode layer 11 and the second conductivity are formed.
  • the first unevenness 8 having a gentle shape is formed at a location on the back surface of the semiconductor substrate 1 corresponding to the location where the mold electrode layer 12 is formed, and thereafter, the same steps as in the second embodiment are performed. Can do.
  • the first unevenness 8 below the second conductive semiconductor film 5 and the second unevenness 9 below the first conductive semiconductor film 3 are both gentle shapes.
  • the second unevenness 9 is different from the third embodiment in that the second unevenness 9 has a gentler shape than the first unevenness 8.
  • the contact resistance between the first conductive type semiconductor film 3 and the first conductive type electrode layer 11 cannot be reduced as compared with the third embodiment, but the second unevenness Since 9 has a more gentle shape, the passivation property of the first i-type semiconductor film 2 in the p-type region is improved, and the characteristics can be improved from that point.
  • the contact area between the second conductive semiconductor film 5 and the second conductive electrode layer 12 is increased, and the second conductive semiconductor film 5 and the second conductive electrode layer 12 are increased.
  • the effect of improving the FF can be increased.
  • the semiconductor substrate, the first unevenness and the second unevenness provided on one surface of the semiconductor substrate, and the first unevenness provided on the first unevenness 1 i-type semiconductor film, a second i-type semiconductor film provided on the second unevenness, a first conductivity type semiconductor film provided on the first i-type semiconductor film, and a second i-type semiconductor film A second conductivity type semiconductor film provided on the first conductivity type semiconductor film; a first conductivity type electrode layer provided on the first conductivity type semiconductor film; and a second conductivity type provided on the second conductivity type semiconductor film. It is possible to provide a photoelectric conversion element including a mold electrode layer and having different shapes between the first unevenness and the second unevenness.
  • the first conductivity type semiconductor film and the first conductivity are compared with the conventional solar cell of Patent Document 1 due to the first unevenness and the second unevenness provided on the semiconductor substrate.
  • the contact resistance with the mold electrode layer and the contact resistance between the second conductivity type semiconductor film and the second conductivity type electrode layer can both be reduced, and the first conductivity type electrode from the first conductivity type semiconductor film can be reduced. Since peeling of the layer and peeling of the electrode layer for the second conductivity type from the second conductivity type semiconductor film can be suppressed, characteristics and reliability can be improved.
  • the second unevenness may have a gentler shape than the first unevenness.
  • the passivation property by the second i-type semiconductor film provided on the second unevenness can be improved.
  • the first unevenness may be an angular shape, and the second unevenness may be a gentle shape.
  • the contact resistance between the first conductive type semiconductor film and the first conductive type electrode layer can be further lowered, and the first conductive type electrode layer is peeled off from the first conductive type semiconductor film. It can be suppressed more.
  • corrugation can be improved.
  • each of the first unevenness and the second unevenness may be a gentle shape.
  • both the passivation property by the first i-type semiconductor film provided on the first unevenness and the passivation property by the second i-type semiconductor film provided on the second unevenness can be improved. it can.
  • the tip of the second unevenness may exist at a position lower than the tip of the first unevenness.
  • the second unevenness can be made gentler than the first unevenness, the passivation property by the second i-type semiconductor film provided on the second unevenness is improved. be able to.
  • the bottom of the second unevenness may exist at a position deeper than the bottom of the first unevenness. Also in this case, since the second unevenness can be made gentler than the first unevenness, the passivation property by the second i-type semiconductor film provided on the second unevenness is improved. be able to.
  • the entire surface of the semiconductor substrate may be covered with the first i-type semiconductor film and the second i-type semiconductor film. In this case, the passivation of the entire surface of the semiconductor substrate can be improved.
  • a second i-type semiconductor film is interposed between the first conductivity type semiconductor film and the second conductivity type semiconductor film, and the first conductivity type electrode layer And the second conductivity type electrode layer may be electrically insulated. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the semiconductor substrate may contain n-type single crystal silicon. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the first i-type semiconductor film and the second i-type semiconductor film may include an i-type amorphous silicon film. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the first conductive semiconductor film may include a p-type amorphous silicon film. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the second conductive semiconductor film may include an n-type amorphous silicon film. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the first conductive semiconductor film may include an n-type amorphous silicon film. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the second conductive semiconductor film may include a p-type amorphous silicon film. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • a third i-type semiconductor film provided on the other surface of the semiconductor substrate and a second second provided on the third i-type semiconductor film A conductive semiconductor film may be further provided. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • a method for manufacturing a conversion element can be provided. Also in the second embodiment of the present invention, the first conductivity type semiconductor film and the first conductivity are compared with the conventional solar cell of Patent Document 1 due to the first unevenness and the second unevenness provided on the semiconductor substrate.
  • the contact resistance with the mold electrode layer and the contact resistance between the second conductivity type semiconductor film and the second conductivity type electrode layer can both be reduced, and the first conductivity type electrode from the first conductivity type semiconductor film can be reduced. Since peeling of the layer and peeling of the electrode layer for the second conductivity type from the second conductivity type semiconductor film can be suppressed, characteristics and reliability can be improved.
  • the first unevenness may be a gentle shape.
  • both the first unevenness and the second unevenness can be formed into a gentle shape, the passivation property and the second unevenness due to the first i-type semiconductor film provided on the first unevenness. Both passivation properties by the second i-type semiconductor film provided on the top can be improved.
  • the semiconductor substrate includes n-type single crystal silicon
  • the first i-type semiconductor film includes an i-type amorphous silicon film
  • the first conductivity type semiconductor film is p
  • the type amorphous silicon film is included, and the etching may be wet etching using an etchant that dissolves at least silicon. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the second i-type semiconductor film may include an i-type amorphous silicon film
  • the second conductive semiconductor film may include an n-type amorphous silicon film. Good. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the semiconductor substrate includes n-type single crystal silicon
  • the first i-type semiconductor film includes an i-type amorphous silicon film
  • the first conductivity type semiconductor film includes n
  • the type amorphous silicon film is included, and the etching may be wet etching using an etchant that dissolves at least silicon. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the second i-type semiconductor film may include an i-type amorphous silicon film, and the second conductive semiconductor film may include a p-type amorphous silicon film. Good. Also in this case, the characteristics and reliability of the photoelectric conversion element can be improved.
  • the present invention can be used for a photoelectric conversion element and a method for manufacturing the photoelectric conversion element, and can be particularly preferably used for a solar battery such as a heterojunction back contact cell and a method for manufacturing the solar battery.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

従来よりも特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供する。光電変換素子は、半導体基板１の一方の表面に設けられた第１の凹凸８および第２の凹凸９と、第１の凹凸８上に設けられた第１のｉ型半導体膜２および第１導電型半導体膜３と、第２の凹凸９上に設けられた第２のｉ型半導体膜４および第２導電型半導体膜５と、第１導電型半導体膜３上に設けられた第１導電型用電極層１１と、第２導電型半導体膜５上に設けられた第２導電型用電極層１２とを備えており、第１の凹凸８と第２の凹凸９とは形状が異なっている。

Description

光電変換素子および光電変換素子の製造方法
　本発明は、光電変換素子および光電変換素子の製造方法に関する。
　太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
　現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
　しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている（たとえば特許文献１参照）。
　図２７に、従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図を示す。図２７に示すように、特許文献１に記載の太陽電池においては、ｎ型またはｐ型の導電性を有する半導体基板１００の裏面の一部にＩＰ積層体１１４が設けられており、ＩＰ積層体１１４上にｐ側電極１１７が設けられており、ＩＰ積層体１１４とｐ側電極１１７との積層体を覆うようにして絶縁層１１８が設けられている。また、半導体基板１００の裏面の他の一部と絶縁層１１８とを覆うようにしてＩＮ積層体１１９が設けられており、ＩＮ積層体１１９の全面を被覆するようにｎ側電極１２２が設けられている。また、半導体基板１００の受光面上には、ｉ型非晶質半導体層１１２と、ｉ型非晶質半導体層１１２上のｎ型非晶質半導体層１１３とが設けられている。
　ここで、ＩＰ積層体１１４は、ｉ型非晶質半導体層１１５とｐ型非晶質半導体層１１６との積層体から構成されている。また、ｐ側電極１１７は、ＩＰ積層体１１４上に設けられたＴＣＯ層１１７ａと金属層１１７ｂとの積層体から構成されている。また、絶縁層１１８は、ＩＰ積層体１１４およびｐ側電極１１７を被覆する第１の絶縁層１１８ａと第２の絶縁層１１８ｂとの積層体から構成されている。また、ＩＮ積層体１１９は、絶縁層１１８を被覆するｉ型非晶質半導体層１２０とｎ型非晶質半導体層１２１との積層体から構成されている。さらに、ｎ側電極１２２は、ＩＮ積層体１１９を被覆するＴＣＯ層１２２ａと金属層１２２ｂとの積層体から構成されている。
　図２７に示される特許文献１に記載の太陽電池は、半導体基板１００の受光面側から太陽光１１１を入射させることにより半導体基板１００の内部でキャリアが生成し、ｐ側電極１１７とｎ側電極１２２とから外部に取り出される。
特開２０１１－２０４８３２号公報
　近年、太陽電池等の光電変換素子の技術分野においては、特性および信頼性を向上させることが強く要望されており、その検討が進められている。
　上記の事情に鑑みて、本発明の目的は、特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することにある。
　本発明の第１の実施態様によれば、半導体基板と、半導体基板の一方の表面に設けられた第１の凹凸および第２の凹凸と、第１の凹凸上に設けられた第１のｉ型半導体膜と、第２の凹凸上に設けられた第２のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１の凹凸と第２の凹凸とは形状が異なる光電変換素子を提供することができる。
　本発明の第２の実施態様によれば、半導体基板の一方の表面に第１の凹凸を形成する工程と、第１の凹凸上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜とを含む積層体の一部を厚さ方向にエッチングすることによって第１の凹凸を露出させるとともに、第１の凹凸の一部をエッチングすることによって第１の凹凸よりもなだらかな形状の第２の凹凸を形成する工程と、第１導電型半導体膜および第２の凹凸を覆うように第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜上に位置する第２のｉ型半導体膜と第２導電型半導体膜とを含む積層体の一部を厚さ方向に除去する工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。
　本発明によれば、従来よりも特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することができる。
実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの第１の凹凸および第２の凹凸の近傍の模式的な拡大断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの第１の凹凸および第２の凹凸の近傍の模式的な拡大断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図である。 第１の凹凸および第２の凹凸のいずれもがなだらかな形状を有している場合の第１の凹凸の先端部の曲率半径および第２の凹凸の先端部の曲率半径の測定方法を図解する模式的な拡大断面図である。 従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図である。
　以下、本発明の一例である実施の形態について説明する。なお、実施の形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　［実施の形態１］
　＜光電変換素子の構成＞
　図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコン基板からなる半導体基板１と、半導体基板１の一方の表面である裏面において互いに間隔を空けて隣り合うようにして設けられた第１の凹凸８および第２の凹凸９と、第１の凹凸８上に設けられたｉ型非晶質シリコン膜からなる第１のｉ型半導体膜２と、第２の凹凸９上に設けられたｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４と、第１のｉ型半導体膜２上に設けられたｐ型非晶質シリコン膜からなる第１導電型半導体膜３と、第２のｉ型半導体膜４上に設けられたｎ型非晶質シリコン膜からなる第２導電型半導体膜５と、第１導電型半導体膜３上に設けられた第１導電型用電極層１１と、第２導電型半導体膜５上に設けられた第２導電型用電極層１２とを備えている。
　図１に示すように、半導体基板１の裏面の全面が、第１のｉ型半導体膜２と第２のｉ型半導体膜４とで覆われており、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体の一端が、第１のｉ型半導体膜２と第１導電型半導体膜３との積層体の表面の一部を覆っている。また、第１導電型半導体膜３と第２導電型半導体膜５との間には第２のｉ型半導体膜４が介在しており、第１導電型用電極層１１と第２導電型用電極層１２とが電気的に絶縁されている。
　また、実施の形態１のヘテロ接合型バックコンタクトセルは、半導体基板１の他方の表面である受光面に設けられた第３の凹凸１０と、第３の凹凸１０上に設けられた第３のｉ型半導体膜６と、第３のｉ型半導体膜６上に設けられた第２の第２導電型半導体膜７とを備えている。
　実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１の凹凸８と第２の凹凸９との形状が異なっている。
　図２に、実施の形態１のヘテロ接合型バックコンタクトセルの第１の凹凸８および第２の凹凸９の近傍の模式的な拡大断面図を示す。図２においては断面形状しか示されていないが、３次元的には、第１の凹凸８の先端部８ａおよび底部８ｂは角張った形状（たとえばピラミッド状の突起の複数が集合している形状）を有しており、第２の凹凸９の先端部９ａおよび底部９ｂは丸みを帯びたなだらかな形状（たとえば頂点が丸まった四角錐状または嶺部が丸まったピラミッド状等の突起の複数が集合している形状）を有している。そのため、第２の凹凸９は、第１の凹凸８と比べて、なだらかな形状を有している。なお、本明細書において、「角張った形状」は凹凸の少なくとも一部に角を有する形状を意味しており、「なだらかな形状」は凹凸全体に角を実質的に有しない形状を意味するものとする。
　また、図２に示すように、第２の凹凸９の先端部９ａは、全体的に、第１の凹凸８の先端部８ａよりも低い位置（半導体基板１の内部側の位置）に存在している。さらに、第２の凹凸９の底部９ｂは、全体的に、第１の凹凸８の底部８ｂよりも深い位置（半導体基板１の内部側の位置）に存在している。
　なお、本明細書において、「第２の凹凸９の先端部９ａは、全体的に、第１の凹凸８の先端部８ａよりも低い位置（半導体基板１の内部側の位置）に存在している」とは、半導体基板１の一定の高さからの第２の凹凸９の先端部９ａの高さの平均値が、半導体基板１の当該一定の高さからの第１の凹凸８の先端部８ａの高さの平均値よりも小さいことを意味している。ここで、半導体基板１の一定の高さは、第２の凹凸９の先端部９ａの高さの平均値および第１の凹凸８の先端部８ａの高さの平均値の算出を通じて一定であれば、任意の高さを選択することができる。
　また、本明細書において、「第２の凹凸９の底部９ｂは、全体的に、第１の凹凸８の底部８ｂよりも深い位置（半導体基板１の内部側の位置）に存在している」とは、半導体基板１の一定の高さからの第２の凹凸９の底部９ｂの深さの平均値が、半導体基板１の当該一定の高さからの第１の凹凸８の底部８ｂの深さの平均値よりも大きいことを意味している。ここで、半導体基板１の一定の高さは、第２の凹凸９の底部９ｂの深さの平均値および第１の凹凸８の底部８ｂの深さの平均値の算出を通じて一定であれば、任意の高さを選択することができる。
　また、本明細書において、「凹凸の先端部」は、凹凸を構成するそれぞれの突起において半導体基板の内部側とは反対側に最も突出している部分を意味しており、「凹凸の底部」は、凹凸を構成するそれぞれの窪みにおいて最も半導体基板の内部側に最も突出している部分を意味している。
　＜光電変換素子の製造方法＞
　以下、図３～図１２の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図３に示すように、半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所に第１の凹凸８を形成する。
　ここで、第１の凹凸８および第３の凹凸１０は、たとえば、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の領域に開口部を有するテクスチャマスクを形成した後に、半導体基板１の受光面および裏面をテクスチャエッチングすることにより形成することができる。なお、テクスチャエッチングに用いられるエッチャントとしては、たとえば、シリコンを溶解可能なアルカリ溶液を用いることができる。また、テクスチャマスクとしては、たとえば、フォトレジスト、印刷レジスト、またはレーザ光等を用いてパターニングされた窒化シリコンまたは酸化シリコンを用いることができる。また、半導体基板１の裏面の第１の凹凸８は、半導体基板１の裏面にレーザ光を部分的に照射することによっても形成することができる。
　半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるが、ｎ型単結晶シリコン基板に限定されず、たとえば従来から公知の半導体基板を用いることもできる。
　次に、図４に示すように、半導体基板１の受光面の第３の凹凸１０上に、第３のｉ型半導体膜６および第２の第２導電型半導体膜７をこの順序で形成する。第３のｉ型半導体膜６および第２の第２導電型半導体膜７の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
　第３のｉ型半導体膜６としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
　第２の第２導電型半導体膜７としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２の第２導電型半導体膜７に含まれるｎ型不純物としては、たとえばリンを用いることができる。
　なお、本明細書において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度であればｎ型またはｐ型の不純物が混入された状態のものも含む意味であり、たとえば光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。
　また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
　次に、図５に示すように、半導体基板１の裏面の全面に第１のｉ型半導体膜２を形成する。第１のｉ型半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第１のｉ型半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
　次に、図６に示すように、半導体基板１の裏面の第１のｉ型半導体膜２上に第１導電型半導体膜３を形成する。第１導電型半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第１導電型半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型半導体膜を用いることもできる。なお、第１導電型半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。
　次に、図７に示すように、半導体基板１の裏面上の第１のｉ型半導体膜２と第１導電型半導体膜３との積層体３１を残す部分のみにフォトレジスト等のエッチングマスク２１を形成する。
　次に、図８に示すように、エッチングマスク２１をマスクとして、第１導電型半導体膜３と第１のｉ型半導体膜２との積層体３１の一部を厚さ方向にウエットエッチングすることによって半導体基板１の裏面の一部を露出させるとともに、露出した半導体基板１の裏面の第１の凹凸８の一部を当該ウエットエッチングのオーバーエッチングにより除去することによって、第２の凹凸９とする。このとき、第２の凹凸９は、オーバーエッチングによって、ピラミッド形状の第１の凹凸８の角が取れることにより第１の凹凸８と比べて丸みを帯びたなだらかな形状となる。ここで、ウエットエッチングに用いられるエッチャントとしては、たとえば、シリコンを溶解可能なアルカリ溶液などのエッチャントを用いることができる。
　次に、図９に示すように、半導体基板１の裏面の第１導電型半導体膜３、および第２の凹凸９を有する半導体基板１の裏面の露出部分を覆うように、第２のｉ型半導体膜４を形成する。第２のｉ型半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第２のｉ型半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
　次に、図１０に示すように、第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。第２導電型半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第２導電型半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２導電型半導体膜５に含まれるｎ型不純物としては、たとえばリンを用いることができる。
　次に、図１１に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体３２を残す部分にのみフォトレジスト等のエッチングマスク２２を形成する。
　次に、図１２に示すように、エッチングマスク２２をマスクとして、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体３２の一部を厚さ方向にエッチングすることによって、第１導電型半導体膜３の一部を露出させる。積層体３２の除去方法はウエットエッチング等のエッチングに限定されず、レーザ光の選択的な照射による除去方法を用いてもよい。
　その後、図１に示すように、第１導電型半導体膜３上に第１導電型用電極層１１を形成するとともに、第２導電型半導体膜５上に第２導電型用電極層１２を形成することによって、実施の形態１のヘテロ接合型バックコンタクトセルが完成する。
　なお、第１導電型用電極層１１および第２導電型用電極層１２の形成方法は特に限定されないが、たとえばメタルマスクを用いた蒸着法などを用いることができる。また、第１導電型用電極層１１および第２導電型用電極層１２も導電性を有する材料を特に限定なく用いることができ、たとえばＩＴＯ（Indium Tin Oxide）と銀との積層体を用いることができる。
　＜作用効果＞
　（第１の凹凸と第２の凹凸とを設けたことによる効果）
　実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１の凹凸８および第２の凹凸９はそれぞれマイクロメートルオーダーの大きさ（第１の凹凸８および第２の凹凸９の突起の高さが１μｍ以上１０００μｍ以下）を有し、第１の凹凸８上に形成される第１のｉ型半導体膜２および第１導電型半導体膜３の厚さならびに第２の凹凸９上に形成される第２のｉ型半導体膜４および第２導電型半導体膜５の厚さはそれぞれナノメートルオーダーの大きさ（第２のｉ型半導体膜４の厚さおよび第２導電型半導体膜５の厚さが１ｎｍ以上１０００ｎｍ以下）を有している。そのため、第１のｉ型半導体膜２および第１導電型半導体膜３は第１の凹凸８の形状を追従した形状となり、第２のｉ型半導体膜４および第２導電型半導体膜５は第２の凹凸９の形状を追従した形状となる。
　これにより、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型用電極層１１に接する第１導電型半導体膜３の表面形状を角張った凹凸形状を有するようにすることができるとともに、第２導電型用電極層１２に接する第２導電型半導体膜５の表面形状をなだらかな凹凸形状を有するようにすることができる。
　このように、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型用電極層１１と接する第１導電型半導体膜３の表面形状を角張った凹凸形状とすることによって、特許文献１のような平坦な場合と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト面積を大きくすることができ、ｐ型非晶質シリコン膜等のｐ型半導体膜からなる第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができることから、高いＦＦ（フィルファクター）を実現することができる。
　また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第２導電型用電極層１２と接する第２導電型半導体膜５の表面形状をなだらかな凹凸形状とすることによって、特許文献１のような平坦な場合と比べて、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積を大きくすることができ、ｎ型非晶質シリコン膜等のｎ型半導体膜からなる第２導電型半導体膜５に対する第２導電型用電極層１２のコンタクト抵抗を低減することができることから、高いＦＦを実現することができる。
　また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型半導体膜３の表面の角張った凹凸形状の上に第１導電型用電極層１１が形成されているとともに、第２導電型半導体膜５の表面のなだらかな凹凸形状の上に第２導電型用電極層１２が形成されているため、第１導電型半導体膜３に対する第１導電型用電極層１１の密着性および第２導電型半導体膜５に対する第２導電型用電極層１２の密着性が向上し、第１導電型半導体膜３からの第１導電型用電極層１１の剥離および第２導電型半導体膜５からの第２導電型用電極層１２の剥離を抑制することができる。これにより、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、信頼性が向上する。
　さらに、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、半導体基板１の裏面に第１の凹凸８および第２の凹凸９が設けられているため、半導体基板１の受光面側からの入射光の光路長を、特許文献１のような平坦な場合と比べて、長くすることができる。
　以上の理由により、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、特性および信頼性を向上させることが可能となる。
　（第１の凹凸と第２の凹凸との形状が異なることによる効果）
　実施の形態１のヘテロ接合型バックコンタクトセルにおいては、半導体基板１の裏面の第１の凹凸８と第２の凹凸９との形状が異なっており、第１の凹凸８は角張った形状を有し、第２の凹凸９はなだらかな形状を有している。
　これにより、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト面積を、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積よりも大きくすることができるため、ｎ型非晶質シリコン膜等のｎ型半導体膜と比べて導電性の低いｐ型非晶質シリコン膜等のｐ型半導体膜からなる第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗をより低減することができる。
　特に、実施の形態１のようなヘテロ接合型バックコンタクトセルにおいては、通常、半導体基板の裏面におけるｐ型領域（第１導電型半導体膜３の形成領域）の形成面積がｎ型領域（第２導電型半導体膜５の形成領域）の形成面積よりも大きくなるように形成されることから、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗の低減は、ヘテロ接合型バックコンタクトセルの特性向上に大きく寄与する。
　一方、ｎ型非晶質シリコン膜等のｎ型半導体膜からなる第２導電型半導体膜５の導電性が高いために、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積が第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト面積よりも小さくなったとしても十分に低いコンタクト抵抗を確保することができる。そして、第２の凹凸９をなだらかな形状とすることによって、第２のｉ型半導体膜４のパッシベーション性を高くして特性の向上を図ることができる。
　［実施の形態２］
　＜光電変換素子の構成＞
　図１３に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルは、第１の凹凸８上にｎ型非晶質シリコン膜からなる第２導電型半導体膜５および第２導電型用電極層１２が形成されているとともに、第２の凹凸９上にｐ型非晶質シリコン膜からなる第１導電型半導体膜３および第１導電型用電極層１１が形成されていることを特徴としている。
　＜光電変換素子の製造方法＞
　以下、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図３および図４に示すように半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所に第１の凹凸８を形成し、半導体基板１の受光面の第３の凹凸１０上に、第３のｉ型半導体膜６および第２の第２導電型半導体膜７をこの順序で形成する。
　次に、図１４の模式的断面図に示すように、半導体基板１の裏面の全面に第２のｉ型半導体膜４を形成し、引き続いて、図１５の模式的断面図に示すように、半導体基板１の裏面の第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。
　次に、図１６の模式的断面図に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体３２を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
　次に、図１７の模式的断面図に示すように、エッチングマスク２１をマスクとして、第２のｉ型半導体膜４と第１のｉ型半導体膜２との積層体３２の一部を厚さ方向にウエットエッチングすることによって、半導体基板１の裏面の一部を露出させるとともに、露出した半導体基板１の裏面の第１の凹凸８の一部を当該ウエットエッチングのオーバーエッチングにより除去することによって第２の凹凸９とする。
　次に、図１８の模式的断面図に示すように、半導体基板１の裏面の第２導電型半導体膜５、および第２の凹凸９を有する半導体基板１の裏面の露出部分を覆うように、第１のｉ型半導体膜２を形成する。次に、図１９の模式的断面図に示すように、第１のｉ型半導体膜２上に第１導電型半導体膜３を形成する。
　次に、図２０の模式的断面図に示すように、半導体基板１の裏面上の第１のｉ型半導体膜２と第１導電型半導体膜３との積層体３１を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
　次に、図２１の模式的断面図に示すように、エッチングマスク２２をマスクとして、第１のｉ型半導体膜２と第１導電型半導体膜３との積層体３１の一部を厚さ方向にエッチングすることによって、第２導電型半導体膜５の一部を露出させる。
　その後、図１３に示すように、第１導電型半導体膜３上に第１導電型用電極層１１を形成するとともに、第２導電型半導体膜５上に第２導電型用電極層１２を形成することによって、実施の形態２のヘテロ接合型バックコンタクトセルが完成する。
　＜作用効果＞
　（第１の凹凸の形状と第２の凹凸の形状とが異なることによる効果）
　実施の形態２のヘテロ接合型バックコンタクトセルにおいては、第２導電型半導体膜５の下方の第１の凹凸８が角張った形状を有し、第１導電型半導体膜３の下方の第２の凹凸９がなだらかな形状を有している点で、実施の形態１と異なっている。
　これにより、実施の形態２においては、実施の形態１と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗を低減することはできないが、第２の凹凸９がなだらかな形状を有しているためにｐ型領域における第１のｉ型半導体膜２のパッシベーション性が向上するため、その点から特性を向上させることができる。
　一方、実施の形態１と比べて、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積が増加し、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト抵抗をより低減することができるため、その点からＦＦの向上効果を大きくすることができる。
　実施の形態２における上記以外の説明は、実施の形態１と同様であるため、その説明については繰り返さない。
　［実施の形態３］
　＜光電変換素子の構成＞
　図２２に、本発明の光電変換素子の他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルは、半導体基板１の裏面の第１の凹凸８および第２の凹凸９がともになだらかな形状を有しており、第２の凹凸９が、第１の凹凸８と比べて、よりなだらかな形状を有していることを特徴としている。
　図２３に、実施の形態３のヘテロ接合型バックコンタクトセルの第１の凹凸８および第２の凹凸９の近傍の模式的な拡大断面図を示す。図２３においては断面形状しか示されていないが、３次元的には、第１の凹凸８の先端部８ａおよび底部８ｂ、ならびに第２の凹凸９の先端部９ａおよび底部９ｂは丸みを帯びたなだらかな形状を有している。
　第１の凹凸８および第２の凹凸９のいずれがよりなだらかな形状を有しているかということの判断においては、図２３に示すような第１の凹凸８および第２の凹凸９の厚さ方向の断面構造において、第１の凹凸８の先端部８ａの曲率半径および第２の凹凸９の先端部９ａの曲率半径を測定し、曲率半径がより大きい方の凹凸を、他の凹凸と比べて、よりなだらかな形状を有しているものとする。なお、実施の形態１および実施の形態２のように第１の凹凸８が角張った形状を有しており、第２の凹凸９がなだらかな形状を有している場合には、曲率半径を測定するまでもなく、第２の凹凸９が第１の凹凸８と比べてなだらかな形状を有していることは明らかである。
　なお、第１の凹凸８の先端部８ａの曲率半径および第２の凹凸９の先端部９ａの曲率半径は、以下のようにして求められる。まず、第１の凹凸８の先端部８ａおよび第２の凹凸９の先端部９ａの断面構造をＴＥＭ（Transmission Electron Microscope）またはＳＥＭ（Scanning Electron Microscope）により取得する。次に、図２６の模式的断面図に示すように、第１の凹凸８の先端部８ａおよび第２の凹凸９の先端部９ａのＴＥＭにより得られた断面構造（断面ＴＥＭ像）またはＳＥＭにより得られた断面構造（断面ＳＥＭ像）の頂点部１点（Ａ点）と、円弧上（なだらかな面上）の任意の２点（Ｂ点、Ｃ点）とを選び、線分ＡＢの垂直２等分線と線分ＡＣの垂直２等分線との交点（Ｄ点）を求める。Ａ点、Ｂ点またはＣ点と、Ｄ点との距離（Ａ－Ｄ間、Ｂ－Ｄ間またはＣ－Ｄ間の距離）が曲率半径となる。
　また、図２３に示すように、第２の凹凸９の先端部９ａは、全体的に、第１の凹凸８の先端部８ａよりも低い位置（半導体基板１の内部側の位置）に存在している。さらに、第２の凹凸９の底部９ｂは、全体的に、第１の凹凸８の底部８ｂよりも深い位置（半導体基板１の内部側の位置）に存在している。
　＜光電変換素子の製造方法＞
　実施の形態３のヘテロ接合型バックコンタクトセルは、たとえば以下のようにして製造することができる。まず、たとえば図２４の模式的断面図に示すように、半導体基板１の裏面に、半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所になだらかな形状の第１の凹凸８を形成する。
　ここで、なだらかな形状の第１の凹凸８は、たとえば、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の領域に開口部を有するテクスチャマスクを形成した後に、半導体基板１の裏面をテクスチャエッチングした後にさらに等方性エッチャントでエッチングを行うことによって形成することができる。等方性エッチャントとしては、たとえば、フッ酸と硝酸との混合液を用いることができる。その後は、実施の形態１と同様の工程を経ることによって、実施の形態３のヘテロ接合型バックコンタクトセルを製造することができる。
　＜作用効果＞
　（第１の凹凸の形状と第２の凹凸の形状とが異なることによる効果）
　実施の形態３のヘテロ接合型バックコンタクトセルにおいては、第１の凹凸８および第２の凹凸９がともになだらかな形状を有しており、第２の凹凸９が、第１の凹凸８と比べて、なだらかな形状を有している。
　これにより、実施の形態３においては、実施の形態１と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗および第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト抵抗をともに低減することはできないが、第１の凹凸８および第２の凹凸９はともになだらかな形状を有しているために、半導体基板１の裏面の全面におけるパッシベーション性が向上するため、その点から特性を向上させることができる。
　実施の形態３における上記以外の説明は、実施の形態１と同様であるため、その説明については繰り返さない。
　［実施の形態４］
　＜光電変換素子の構成＞
　図２５に、本発明の光電変換素子の他の一例である実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態４のヘテロ接合型バックコンタクトセルは、なだらかな凹凸形状の第１の凹凸８上にｎ型非晶質シリコン膜からなる第２導電型半導体膜５および第２導電型用電極層１２が形成されているとともに、第１の凹凸８よりもなだらかな凹凸形状の第２の凹凸９上にｐ型非晶質シリコン膜からなる第１導電型半導体膜３および第１導電型用電極層１１が形成されていることを特徴としている。
　＜光電変換素子の製造方法＞
　実施の形態４のヘテロ接合型バックコンタクトセルは、たとえば図２４に示すように、半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所になだらかな形状の第１の凹凸８を形成し、その後は、実施の形態２と同様の工程を経ることによって製造することができる。
　＜作用効果＞
　（第１の凹凸の形状と第２の凹凸の形状とが異なることによる効果）
　実施の形態４のヘテロ接合型バックコンタクトセルにおいては、第２導電型半導体膜５の下方の第１の凹凸８および第１導電型半導体膜３の下方の第２の凹凸９がともになだらかな形状を有しており、第２の凹凸９が、第１の凹凸８と比べて、よりなだらかな形状を有している点で、実施の形態３と異なっている。
　これにより、実施の形態４においては、実施の形態３と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗を低減することはできないが、第２の凹凸９がよりなだらかな形状を有しているためにｐ型領域における第１のｉ型半導体膜２のパッシベーション性が向上するため、その点から特性を向上させることができる。
　一方、実施の形態３と比べて、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積が増加し、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト抵抗をより低減することができるため、その点からＦＦの向上効果を大きくすることができる。
　実施の形態４における上記以外の説明は、実施の形態１～３と同様であるため、その説明については繰り返さない。
　［付記］
　（１）本発明の第１の実施態様によれば、半導体基板と、半導体基板の一方の表面に設けられた第１の凹凸および第２の凹凸と、第１の凹凸上に設けられた第１のｉ型半導体膜と、第２の凹凸上に設けられた第２のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１の凹凸と第２の凹凸とは形状が異なる光電変換素子を提供することができる。本発明の第１の実施態様においては、半導体基板に設けられた第１の凹凸および第２の凹凸によって、従来の特許文献１の太陽電池と比べて、第１導電型半導体膜と第１導電型用電極層とのコンタクト抵抗および第２導電型半導体膜と第２導電型用電極層とのコンタクト抵抗をともに低減することができるとともに、第１導電型半導体膜からの第１導電型用電極層の剥離および第２導電型半導体膜からの第２導電型用電極層の剥離を抑制できるため、特性および信頼性を向上することが可能となる。
　（２）本発明の第１の実施態様において、第２の凹凸は、第１の凹凸と比べて、なだらかな形状を有していてもよい。この場合には、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
　（３）本発明の第１の実施態様において、第１の凹凸は角張った形状であり、第２の凹凸はなだらかな形状であってもよい。この場合には、第１導電型半導体膜と第１導電型用電極層とのコンタクト抵抗をより低くすることができるとともに、第１導電型半導体膜からの第１導電型用電極層の剥離をより抑制することができる。また、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
　（４）本発明の第１の実施態様において、第１の凹凸および第２の凹凸はともになだらかな形状であってもよい。この場合には、第１の凹凸上に設けられた第１のｉ型半導体膜によるパッシベーション性および第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性をともに向上することができる。
　（５）本発明の第１の実施態様において、第２の凹凸の先端部は、第１の凹凸の先端部よりも低い位置に存在していてもよい。この場合には、第２の凹凸を第１の凹凸と比べてよりなだらかな形状とすることができるため、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
　（６）本発明の第１の実施態様において、第２の凹凸の底部は、第１の凹凸の底部よりも深い位置に存在していてもよい。この場合にも、第２の凹凸を第１の凹凸と比べてよりなだらかな形状とすることができるため、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
　（７）本発明の第１の実施態様において、第１のｉ型半導体膜および第２のｉ型半導体膜によって半導体基板の表面の全面が覆われていてもよい。この場合には、半導体基板の表面の全面のパッシベーション性を向上することができる。
　（８）本発明の第１の実施態様において、第１導電型半導体膜と第２導電型半導体膜との間に第２のｉ型半導体膜が介在しており、第１導電型用電極層と第２導電型用電極層とが電気的に絶縁されていてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（９）本発明の第１の実施態様において、半導体基板は、ｎ型単結晶シリコンを含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１０）本発明の第１の実施態様において、第１のｉ型半導体膜および第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１１）本発明の第１の実施態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１２）本発明の第１の実施態様において、第２導電型半導体膜は、ｎ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１３）本発明の第１の実施態様において、第１導電型半導体膜は、ｎ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１４）本発明の第１の実施態様において、第２導電型半導体膜は、ｐ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１５）本発明の第１の実施態様において、半導体基板の他方の表面上に設けられた第３のｉ型半導体膜と、第３のｉ型半導体膜上に設けられた第２の第２導電型半導体膜とがさらに備えられていてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１６）本発明の第２の実施態様によれば、半導体基板の一方の表面に第１の凹凸を形成する工程と、第１の凹凸上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜とを含む積層体の一部を厚さ方向にエッチングすることによって第１の凹凸を露出させるとともに、第１の凹凸の一部をエッチングすることによって第１の凹凸よりもなだらかな形状の第２の凹凸を形成する工程と、第１導電型半導体膜および第２の凹凸を覆うように第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜上に位置する第２のｉ型半導体膜と第２導電型半導体膜とを含む積層体の一部を厚さ方向に除去する工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。本発明の第２の実施態様においても、半導体基板に設けられた第１の凹凸および第２の凹凸によって、従来の特許文献１の太陽電池と比べて、第１導電型半導体膜と第１導電型用電極層とのコンタクト抵抗および第２導電型半導体膜と第２導電型用電極層とのコンタクト抵抗をともに低減することができるとともに、第１導電型半導体膜からの第１導電型用電極層の剥離および第２導電型半導体膜からの第２導電型用電極層の剥離を抑制できるため、特性および信頼性を向上することが可能となる。
　（１７）本発明の第２の実施態様においては、第１の凹凸がなだらかな形状であってもよい。この場合には、第１の凹凸および第２の凹凸をともになだらかな形状とすることができるため、第１の凹凸上に設けられた第１のｉ型半導体膜によるパッシベーション性および第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性をともに向上することができる。
　（１８）本発明の第２の実施態様において、半導体基板はｎ型単結晶シリコンを含み、第１のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第１導電型半導体膜はｐ型非晶質シリコン膜を含み、エッチングは、少なくともシリコンを溶解するエッチャントを用いたウエットエッチングであってもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（１９）本発明の第２の実施態様において、第２のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第２導電型半導体膜はｎ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（２０）本発明の第２の実施態様において、半導体基板はｎ型単結晶シリコンを含み、第１のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第１導電型半導体膜はｎ型非晶質シリコン膜を含み、エッチングは、少なくともシリコンを溶解するエッチャントを用いたウエットエッチングであってもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　（２１）本発明の第２の実施態様において、第２のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第２導電型半導体膜はｐ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
　以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセル等の太陽電池およびその製造方法に好適に利用することができる。
　１　半導体基板、２　第１のｉ型半導体膜、３　第１導電型半導体膜、４　第２のｉ型半導体膜、５　第２導電型半導体膜、６　第３のｉ型半導体膜、７　第２の第２導電型半導体膜、８　第１の凹凸、８ａ　先端部、８ｂ　底部、９　第２の凹凸、９ａ　先端部、９ｂ　底部、１０　第３の凹凸、１１　第１導電型用電極層、１２　第２導電型用電極層、２１，２２　エッチングマスク、３１，３２　積層体、１００　半導体基板、１１１　太陽光、１１２　ｉ型非晶質半導体層、１１３　ｎ型非晶質半導体層、１１４　ＩＰ積層体、１１５　ｉ型非晶質半導体層、１１６　ｐ型非晶質半導体層、１１７　ｐ側電極、１１７ａ　ＴＣＯ層、１１７ｂ　金属層、１１８　絶縁層、１１８ａ　第１の絶縁層、１１８ｂ　第２の絶縁層、１１９　ＩＮ積層体、１２０　ｉ型非晶質半導体層、１２１　ｎ型非晶質半導体層、１２２　ｎ側電極、１２２ａ　ＴＣＯ層、１２２ｂ　金属層。
 

Claims (5)

  1. 　半導体基板と、
    　前記半導体基板の一方の表面に設けられた第１の凹凸および第２の凹凸と、
    　前記第１の凹凸上に設けられた第１のｉ型半導体膜と、
    　前記第２の凹凸上に設けられた第２のｉ型半導体膜と、
    　前記第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、
    　前記第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、
    　前記第１導電型半導体膜上に設けられた第１導電型用電極層と、
    　前記第２導電型半導体膜上に設けられた第２導電型用電極層と、を備え、
    　前記第１の凹凸と前記第２の凹凸とは形状が異なる、光電変換素子。
  2. 　前記第２の凹凸は、前記第１の凹凸と比べて、なだらかな形状を有している、請求項１に記載の光電変換素子。
  3. 　前記第１の凹凸は角張った形状であり、前記第２の凹凸はなだらかな形状である、請求項１または請求項２に記載の光電変換素子。
  4. 　前記第１の凹凸および前記第２の凹凸はともになだらかな形状である、請求項１～請求項３のいずれか１項に記載の光電変換素子。
  5. 　半導体基板の一方の表面に第１の凹凸を形成する工程と、
    　前記第１の凹凸上に第１のｉ型半導体膜を形成する工程と、
    　前記第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、
    　前記第１のｉ型半導体膜と前記第１導電型半導体膜とを含む第１の積層体の一部を厚さ方向にエッチングすることによって前記第１の凹凸を露出させるとともに、前記第１の凹凸の一部をエッチングすることによって前記第１の凹凸よりもなだらかな形状の第２の凹凸を形成する工程と、
    　前記第１導電型半導体膜および前記第２の凹凸を覆うように第２のｉ型半導体膜を形成する工程と、
    　前記第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、
    　前記第１導電型半導体膜上に位置する前記第２のｉ型半導体膜と前記第２導電型半導体膜とを含む積層体の一部を厚さ方向に除去する工程と、
    　前記第１導電型半導体膜上に第１導電型用電極層を形成するとともに、前記第２導電型半導体膜上に第２導電型用電極層を形成する工程と、を含む、光電変換素子の製造方法。
     
PCT/JP2015/053475 2014-03-20 2015-02-09 光電変換素子および光電変換素子の製造方法 WO2015141326A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014058644A JP2015185587A (ja) 2014-03-20 2014-03-20 光電変換素子および光電変換素子の製造方法
JP2014-058644 2014-03-20

Publications (1)

Publication Number Publication Date
WO2015141326A1 true WO2015141326A1 (ja) 2015-09-24

Family

ID=54144306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/053475 WO2015141326A1 (ja) 2014-03-20 2015-02-09 光電変換素子および光電変換素子の製造方法

Country Status (2)

Country Link
JP (1) JP2015185587A (ja)
WO (1) WO2015141326A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6778816B2 (ja) * 2017-03-29 2020-11-04 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
CN115224137B (zh) 2022-06-21 2023-09-15 浙江晶科能源有限公司 半导体衬底及太阳能电池和光伏组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004489A (ja) * 2010-06-21 2012-01-05 Sharp Corp シリコンウエハ、半導体装置、シリコンウエハの製造方法および半導体装置の製造方法
WO2012132615A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004489A (ja) * 2010-06-21 2012-01-05 Sharp Corp シリコンウエハ、半導体装置、シリコンウエハの製造方法および半導体装置の製造方法
WO2012132615A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法

Also Published As

Publication number Publication date
JP2015185587A (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
US11011655B2 (en) Three-dimensional conductive electrode for solar cell
US10741706B2 (en) Transparent conductive electrode for three dimensional photovoltaic device
TWI455342B (zh) Solar cell with selective emitter structure and manufacturing method thereof
US20080314443A1 (en) Back-contact solar cell for high power-over-weight applications
JP2009135338A (ja) 太陽電池及び太陽電池の製造方法
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
WO2011155372A1 (ja) 太陽電池
JP2013120863A (ja) 太陽電池の製造方法
TWI549305B (zh) 光電轉換結構、應用其之太陽能電池與其之製造方法
WO2015141326A1 (ja) 光電変換素子および光電変換素子の製造方法
JP6770947B2 (ja) 光電変換素子
JP2015185743A (ja) 光電変換素子
JP6476015B2 (ja) 光電変換素子およびその製造方法
WO2015141338A1 (ja) 光電変換素子および光電変換素子の製造方法
JP2016039246A (ja) 光電変換素子
JP2014056875A (ja) 光電変換素子および光電変換素子の製造方法
TWI462308B (zh) 半導體光電元件及其製造方法
KR101366737B1 (ko) 번들 제거를 통한 실리콘 나노 및 마이크로 구조체의 무반사 특성이 향상된 태양 전지의 제조 방법 및 이에 따른 태양 전지
KR101353242B1 (ko) 박막형 태양 전지를 제조하는 방법
WO2016098701A1 (ja) 半導体基板の製造方法、光電変換素子の製造方法、半導体基板および光電変換素子
JP2014072210A (ja) 光電変換素子
TW201248883A (en) Thin film solar cell module and method of forming thereof
TW201349546A (zh) 太陽能電池及其製作方法
WO2015141339A1 (ja) ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法
WO2014073044A1 (ja) 太陽電池セル

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15764065

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15764065

Country of ref document: EP

Kind code of ref document: A1