JP2015185587A - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
JP2015185587A
JP2015185587A JP2014058644A JP2014058644A JP2015185587A JP 2015185587 A JP2015185587 A JP 2015185587A JP 2014058644 A JP2014058644 A JP 2014058644A JP 2014058644 A JP2014058644 A JP 2014058644A JP 2015185587 A JP2015185587 A JP 2015185587A
Authority
JP
Japan
Prior art keywords
semiconductor film
unevenness
type semiconductor
conductive
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014058644A
Other languages
English (en)
Inventor
雄太 松本
Yuta Matsumoto
雄太 松本
健 稗田
Takeshi Hieda
健 稗田
神川　剛
Takeshi Kamikawa
剛 神川
賢治 木本
Kenji Kimoto
賢治 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014058644A priority Critical patent/JP2015185587A/ja
Priority to PCT/JP2015/053475 priority patent/WO2015141326A1/ja
Publication of JP2015185587A publication Critical patent/JP2015185587A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】従来よりも特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供する。
【解決手段】光電変換素子は、半導体基板１の一方の表面に設けられた第１の凹凸８および第２の凹凸９と、第１の凹凸８上に設けられた第１のｉ型半導体膜２および第１導電型半導体膜３と、第２の凹凸９上に設けられた第２のｉ型半導体膜４および第２導電型半導体膜５と、第１導電型半導体膜３上に設けられた第１導電型用電極層１１と、第２導電型半導体膜５上に設けられた第２導電型用電極層１２とを備えており、第１の凹凸８と第２の凹凸９とは形状が異なっている。
【選択図】図１

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている（たとえば特許文献１参照）。
図２７に、従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図を示す。図２７に示すように、特許文献１に記載の太陽電池においては、ｎ型またはｐ型の導電性を有する半導体基板１００の裏面の一部にＩＰ積層体１１４が設けられており、ＩＰ積層体１１４上にｐ側電極１１７が設けられており、ＩＰ積層体１１４とｐ側電極１１７との積層体を覆うようにして絶縁層１１８が設けられている。また、半導体基板１００の裏面の他の一部と絶縁層１１８とを覆うようにしてＩＮ積層体１１９が設けられており、ＩＮ積層体１１９の全面を被覆するようにｎ側電極１２２が設けられている。また、半導体基板１００の受光面上には、ｉ型非晶質半導体層１１２と、ｉ型非晶質半導体層１１２上のｎ型非晶質半導体層１１３とが設けられている。
ここで、ＩＰ積層体１１４は、ｉ型非晶質半導体層１１５とｐ型非晶質半導体層１１６との積層体から構成されている。また、ｐ側電極１１７は、ＩＰ積層体１１４上に設けられたＴＣＯ層１１７ａと金属層１１７ｂとの積層体から構成されている。また、絶縁層１１８は、ＩＰ積層体１１４およびｐ側電極１１７を被覆する第１の絶縁層１１８ａと第２の絶縁層１１８ｂとの積層体から構成されている。また、ＩＮ積層体１１９は、絶縁層１１８を被覆するｉ型非晶質半導体層１２０とｎ型非晶質半導体層１２１との積層体から構成されている。さらに、ｎ側電極１２２は、ＩＮ積層体１１９を被覆するＴＣＯ層１２２ａと金属層１２２ｂとの積層体から構成されている。
図２７に示される特許文献１に記載の太陽電池は、半導体基板１００の受光面側から太陽光１１１を入射させることにより半導体基板１００の内部でキャリアが生成し、ｐ側電極１１７とｎ側電極１２２とから外部に取り出される。
特開２０１１−２０４８３２号公報
近年、太陽電池等の光電変換素子の技術分野においては、特性および信頼性を向上させることが強く要望されており、その検討が進められている。
上記の事情に鑑みて、本発明の目的は、特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することにある。
本発明の第１の実施態様によれば、半導体基板と、半導体基板の一方の表面に設けられた第１の凹凸および第２の凹凸と、第１の凹凸上に設けられた第１のｉ型半導体膜と、第２の凹凸上に設けられた第２のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１の凹凸と第２の凹凸とは形状が異なる光電変換素子を提供することができる。
本発明の第２の実施態様によれば、半導体基板の一方の表面に第１の凹凸を形成する工程と、第１の凹凸上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜とを含む積層体の一部を厚さ方向にエッチングすることによって第１の凹凸を露出させるとともに、第１の凹凸の一部をエッチングすることによって第１の凹凸よりもなだらかな形状の第２の凹凸を形成する工程と、第１導電型半導体膜および第２の凹凸を覆うように第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜上に位置する第２のｉ型半導体膜と第２導電型半導体膜とを含む積層体の一部を厚さ方向に除去する工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。
本発明によれば、従来よりも特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することができる。
実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの第１の凹凸および第２の凹凸の近傍の模式的な拡大断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの第１の凹凸および第２の凹凸の近傍の模式的な拡大断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図である。 第１の凹凸および第２の凹凸のいずれもがなだらかな形状を有している場合の第１の凹凸の先端部の曲率半径および第２の凹凸の先端部の曲率半径の測定方法を図解する模式的な拡大断面図である。 従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図である。
以下、本発明の一例である実施の形態について説明する。なお、実施の形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
［実施の形態１］
＜光電変換素子の構成＞
図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコン基板からなる半導体基板１と、半導体基板１の一方の表面である裏面において互いに間隔を空けて隣り合うようにして設けられた第１の凹凸８および第２の凹凸９と、第１の凹凸８上に設けられたｉ型非晶質シリコン膜からなる第１のｉ型半導体膜２と、第２の凹凸９上に設けられたｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４と、第１のｉ型半導体膜２上に設けられたｐ型非晶質シリコン膜からなる第１導電型半導体膜３と、第２のｉ型半導体膜４上に設けられたｎ型非晶質シリコン膜からなる第２導電型半導体膜５と、第１導電型半導体膜３上に設けられた第１導電型用電極層１１と、第２導電型半導体膜５上に設けられた第２導電型用電極層１２とを備えている。
図１に示すように、半導体基板１の裏面の全面が、第１のｉ型半導体膜２と第２のｉ型半導体膜４とで覆われており、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体の一端が、第１のｉ型半導体膜２と第１導電型半導体膜３との積層体の表面の一部を覆っている。また、第１導電型半導体膜３と第２導電型半導体膜５との間には第２のｉ型半導体膜４が介在しており、第１導電型用電極層１１と第２導電型用電極層１２とが電気的に絶縁されている。
また、実施の形態１のヘテロ接合型バックコンタクトセルは、半導体基板１の他方の表面である受光面に設けられた第３の凹凸１０と、第３の凹凸１０上に設けられた第３のｉ型半導体膜６と、第３のｉ型半導体膜６上に設けられた第２の第２導電型半導体膜７とを備えている。
実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１の凹凸８と第２の凹凸９との形状が異なっている。
図２に、実施の形態１のヘテロ接合型バックコンタクトセルの第１の凹凸８および第２の凹凸９の近傍の模式的な拡大断面図を示す。図２においては断面形状しか示されていないが、３次元的には、第１の凹凸８の先端部８ａおよび底部８ｂは角張った形状（たとえばピラミッド状の突起の複数が集合している形状）を有しており、第２の凹凸９の先端部９ａおよび底部９ｂは丸みを帯びたなだらかな形状（たとえば頂点が丸まった四角錐状または嶺部が丸まったピラミッド状等の突起の複数が集合している形状）を有している。そのため、第２の凹凸９は、第１の凹凸８と比べて、なだらかな形状を有している。なお、本明細書において、「角張った形状」は凹凸の少なくとも一部に角を有する形状を意味しており、「なだらかな形状」は凹凸全体に角を実質的に有しない形状を意味するものとする。
また、図２に示すように、第２の凹凸９の先端部９ａは、全体的に、第１の凹凸８の先端部８ａよりも低い位置（半導体基板１の内部側の位置）に存在している。さらに、第２の凹凸９の底部９ｂは、全体的に、第１の凹凸８の底部８ｂよりも深い位置（半導体基板１の内部側の位置）に存在している。
なお、本明細書において、「第２の凹凸９の先端部９ａは、全体的に、第１の凹凸８の先端部８ａよりも低い位置（半導体基板１の内部側の位置）に存在している」とは、半導体基板１の一定の高さからの第２の凹凸９の先端部９ａの高さの平均値が、半導体基板１の当該一定の高さからの第１の凹凸８の先端部８ａの高さの平均値よりも小さいことを意味している。ここで、半導体基板１の一定の高さは、第２の凹凸９の先端部９ａの高さの平均値および第１の凹凸８の先端部８ａの高さの平均値の算出を通じて一定であれば、任意の高さを選択することができる。
また、本明細書において、「第２の凹凸９の底部９ｂは、全体的に、第１の凹凸８の底部８ｂよりも深い位置（半導体基板１の内部側の位置）に存在している」とは、半導体基板１の一定の高さからの第２の凹凸９の底部９ｂの深さの平均値が、半導体基板１の当該一定の高さからの第１の凹凸８の底部８ｂの深さの平均値よりも大きいことを意味している。ここで、半導体基板１の一定の高さは、第２の凹凸９の底部９ｂの深さの平均値および第１の凹凸８の底部８ｂの深さの平均値の算出を通じて一定であれば、任意の高さを選択することができる。
また、本明細書において、「凹凸の先端部」は、凹凸を構成するそれぞれの突起において半導体基板の内部側とは反対側に最も突出している部分を意味しており、「凹凸の底部」は、凹凸を構成するそれぞれの窪みにおいて最も半導体基板の内部側に最も突出している部分を意味している。
＜光電変換素子の製造方法＞
以下、図３〜図１２の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図３に示すように、半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所に第１の凹凸８を形成する。
ここで、第１の凹凸８および第３の凹凸１０は、たとえば、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の領域に開口部を有するテクスチャマスクを形成した後に、半導体基板１の受光面および裏面をテクスチャエッチングすることにより形成することができる。なお、テクスチャエッチングに用いられるエッチャントとしては、たとえば、シリコンを溶解可能なアルカリ溶液を用いることができる。また、テクスチャマスクとしては、たとえば、フォトレジスト、印刷レジスト、またはレーザ光等を用いてパターニングされた窒化シリコンまたは酸化シリコンを用いることができる。また、半導体基板１の裏面の第１の凹凸８は、半導体基板１の裏面にレーザ光を部分的に照射することによっても形成することができる。
半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるが、ｎ型単結晶シリコン基板に限定されず、たとえば従来から公知の半導体基板を用いることもできる。
次に、図４に示すように、半導体基板１の受光面の第３の凹凸１０上に、第３のｉ型半導体膜６および第２の第２導電型半導体膜７をこの順序で形成する。第３のｉ型半導体膜６および第２の第２導電型半導体膜７の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
第３のｉ型半導体膜６としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
第２の第２導電型半導体膜７としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２の第２導電型半導体膜７に含まれるｎ型不純物としては、たとえばリンを用いることができる。
なお、本明細書において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度であればｎ型またはｐ型の不純物が混入された状態のものも含む意味であり、たとえば光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。
また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
次に、図５に示すように、半導体基板１の裏面の全面に第１のｉ型半導体膜２を形成する。第１のｉ型半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第１のｉ型半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
次に、図６に示すように、半導体基板１の裏面の第１のｉ型半導体膜２上に第１導電型半導体膜３を形成する。第１導電型半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第１導電型半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型半導体膜を用いることもできる。なお、第１導電型半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。
次に、図７に示すように、半導体基板１の裏面上の第１のｉ型半導体膜２と第１導電型半導体膜３との積層体３１を残す部分のみにフォトレジスト等のエッチングマスク２１を形成する。
次に、図８に示すように、エッチングマスク２１をマスクとして、第１導電型半導体膜３と第１のｉ型半導体膜２との積層体３１の一部を厚さ方向にウエットエッチングすることによって半導体基板１の裏面の一部を露出させるとともに、露出した半導体基板１の裏面の第１の凹凸８の一部を当該ウエットエッチングのオーバーエッチングにより除去することによって、第２の凹凸９とする。このとき、第２の凹凸９は、オーバーエッチングによって、ピラミッド形状の第１の凹凸８の角が取れることにより第１の凹凸８と比べて丸みを帯びたなだらかな形状となる。ここで、ウエットエッチングに用いられるエッチャントとしては、たとえば、シリコンを溶解可能なアルカリ溶液などのエッチャントを用いることができる。
次に、図９に示すように、半導体基板１の裏面の第１導電型半導体膜３、および第２の凹凸９を有する半導体基板１の裏面の露出部分を覆うように、第２のｉ型半導体膜４を形成する。第２のｉ型半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第２のｉ型半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
次に、図１０に示すように、第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。第２導電型半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第２導電型半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２導電型半導体膜５に含まれるｎ型不純物としては、たとえばリンを用いることができる。
次に、図１１に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体３２を残す部分にのみフォトレジスト等のエッチングマスク２２を形成する。
次に、図１２に示すように、エッチングマスク２２をマスクとして、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体３２の一部を厚さ方向にエッチングすることによって、第１導電型半導体膜３の一部を露出させる。積層体３２の除去方法はウエットエッチング等のエッチングに限定されず、レーザ光の選択的な照射による除去方法を用いてもよい。
その後、図１に示すように、第１導電型半導体膜３上に第１導電型用電極層１１を形成するとともに、第２導電型半導体膜５上に第２導電型用電極層１２を形成することによって、実施の形態１のヘテロ接合型バックコンタクトセルが完成する。
なお、第１導電型用電極層１１および第２導電型用電極層１２の形成方法は特に限定されないが、たとえばメタルマスクを用いた蒸着法などを用いることができる。また、第１導電型用電極層１１および第２導電型用電極層１２も導電性を有する材料を特に限定なく用いることができ、たとえばＩＴＯ（Indium Tin Oxide）と銀との積層体を用いることができる。
＜作用効果＞
（第１の凹凸と第２の凹凸とを設けたことによる効果）
実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１の凹凸８および第２の凹凸９はそれぞれマイクロメートルオーダーの大きさ（第１の凹凸８および第２の凹凸９の突起の高さが１μｍ以上１０００μｍ以下）を有し、第１の凹凸８上に形成される第１のｉ型半導体膜２および第１導電型半導体膜３の厚さならびに第２の凹凸９上に形成される第２のｉ型半導体膜４および第２導電型半導体膜５の厚さはそれぞれナノメートルオーダーの大きさ（第２のｉ型半導体膜４の厚さおよび第２導電型半導体膜５の厚さが１ｎｍ以上１０００ｎｍ以下）を有している。そのため、第１のｉ型半導体膜２および第１導電型半導体膜３は第１の凹凸８の形状を追従した形状となり、第２のｉ型半導体膜４および第２導電型半導体膜５は第２の凹凸９の形状を追従した形状となる。
これにより、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型用電極層１１に接する第１導電型半導体膜３の表面形状を角張った凹凸形状を有するようにすることができるとともに、第２導電型用電極層１２に接する第２導電型半導体膜５の表面形状をなだらかな凹凸形状を有するようにすることができる。
このように、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型用電極層１１と接する第１導電型半導体膜３の表面形状を角張った凹凸形状とすることによって、特許文献１のような平坦な場合と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト面積を大きくすることができ、ｐ型非晶質シリコン膜等のｐ型半導体膜からなる第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができることから、高いＦＦ（フィルファクター）を実現することができる。
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第２導電型用電極層１２と接する第２導電型半導体膜５の表面形状をなだらかな凹凸形状とすることによって、特許文献１のような平坦な場合と比べて、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積を大きくすることができ、ｎ型非晶質シリコン膜等のｎ型半導体膜からなる第２導電型半導体膜５に対する第２導電型用電極層１２のコンタクト抵抗を低減することができることから、高いＦＦを実現することができる。
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型半導体膜３の表面の角張った凹凸形状の上に第１導電型用電極層１１が形成されているとともに、第２導電型半導体膜５の表面のなだらかな凹凸形状の上に第２導電型用電極層１２が形成されているため、第１導電型半導体膜３に対する第１導電型用電極層１１の密着性および第２導電型半導体膜５に対する第２導電型用電極層１２の密着性が向上し、第１導電型半導体膜３からの第１導電型用電極層１１の剥離および第２導電型半導体膜５からの第２導電型用電極層１２の剥離を抑制することができる。これにより、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、信頼性が向上する。
さらに、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、半導体基板１の裏面に第１の凹凸８および第２の凹凸９が設けられているため、半導体基板１の受光面側からの入射光の光路長を、特許文献１のような平坦な場合と比べて、長くすることができる。
以上の理由により、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、特性および信頼性を向上させることが可能となる。
（第１の凹凸と第２の凹凸との形状が異なることによる効果）
実施の形態１のヘテロ接合型バックコンタクトセルにおいては、半導体基板１の裏面の第１の凹凸８と第２の凹凸９との形状が異なっており、第１の凹凸８は角張った形状を有し、第２の凹凸９はなだらかな形状を有している。
これにより、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト面積を、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積よりも大きくすることができるため、ｎ型非晶質シリコン膜等のｎ型半導体膜と比べて導電性の低いｐ型非晶質シリコン膜等のｐ型半導体膜からなる第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗をより低減することができる。
特に、実施の形態１のようなヘテロ接合型バックコンタクトセルにおいては、通常、半導体基板の裏面におけるｐ型領域（第１導電型半導体膜３の形成領域）の形成面積がｎ型領域（第２導電型半導体膜５の形成領域）の形成面積よりも大きくなるように形成されることから、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗の低減は、ヘテロ接合型バックコンタクトセルの特性向上に大きく寄与する。
一方、ｎ型非晶質シリコン膜等のｎ型半導体膜からなる第２導電型半導体膜５の導電性が高いために、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積が第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト面積よりも小さくなったとしても十分に低いコンタクト抵抗を確保することができる。そして、第２の凹凸９をなだらかな形状とすることによって、第２のｉ型半導体膜４のパッシベーション性を高くして特性の向上を図ることができる。
［実施の形態２］
＜光電変換素子の構成＞
図１３に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルは、第１の凹凸８上にｎ型非晶質シリコン膜からなる第２導電型半導体膜５および第２導電型用電極層１２が形成されているとともに、第２の凹凸９上にｐ型非晶質シリコン膜からなる第１導電型半導体膜３および第１導電型用電極層１１が形成されていることを特徴としている。
＜光電変換素子の製造方法＞
以下、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図３および図４に示すように半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所に第１の凹凸８を形成し、半導体基板１の受光面の第３の凹凸１０上に、第３のｉ型半導体膜６および第２の第２導電型半導体膜７をこの順序で形成する。
次に、図１４の模式的断面図に示すように、半導体基板１の裏面の全面に第２のｉ型半導体膜４を形成し、引き続いて、図１５の模式的断面図に示すように、半導体基板１の裏面の第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。
次に、図１６の模式的断面図に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体３２を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
次に、図１７の模式的断面図に示すように、エッチングマスク２１をマスクとして、第２のｉ型半導体膜４と第１のｉ型半導体膜２との積層体３２の一部を厚さ方向にウエットエッチングすることによって、半導体基板１の裏面の一部を露出させるとともに、露出した半導体基板１の裏面の第１の凹凸８の一部を当該ウエットエッチングのオーバーエッチングにより除去することによって第２の凹凸９とする。
次に、図１８の模式的断面図に示すように、半導体基板１の裏面の第２導電型半導体膜５、および第２の凹凸９を有する半導体基板１の裏面の露出部分を覆うように、第１のｉ型半導体膜２を形成する。次に、図１９の模式的断面図に示すように、第１のｉ型半導体膜２上に第１導電型半導体膜３を形成する。
次に、図２０の模式的断面図に示すように、半導体基板１の裏面上の第１のｉ型半導体膜２と第１導電型半導体膜３との積層体３１を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
次に、図２１の模式的断面図に示すように、エッチングマスク２２をマスクとして、第１のｉ型半導体膜２と第１導電型半導体膜３との積層体３１の一部を厚さ方向にエッチングすることによって、第２導電型半導体膜５の一部を露出させる。
その後、図１３に示すように、第１導電型半導体膜３上に第１導電型用電極層１１を形成するとともに、第２導電型半導体膜５上に第２導電型用電極層１２を形成することによって、実施の形態２のヘテロ接合型バックコンタクトセルが完成する。
＜作用効果＞
（第１の凹凸の形状と第２の凹凸の形状とが異なることによる効果）
実施の形態２のヘテロ接合型バックコンタクトセルにおいては、第２導電型半導体膜５の下方の第１の凹凸８が角張った形状を有し、第１導電型半導体膜３の下方の第２の凹凸９がなだらかな形状を有している点で、実施の形態１と異なっている。
これにより、実施の形態２においては、実施の形態１と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗を低減することはできないが、第２の凹凸９がなだらかな形状を有しているためにｐ型領域における第１のｉ型半導体膜２のパッシベーション性が向上するため、その点から特性を向上させることができる。
一方、実施の形態１と比べて、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積が増加し、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト抵抗をより低減することができるため、その点からＦＦの向上効果を大きくすることができる。
実施の形態２における上記以外の説明は、実施の形態１と同様であるため、その説明については繰り返さない。
［実施の形態３］
＜光電変換素子の構成＞
図２２に、本発明の光電変換素子の他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルは、半導体基板１の裏面の第１の凹凸８および第２の凹凸９がともになだらかな形状を有しており、第２の凹凸９が、第１の凹凸８と比べて、よりなだらかな形状を有していることを特徴としている。
図２３に、実施の形態３のヘテロ接合型バックコンタクトセルの第１の凹凸８および第２の凹凸９の近傍の模式的な拡大断面図を示す。図２３においては断面形状しか示されていないが、３次元的には、第１の凹凸８の先端部８ａおよび底部８ｂ、ならびに第２の凹凸９の先端部９ａおよび底部９ｂは丸みを帯びたなだらかな形状を有している。
第１の凹凸８および第２の凹凸９のいずれがよりなだらかな形状を有しているかということの判断においては、図２３に示すような第１の凹凸８および第２の凹凸９の厚さ方向の断面構造において、第１の凹凸８の先端部８ａの曲率半径および第２の凹凸９の先端部９ａの曲率半径を測定し、曲率半径がより大きい方の凹凸を、他の凹凸と比べて、よりなだらかな形状を有しているものとする。なお、実施の形態１および実施の形態２のように第１の凹凸８が角張った形状を有しており、第２の凹凸９がなだらな形状を有している場合には、曲率半径を測定するまでもなく、第２の凹凸９が第１の凹凸８と比べてなだらかな形状を有していることは明らかである。
なお、第１の凹凸８の先端部８ａの曲率半径および第２の凹凸９の先端部９ａの曲率半径は、以下のようにして求められる。まず、第１の凹凸８の先端部８ａおよび第２の凹凸９の先端部９ａの断面構造をＴＥＭ（Transmission Electron Microscope）またはＳＥＭ（Scanning Electron Microscope）により取得する。次に、図２６の模式的断面図に示すように、第１の凹凸８の先端部８ａおよび第２の凹凸９の先端部９ａのＴＥＭにより得られた断面構造（断面ＴＥＭ像）またはＳＥＭにより得られた断面構造（断面ＳＥＭ像）の頂点部１点（Ａ点）と、円弧上（なだらかな面上）の任意の２点（Ｂ点、Ｃ点）とを選び、線分ＡＢの垂直２等分線と線分ＡＣの垂直２等分線との交点（Ｄ点）を求める。Ａ点、Ｂ点またはＣ点と、Ｄ点との距離（Ａ−Ｄ間、Ｂ−Ｄ間またはＣ−Ｄ間の距離）が曲率半径となる。
また、図２３に示すように、第２の凹凸９の先端部９ａは、全体的に、第１の凹凸８の先端部８ａよりも低い位置（半導体基板１の内部側の位置）に存在している。さらに、第２の凹凸９の底部９ｂは、全体的に、第１の凹凸８の底部８ｂよりも深い位置（半導体基板１の内部側の位置）に存在している。
＜光電変換素子の製造方法＞
実施の形態３のヘテロ接合型バックコンタクトセルは、たとえば以下のようにして製造することができる。まず、たとえば図２４の模式的断面図に示すように、半導体基板１の裏面に、半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所になだらかな形状の第１の凹凸８を形成する。
ここで、なだらかな形状の第１の凹凸８は、たとえば、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の領域に開口部を有するテクスチャマスクを形成した後に、半導体基板１の裏面をテクスチャエッチングした後にさらに等方性エッチャントでエッチングを行うことによって形成することができる。等方性エッチャントとしては、たとえば、フッ酸と硝酸との混合液を用いることができる。その後は、実施の形態１と同様の工程を経ることによって、実施の形態３のヘテロ接合型バックコンタクトセルを製造することができる。
＜作用効果＞
（第１の凹凸の形状と第２の凹凸の形状とが異なることによる効果）
実施の形態３のヘテロ接合型バックコンタクトセルにおいては、第１の凹凸８および第２の凹凸９がともになだらかな形状を有しており、第２の凹凸９が、第１の凹凸８と比べて、なだらかな形状を有している。
これにより、実施の形態３においては、実施の形態１と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗および第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト抵抗をともに低減することはできないが、第１の凹凸８および第２の凹凸９はともになだらかな形状を有しているために、半導体基板１の裏面の全面におけるパッシベーション性が向上するため、その点から特性を向上させることができる。
実施の形態３における上記以外の説明は、実施の形態１と同様であるため、その説明については繰り返さない。
［実施の形態４］
＜光電変換素子の構成＞
図２５に、本発明の光電変換素子の他の一例である実施の形態４のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態４のヘテロ接合型バックコンタクトセルは、なだらかな凹凸形状の第１の凹凸８上にｎ型非晶質シリコン膜からなる第２導電型半導体膜５および第２導電型用電極層１２が形成されているとともに、第１の凹凸８よりもなだらかな凹凸形状の第２の凹凸９上にｐ型非晶質シリコン膜からなる第１導電型半導体膜３および第１導電型用電極層１１が形成されていることを特徴としている。
＜光電変換素子の製造方法＞
実施の形態４のヘテロ接合型バックコンタクトセルは、たとえば図２４に示すように、半導体基板１の受光面に第３の凹凸１０を形成するとともに、第１導電型用電極層１１および第２導電型用電極層１２の形成箇所に対応する半導体基板１の裏面の箇所になだらかな形状の第１の凹凸８を形成し、その後は、実施の形態２と同様の工程を経ることによって製造することができる。
＜作用効果＞
（第１の凹凸の形状と第２の凹凸の形状とが異なることによる効果）
実施の形態４のヘテロ接合型バックコンタクトセルにおいては、第２導電型半導体膜５の下方の第１の凹凸８および第１導電型半導体膜３の下方の第２の凹凸９がともになだらかな形状を有しており、第２の凹凸９が、第１の凹凸８と比べて、よりなだらかな形状を有している点で、実施の形態３と異なっている。
これにより、実施の形態４においては、実施の形態３と比べて、第１導電型半導体膜３と第１導電型用電極層１１とのコンタクト抵抗を低減することはできないが、第２の凹凸９がよりなだらかな形状を有しているためにｐ型領域における第１のｉ型半導体膜２のパッシベーション性が向上するため、その点から特性を向上させることができる。
一方、実施の形態３と比べて、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト面積が増加し、第２導電型半導体膜５と第２導電型用電極層１２とのコンタクト抵抗をより低減することができるため、その点からＦＦの向上効果を大きくすることができる。
実施の形態４における上記以外の説明は、実施の形態１〜３と同様であるため、その説明については繰り返さない。
［付記］
（１）本発明の第１の実施態様によれば、半導体基板と、半導体基板の一方の表面に設けられた第１の凹凸および第２の凹凸と、第１の凹凸上に設けられた第１のｉ型半導体膜と、第２の凹凸上に設けられた第２のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１の凹凸と第２の凹凸とは形状が異なる光電変換素子を提供することができる。本発明の第１の実施態様においては、半導体基板に設けられた第１の凹凸および第２の凹凸によって、従来の特許文献１の太陽電池と比べて、第１導電型半導体膜と第１導電型用電極層とのコンタクト抵抗および第２導電型半導体膜と第２導電型用電極層とのコンタクト抵抗をともに低減することができるとともに、第１導電型半導体膜からの第１導電型用電極層の剥離および第２導電型半導体膜からの第２導電型用電極層の剥離を抑制できるため、特性および信頼性を向上することが可能となる。
（２）本発明の第１の実施態様において、第２の凹凸は、第１の凹凸と比べて、なだらかな形状を有していてもよい。この場合には、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
（３）本発明の第１の実施態様において、第１の凹凸は角張った形状であり、第２の凹凸はなだらかな形状であってもよい。この場合には、第１導電型半導体膜と第１導電型用電極層とのコンタクト抵抗をより低くすることができるとともに、第１導電型半導体膜からの第１導電型用電極層の剥離をより抑制することができる。また、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
（４）本発明の第１の実施態様において、第１の凹凸および第２の凹凸はともになだらかな形状であってもよい。この場合には、第１の凹凸上に設けられた第１のｉ型半導体膜によるパッシベーション性および第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性をともに向上することができる。
（５）本発明の第１の実施態様において、第２の凹凸の先端部は、第１の凹凸の先端部よりも低い位置に存在していてもよい。この場合には、第２の凹凸を第１の凹凸と比べてよりなだらかな形状とすることができるため、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
（６）本発明の第１の実施態様において、第２の凹凸の底部は、第１の凹凸の底部よりも深い位置に存在していてもよい。この場合にも、第２の凹凸を第１の凹凸と比べてよりなだらかな形状とすることができるため、第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性を向上することができる。
（７）本発明の第１の実施態様において、第１のｉ型半導体膜および第２のｉ型半導体膜によって半導体基板の表面の全面が覆われていてもよい。この場合には、半導体基板の表面の全面のパッシベーション性を向上することができる。
（８）本発明の第１の実施態様において、第１導電型半導体膜と第２導電型半導体膜との間に第２のｉ型半導体膜が介在しており、第１導電型用電極層と第２導電型用電極層とが電気的に絶縁されていてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（９）本発明の第１の実施態様において、半導体基板は、ｎ型単結晶シリコンを含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１０）本発明の第１の実施態様において、第１のｉ型半導体膜および第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１１）本発明の第１の実施態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１２）本発明の第１の実施態様において、第２導電型半導体膜は、ｎ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１３）本発明の第１の実施態様において、第１導電型半導体膜は、ｎ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１４）本発明の第１の実施態様において、第２導電型半導体膜は、ｐ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１５）本発明の第１の実施態様において、半導体基板の他方の表面上に設けられた第３のｉ型半導体膜と、第３のｉ型半導体膜上に設けられた第２の第２導電型半導体膜とがさらに備えられていてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１６）本発明の第２の実施態様によれば、半導体基板の一方の表面に第１の凹凸を形成する工程と、第１の凹凸上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜とを含む積層体の一部を厚さ方向にエッチングすることによって第１の凹凸を露出させるとともに、第１の凹凸の一部をエッチングすることによって第１の凹凸よりもなだらかな形状の第２の凹凸を形成する工程と、第１導電型半導体膜および第２の凹凸を覆うように第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜上に位置する第２のｉ型半導体膜と第２導電型半導体膜とを含む積層体の一部を厚さ方向に除去する工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。本発明の第２の実施態様においても、半導体基板に設けられた第１の凹凸および第２の凹凸によって、従来の特許文献１の太陽電池と比べて、第１導電型半導体膜と第１導電型用電極層とのコンタクト抵抗および第２導電型半導体膜と第２導電型用電極層とのコンタクト抵抗をともに低減することができるとともに、第１導電型半導体膜からの第１導電型用電極層の剥離および第２導電型半導体膜からの第２導電型用電極層の剥離を抑制できるため、特性および信頼性を向上することが可能となる。
（１７）本発明の第２の実施態様においては、第１の凹凸がなだらかな形状であってもよい。この場合には、第１の凹凸および第２の凹凸をともになだらかな形状とすることができるため、第１の凹凸上に設けられた第１のｉ型半導体膜によるパッシベーション性および第２の凹凸上に設けられた第２のｉ型半導体膜によるパッシベーション性をともに向上することができる。
（１８）本発明の第２の実施態様において、半導体基板はｎ型単結晶シリコンを含み、第１のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第１導電型半導体膜はｐ型非晶質シリコン膜を含み、エッチングは、少なくともシリコンを溶解するエッチャントを用いたウエットエッチングであってもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（１９）本発明の第２の実施態様において、第２のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第２導電型半導体膜はｎ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（２０）本発明の第２の実施態様において、半導体基板はｎ型単結晶シリコンを含み、第１のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第１導電型半導体膜はｎ型非晶質シリコン膜を含み、エッチングは、少なくともシリコンを溶解するエッチャントを用いたウエットエッチングであってもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
（２１）本発明の第２の実施態様において、第２のｉ型半導体膜はｉ型非晶質シリコン膜を含み、第２導電型半導体膜はｐ型非晶質シリコン膜を含んでいてもよい。この場合にも、光電変換素子の特性および信頼性を向上することが可能となる。
以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセル等の太陽電池およびその製造方法に好適に利用することができる。
１ 半導体基板、２ 第１のｉ型半導体膜、３ 第１導電型半導体膜、４ 第２のｉ型半導体膜、５ 第２導電型半導体膜、６ 第３のｉ型半導体膜、７ 第２の第２導電型半導体膜、８ 第１の凹凸、８ａ 先端部、８ｂ 底部、９ 第２の凹凸、９ａ 先端部、９ｂ 底部、１０ 第３の凹凸、１１ 第１導電型用電極層、１２ 第２導電型用電極層、２１，２２ エッチングマスク、３１，３２ 積層体、１００ 半導体基板、１１１ 太陽光、１１２ ｉ型非晶質半導体層、１１３ ｎ型非晶質半導体層、１１４ ＩＰ積層体、１１５ ｉ型非晶質半導体層、１１６ ｐ型非晶質半導体層、１１７ ｐ側電極、１１７ａ ＴＣＯ層、１１７ｂ 金属層、１１８ 絶縁層、１１８ａ 第１の絶縁層、１１８ｂ 第２の絶縁層、１１９ ＩＮ積層体、１２０ ｉ型非晶質半導体層、１２１ ｎ型非晶質半導体層、１２２ ｎ側電極、１２２ａ ＴＣＯ層、１２２ｂ 金属層。

Claims (5)

  1. 半導体基板と、
    前記半導体基板の一方の表面に設けられた第１の凹凸および第２の凹凸と、
    前記第１の凹凸上に設けられた第１のｉ型半導体膜と、
    前記第２の凹凸上に設けられた第２のｉ型半導体膜と、
    前記第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、
    前記第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、
    前記第１導電型半導体膜上に設けられた第１導電型用電極層と、
    前記第２導電型半導体膜上に設けられた第２導電型用電極層と、を備え、
    前記第１の凹凸と前記第２の凹凸とは形状が異なる、光電変換素子。
  2. 前記第２の凹凸は、前記第１の凹凸と比べて、なだらかな形状を有している、請求項１に記載の光電変換素子。
  3. 前記第１の凹凸は角張った形状であり、前記第２の凹凸はなだらかな形状である、請求項１または請求項２に記載の光電変換素子。
  4. 前記第１の凹凸および前記第２の凹凸はともになだらかな形状である、請求項１〜請求項３のいずれか１項に記載の光電変換素子。
  5. 半導体基板の一方の表面に第１の凹凸を形成する工程と、
    前記第１の凹凸上に第１のｉ型半導体膜を形成する工程と、
    前記第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、
    前記第１のｉ型半導体膜と前記第１導電型半導体膜とを含む第１の積層体の一部を厚さ方向にエッチングすることによって前記第１の凹凸を露出させるとともに、前記第１の凹凸の一部をエッチングすることによって前記第１の凹凸よりもなだらかな形状の第２の凹凸を形成する工程と、
    前記第１導電型半導体膜および前記第２の凹凸を覆うように第２のｉ型半導体膜を形成する工程と、
    前記第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、
    前記第１導電型半導体膜上に位置する前記第２のｉ型半導体膜と前記第２導電型半導体膜とを含む積層体の一部を厚さ方向に除去する工程と、
    前記第１導電型半導体膜上に第１導電型用電極層を形成するとともに、前記第２導電型半導体膜上に第２導電型用電極層を形成する工程と、を含む、光電変換素子の製造方法。
JP2014058644A 2014-03-20 2014-03-20 光電変換素子および光電変換素子の製造方法 Pending JP2015185587A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014058644A JP2015185587A (ja) 2014-03-20 2014-03-20 光電変換素子および光電変換素子の製造方法
PCT/JP2015/053475 WO2015141326A1 (ja) 2014-03-20 2015-02-09 光電変換素子および光電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014058644A JP2015185587A (ja) 2014-03-20 2014-03-20 光電変換素子および光電変換素子の製造方法

Publications (1)

Publication Number Publication Date
JP2015185587A true JP2015185587A (ja) 2015-10-22

Family

ID=54144306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014058644A Pending JP2015185587A (ja) 2014-03-20 2014-03-20 光電変換素子および光電変換素子の製造方法

Country Status (2)

Country Link
JP (1) JP2015185587A (ja)
WO (1) WO2015141326A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180486A1 (ja) * 2017-03-29 2018-10-04 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
JP7453283B2 (ja) 2022-06-21 2024-03-19 ジョジアン ジンコ ソーラー カンパニー リミテッド 半導体基板、太陽電池及び太陽光発電モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5636760B2 (ja) * 2010-06-21 2014-12-10 シャープ株式会社 シリコンウエハ、半導体装置、シリコンウエハの製造方法および半導体装置の製造方法
WO2012132615A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180486A1 (ja) * 2017-03-29 2018-10-04 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
JPWO2018180486A1 (ja) * 2017-03-29 2019-11-07 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
US11430904B2 (en) 2017-03-29 2022-08-30 Panasonic Holdings Corporation Solar cell and method of manufacturing solar cell
JP7453283B2 (ja) 2022-06-21 2024-03-19 ジョジアン ジンコ ソーラー カンパニー リミテッド 半導体基板、太陽電池及び太陽光発電モジュール

Also Published As

Publication number Publication date
WO2015141326A1 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
US11011655B2 (en) Three-dimensional conductive electrode for solar cell
TWI455342B (zh) Solar cell with selective emitter structure and manufacturing method thereof
US20180108790A1 (en) Transparent conductive electrode for three dimensional photovoltaic device
JP2009135338A (ja) 太陽電池及び太陽電池の製造方法
US20080314443A1 (en) Back-contact solar cell for high power-over-weight applications
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
WO2011155372A1 (ja) 太陽電池
JP2013120863A (ja) 太陽電池の製造方法
TWI549305B (zh) 光電轉換結構、應用其之太陽能電池與其之製造方法
WO2015141326A1 (ja) 光電変換素子および光電変換素子の製造方法
JP6770947B2 (ja) 光電変換素子
JP2015185743A (ja) 光電変換素子
JP2011181606A (ja) 太陽電池素子およびその製造方法
JP6476015B2 (ja) 光電変換素子およびその製造方法
WO2015141338A1 (ja) 光電変換素子および光電変換素子の製造方法
TWI455335B (zh) 背接觸式太陽能電池及其製造方法
KR101353242B1 (ko) 박막형 태양 전지를 제조하는 방법
TWI462308B (zh) 半導體光電元件及其製造方法
KR101366737B1 (ko) 번들 제거를 통한 실리콘 나노 및 마이크로 구조체의 무반사 특성이 향상된 태양 전지의 제조 방법 및 이에 따른 태양 전지
JP6898737B2 (ja) 半導体基板の製造方法、光電変換素子の製造方法および光電変換素子
JP2014072210A (ja) 光電変換素子
WO2015141339A1 (ja) ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法