JP6770947B2 - 光電変換素子 - Google Patents

光電変換素子 Download PDF

Info

Publication number
JP6770947B2
JP6770947B2 JP2017505302A JP2017505302A JP6770947B2 JP 6770947 B2 JP6770947 B2 JP 6770947B2 JP 2017505302 A JP2017505302 A JP 2017505302A JP 2017505302 A JP2017505302 A JP 2017505302A JP 6770947 B2 JP6770947 B2 JP 6770947B2
Authority
JP
Japan
Prior art keywords
amorphous semiconductor
island
semiconductor substrate
shaped
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017505302A
Other languages
English (en)
Other versions
JPWO2016143698A1 (ja
Inventor
輝明 肥後
輝明 肥後
親扶 岡本
親扶 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2016143698A1 publication Critical patent/JPWO2016143698A1/ja
Application granted granted Critical
Publication of JP6770947B2 publication Critical patent/JP6770947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、光電変換素子に関する。
太陽光などの光エネルギーを電気エネルギーに変換する光電変換素子は、近年、地球環境問題の観点から、次世代のエネルギー源としての期待が高まっている。光エネルギーを電気エネルギーに変換する効率を向上させるために、光の入射面と反対側である裏面のみに電極が形成されたバックコンタクト構造を有する光電変換素子が知られている（たとえば特許文献１参照）。特許文献１には、半導体基板の裏面に線状の凹凸が形成され、この凹凸上に半導体層が形成された光電変換素子が開示されている。
特開２０１１−１５５２２９号公報
特許文献１では、基板の裏面に形成される凹凸の形状が線状であるため、光電変換素子の設計の自由度が制限されていた。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、設計の自由度が向上された光電変換素子を提供することである。
本発明の光電変換素子は、第１の面と第１の面と反対側の第２の面とを有する半導体基板と、第１の非晶質半導体膜と、複数の島状の第２の非晶質半導体膜と、第１の電極と、複数の第２の電極とを備える。半導体基板は、第２の面に複数の島状の凹部を有する。半導体基板は、単結晶半導体基板である。第１の非晶質半導体膜は、互いに隣り合う複数の島状の凹部の間の第２の面上に設けられる。第１の非晶質半導体膜は、第１の導電型を有する。第１の非晶質半導体膜は、複数の島状の凹部に対応する複数の開口部を有する。複数の島状の第２の非晶質半導体膜は、複数の島状の凹部のそれぞれの上に設けられる。第２の非晶質半導体膜は第１の導電型とは異なる第２の導電型を有する。第１の電極は、第１の非晶質半導体膜上に設けられる。複数の第２の電極は、複数の島状の第２の非晶質半導体膜のそれぞれの上に設けられる。
本発明の光電変換素子によれば、設計の自由度が向上された光電変換素子を提供することができる。
（Ａ）は、半導体基板の第２の面側から平面視した、実施の形態１及び２に係る光電変換素子の模式図である。（Ｂ）は、半導体基板の第２の面側から平面視した、第１の電極及び第２の電極を除く実施の形態１及び２に係る光電変換素子の模式図である。 実施の形態１に係る光電変換素子の、図１（Ａ）に示す断面線ＩＩ−ＩＩにおける概略断面図である。 実施の形態１に係る光電変換素子の、図１（Ａ）に示す断面線ＩＩＩ−ＩＩＩにおける概略断面図である。 実施の形態１に係る光電変換素子の製造方法における一工程を示す、図１のＩＩ−ＩＩ線に沿う概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図４に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図５に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図６に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図７に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図９に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図１０に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図１１に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図１２に示す工程の次工程を示す概略断面図である。 実施の形態２に係る光電変換素子の、図１（Ａ）に示す断面線ＩＩ−ＩＩにおける概略断面図である。 （Ａ）は、半導体基板の第２の面側から平面視した、実施の形態３に係る光電変換素子の模式図である。（Ｂ）は、半導体基板の第２の面側から平面視した、第１の電極及び第２の電極を除く実施の形態３に係る光電変換素子の模式図である。 （Ａ）は、半導体基板の第２の面側から平面視した、実施の形態４に係る光電変換素子の模式図である。（Ｂ）は、半導体基板の第２の面側から平面視した、第１の電極及び第２の電極を除く実施の形態４に係る光電変換素子の模式図である。 （Ａ）は、半導体基板の第２の面側から平面視した、実施の形態５に係る光電変換素子の模式図である。（Ｂ）は、半導体基板の第２の面側から平面視した、第１の電極及び第２の電極を除く実施の形態５に係る光電変換素子の模式図である。 （Ａ）は、半導体基板の第２の面側から平面視した、実施の形態６に係る光電変換素子の模式図である。（Ｂ）は、半導体基板の第２の面側から平面視した、第１の電極及び第２の電極を除く実施の形態６に係る光電変換素子の模式図である。 実施の形態６に係る光電変換素子の、図１８（Ａ）に示す断面線ＸＩＸ−ＸＩＸにおける概略断面図である。 実施の形態６に係る光電変換素子の、図１８（Ａ）に示す断面線ＸＸ−ＸＸにおける概略断面図である。
（実施の形態１）
図１から図３を参照して、実施の形態１に係る光電変換素子１を説明する。
本実施の形態の光電変換素子１は、半導体基板２と、第１のｉ型非晶質半導体膜５と、第１の非晶質半導体膜６と、第２のｉ型非晶質半導体膜１０と、第２の非晶質半導体膜１１と、第１の電極１５と、第２の電極１６と、第３の非晶質半導体膜３と、反射防止膜４とを備えている。
半導体基板２は、ｎ型またはｐ型の単結晶半導体基板であり得る。本実施の形態では、半導体基板２として、ｎ型単結晶シリコン基板が用いられている。半導体基板２は、第１の面２ａと、第１の面２ａと反対側の第２の面２ｂとを有している。
半導体基板２は、第１の面２ａに凹凸を有する。第１の面２ａ側から光電変換素子１に光は入射する。光の入射面である半導体基板２の第１の面２ａ上の凹凸は、半導体基板２の第１の面２ａにおいて入射光が反射されることを抑制することができる。こうして、より多くの光が光電変換素子１内に入射され得る。光電変換素子１において光エネルギーを電気エネルギーに変換する効率を向上させることができる。
半導体基板２は、半導体基板２の第２の面２ｂに複数の島状の凹部８を有する。本実施の形態では、複数の島状の凹部８は、半導体基板２の第２の面２ｂに正方格子のパターンで配置されている。複数の島状の凹部８の配置パターンは、正方格子に限られず、三角格子や非周期パターンであってもよい。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８のそれぞれは円形を有している。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８のそれぞれは、他の形状を有していてもよい。
半導体基板２の第２の面２ｂ側から見たときの複数の島状の凹部８のそれぞれにおける最長距離は、半導体基板２の一辺の長さの１／２以下であってもよく、１／３以下であってもよい。本実施の形態では、この最長距離は、複数の島状の凹部８のそれぞれの直径である。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときの複数の島状の凹部８のそれぞれにおける最長距離は、半導体基板２の一辺の長さの１／４以下である。半導体基板２の第２の面２ｂ側から見たときの複数の島状の凹部８のそれぞれにおける最長距離は、半導体基板２に入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。少数キャリアは、半導体基板２がｎ型単結晶半導体基板である場合には正孔、半導体基板２がｐ型単結晶半導体基板である場合には電子を、それぞれ意味する。キャリアの拡散長は、キャリアが拡散して、キャリアの密度が１／ｅとなる長さを意味する。ここで、ｅは自然対数の底である。半導体基板２の第２の面２ｂ側から見たときの半導体基板２の面積に対する複数の島状の凹部８の面積の割合は、５％以上５０％以下であり、好ましくは、１０％以上４５％以下であり、より好ましくは、２０％以上４０％以下である。
複数の島状の凹部８を有する半導体基板２の第１の面２ａ上に第３の非晶質半導体膜３が設けられている。第３の非晶質半導体膜３は、半導体基板２の第１の面２ａ側から入射される光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。そのため、第３の非晶質半導体膜３を備える本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。第３の非晶質半導体膜３として、ｉ型非晶質シリコン膜、またはｉ型非晶質シリコン膜とｎ型非晶質シリコン膜との積層膜を例示することができる。なお、本明細書において「ｉ型半導体」は、完全な真性の半導体だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）のｎ型またはｐ型の不純物が混入された半導体も含む。また、本明細書において「非晶質半導体」は、半導体を構成する原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質半導体だけでなく、水素化非晶質シリコンなどの半導体を構成する原子の未結合手が水素で終端された非晶質半導体も含む。
本実施の形態では、第３の非晶質半導体膜３の半導体基板２と反対側の面上に反射防止膜４が設けられている。光の入射面である半導体基板２の第１の面２ａ上の反射防止膜４は、半導体基板２の第１の面２ａにおいて入射光が反射されることを抑制することができる。こうして、より多くの光を光電変換素子１内に入射させることができる。光電変換素子１において光エネルギーを電気エネルギーに変換する効率を向上させることができる。反射防止膜４として、誘電体膜、誘電体多層膜を例示することができる。本実施の形態では、反射防止膜４として、窒化シリコン膜が用いられている。
互いに隣り合う複数の凹部８の間の半導体基板２の第２の面２ｂ上に、第１の非晶質半導体膜６が設けられている。第１の非晶質半導体膜６は、第１の導電型を有する。第１の非晶質半導体膜６は、ｎ型またはｐ型の非晶質半導体膜であり得る。本実施の形態では、第１の非晶質半導体膜６として、ｐ型の非晶質シリコン膜が用いられている。
半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜６は、複数の島状の凹部８に対応する複数の開口部７を有している。開口部７は、第１の非晶質半導体膜６の端部９によって囲まれる、第１の非晶質半導体膜６が形成されていない領域である。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、複数の開口部７のそれぞれは、円形の形状を有している。半導体基板２の第２の面２ｂ側から見たときに、複数の開口部７のそれぞれは、他の形状を有していてもよい。
半導体基板２の第２の面２ｂ側から見たときの第１の非晶質半導体膜６の複数の開口部７のそれぞれにおける最長距離は、半導体基板２の一辺の長さの１／２以下であってもよく、１／３以下であってもよい。本実施の形態では、この最長距離は、第１の非晶質半導体膜６の複数の円形の開口部７のそれぞれの直径である。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときの第１の非晶質半導体膜６の複数の開口部７のそれぞれにおける最長距離は、半導体基板２の一辺の長さの１／４以下である。半導体基板２の第２の面２ｂ側から見たときの半導体基板２の面積に対する第１の非晶質半導体膜６の面積の割合は、５０％以上９５％以下であり、好ましくは、５５％以上９０％以下であり、より好ましくは、６０％以上８０％以下である。
第１の非晶質半導体膜６によるキャリアの収集に寄与しない領域の最長距離ｗ１は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。本実施の形態の光電変換素子１では、第１の導電型を有する第１の非晶質半導体膜６によるキャリアの収集に寄与しない領域は、第１の非晶質半導体膜６が形成されていない領域、言い換えると複数の凹部８が形成された領域である。そのため、第１の非晶質半導体膜６によるキャリアの収集に寄与しない領域の最長距離ｗ１は、第１の非晶質半導体膜６の複数の開口部７内の最大長さ、言い換えると複数の島状の凹部８内の最大長さである。本実施の形態では、複数の開口部７は円形の形状を有する。そのため、第１の非晶質半導体膜６によるキャリアの収集に寄与しない領域の最長距離ｗ１は、第１の非晶質半導体膜６の複数の開口部７のそれぞれの直径である。
本実施の形態では、第１の非晶質半導体膜６の複数の開口部７は、半導体基板２の第２の面２ｂに正方格子のパターンで配置されている。複数の開口部７の配置パターンは、正方格子に限られず、三角格子や非周期パターンであってもよい。第１の非晶質半導体膜６として、ｐ型非晶質シリコン膜、ｎ型非晶質シリコン膜を例示することができる。本実施の形態では、第１の非晶質半導体膜６として、ｐ型非晶質シリコン膜が用いられている。ｐ型の第１の非晶質半導体膜６は、複数の凹部８を除く清浄な第２の面２ｂ上に形成されている。良質なｐ型の第１の非晶質半導体膜６が半導体基板２の第２の面２ｂ上に形成され得る。そのため、半導体基板２の第１の面２ａ側から入射される光によって半導体基板２内に生成される正孔を効率的に収集することができる。
半導体基板２と第１の非晶質半導体膜６との間に、第１のｉ型非晶質半導体膜５が設けられてもよい。本実施の形態では、第１のｉ型非晶質半導体膜５として、ｉ型の非晶質シリコン膜が用いられている。第１のｉ型非晶質半導体膜５も、互いに隣り合う複数の凹部８の間の半導体基板２の第２の面２ｂ上に設けられている。第１のｉ型非晶質半導体膜５は、第１の非晶質半導体膜６と同じ形状及び同じ面積を有してもよい。光電変換素子１は、第１のｉ型非晶質半導体膜５を有していなくてもよい。
第１の非晶質半導体膜６上に、第１の電極１５が設けられている。第１の電極１５として、金属電極を例示することができる。本実施の形態では、第１の電極１５として、銀（Ａｇ）が用いられている。本実施の形態では、第１の電極１５は、ｐ型電極であってもよい。
複数の島状の凹部８のそれぞれの上に、複数の島状の第２の非晶質半導体膜１１が設けられている。第２の非晶質半導体膜１１は第２の導電型を有し、この第２の導電型は、第１の非晶質半導体膜６が有する第１の導電型とは異なる。複数の島状の第２の非晶質半導体膜１１は、ｎ型またはｐ型の非晶質半導体膜であり得る。本実施の形態では、複数の島状の第２の非晶質半導体膜１１として、ｎ型の非晶質シリコン膜が用いられている。
本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１のそれぞれは円形を有している（図１（Ｂ）を参照）。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１のそれぞれは、他の形状を有していてもよい。
半導体基板２の第２の面２ｂ側から見たときの複数の島状の第２の非晶質半導体膜１１のそれぞれにおける最長距離は、半導体基板２の一辺の長さの１／２以下であってもよく、１／３以下であってもよい。本実施の形態では、この最長距離は、複数の島状の第２の非晶質半導体膜１１のそれぞれの直径である。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときの複数の島状の第２の非晶質半導体膜１１のそれぞれにおける最長距離は、半導体基板２の一辺の長さの１／４以下である。半導体基板２の第２の面２ｂ側から見たときの半導体基板２の面積に対する第２の非晶質半導体膜１１の面積の割合は、５％以上５０％以下であり、好ましくは、１０％以上４５％以下であり、より好ましくは、２０％以上４０％以下である。
本実施の形態では、複数の島状の第２の非晶質半導体膜１１は、半導体基板２の第２の面２ｂに正方格子のパターンで配置されている（図１（Ａ）及び図１（Ｂ）を参照）。複数の島状の第２の非晶質半導体膜１１の配置パターンは、正方格子に限られず、三角格子や非周期パターンであってもよい。
半導体基板２と複数の島状の第２の非晶質半導体膜１１との間に、複数の島状の第２のｉ型非晶質半導体膜１０が設けられてもよい。本実施の形態では、複数の島状の第２のｉ型非晶質半導体膜１０として、ｉ型の非晶質シリコン膜が用いられている。第２のｉ型非晶質半導体膜１０も、複数の島状の凹部８のそれぞれの上に設けられている。本実施の形態では、複数の島状の第２のｉ型非晶質半導体膜１０は、複数の島状の第２の非晶質半導体膜１１と同じ形状及び同じ面積を有してもよい。光電変換素子１は、第２のｉ型非晶質半導体膜１０を有していなくてもよい。
複数の島状の第２の非晶質半導体膜１１のそれぞれの上に、複数の第２の電極１６が設けられている。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、複数の第２の電極１６は円形を有している（図１（Ａ）を参照）。半導体基板２の第２の面２ｂ側から見たときに、複数の第２の電極１６のそれぞれは、他の形状を有していてもよい。本実施の形態では、複数の第２の電極１６は、半導体基板２の第２の面２ｂに正方格子のパターンで配置されている（図１（Ａ）を参照）。複数の第２の電極１６の配置パターンは、正方格子に限られず、三角格子や非周期パターンであってもよい。第２の電極１６として、金属電極を例示することができる。本実施の形態では、第２の電極１６として、銀（Ａｇ）が用いられている。本実施の形態では、第２の電極１６は、ｎ型電極であってもよい。
本実施の形態では、複数の島状の第２のｉ型非晶質半導体膜１０の端部と複数の島状の第２の非晶質半導体膜１１の端部とは、第１のｉ型非晶質半導体膜５の端部と第１の非晶質半導体膜６の端部９を覆っている。第２のｉ型非晶質半導体膜１０の端部と第２の非晶質半導体膜１１の端部とは、第１の非晶質半導体膜６の表面から突出している。第２のｉ型非晶質半導体膜１０の端部は、それぞれ、第１の非晶質半導体膜６および第２の非晶質半導体膜１１の双方に接している。第１の非晶質半導体膜６と第２の非晶質半導体膜１１とは第２のｉ型非晶質半導体膜１０によって分離されている。第１の非晶質半導体膜６は第２の非晶質半導体膜１１に接触していない。そのため、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
複数の島状の第２のｉ型非晶質半導体膜１０の端部と複数の島状の第２の非晶質半導体膜１１の端部とは、第１のｉ型非晶質半導体膜５の端部と第１の非晶質半導体膜６の端部９とを覆っていなくてもよい。光エネルギーを電気エネルギーに変換する効率を向上させるために、第１の非晶質半導体膜６に接触しないように、第２の非晶質半導体膜１１を形成することが好ましい。
以下、図４から図１３を参照して、光電変換素子１の製造方法の一例について説明する。
図４を参照して、半導体基板２の第１の面２ａに凹凸を形成する。例えば、ｎ型単結晶シリコン基板である半導体基板２の第１の面２ａを水酸化カリウム（ＫＯＨ）を用いて異方性的にエッチングすることによって、半導体基板２の第１の面２ａに凹凸を形成してもよい。
図５を参照して、凹凸が形成された半導体基板２の第１の面２ａ上に、第３の非晶質半導体膜３が形成される。第３の非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図６を参照して、第３の非晶質半導体膜３上に、反射防止膜４が形成される。反射防止膜４の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図７を参照して、半導体基板２の第２の面２ｂ上に、第１のｉ型非晶質半導体膜５が形成される。第１のｉ型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図８を参照して、第１のｉ型非晶質半導体膜５上に、第１の非晶質半導体膜６が形成される。第１の非晶質半導体膜６の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図９を参照して、第１の非晶質半導体膜６上に、第１のマスク３１を載置する。第１のマスク３１は、複数の島状の第１の開口部を有している。第１のマスク３１として、メタルマスクを例示することができる。
図１０を参照して、第１のマスク３１の複数の島状の第１の開口部にある第１のｉ型非晶質半導体膜５、第１の非晶質半導体膜６及び半導体基板２をエッチングして、半導体基板２に複数の島状の凹部８を形成する。エッチング方法は、ドライエッチングでもウエットエッチングでもよい。
図１１を参照して、第１のマスク３１を除去した後、第２のマスク３３が第１の非晶質半導体膜６上に載置される。第２のマスク３３は、複数の島状の第２の開口部を有している。第２のマスク３３として、フォトレジストマスクを例示することができる。本実施の形態では、第２のマスク３３の複数の島状の第２の開口部のそれぞれは、複数の島状の凹部８のそれぞれの外周よりも大きい。第２のマスク３３の複数の島状の第２の開口部のそれぞれは、複数の島状の凹部８のそれぞれの外周よりも大きい。そのため、後の工程で、第２のマスク３３の第２の開口部に形成される複数の島状の第２のｉ型非晶質半導体膜１０の端部と複数の島状の第２の非晶質半導体膜１１の端部とは、第１のｉ型非晶質半導体膜５の端部と第１の非晶質半導体膜６の端部９とを覆うことができる。
図１２を参照して、半導体基板２の第２の面２ｂ側の全面上に、第２のｉ型非晶質半導体膜１０が形成される。具体的には、第２のマスク３３、第１の非晶質半導体膜６、第１のｉ型非晶質半導体膜５及び複数の島状の凹部８の上に、第２のｉ型非晶質半導体膜１０が形成される。続いて、第２のｉ型非晶質半導体膜１０の全面上に、第２の非晶質半導体膜１１が形成される。第２のｉ型非晶質半導体膜１０及び第２の非晶質半導体膜１１の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図１３を参照して、第２のマスク３３を用いて、第２のｉ型非晶質半導体膜１０及び第２の非晶質半導体膜１１をリフトオフする。第２のマスク３３の第２の開口部にある第２のｉ型非晶質半導体膜１０及び第２の非晶質半導体膜１１のみが、第１の非晶質半導体膜６、第１のｉ型非晶質半導体膜５及び複数の島状の凹部８の上に形成される。このようにして、複数の島状の凹部８のそれぞれの上に、複数の島状の第２のｉ型非晶質半導体膜１０と複数の島状の第２の非晶質半導体膜１１とが設けられる。
第１の非晶質半導体膜６上に第１の電極１５を形成する。複数の島状の第２の非晶質半導体膜１１のそれぞれの上に、複数の第２の電極１６を形成する。第１の電極１５及び第２の電極１６に対応する領域に開口部を有する第３のマスク（図示せず）を用いて、第１の電極１５及び第２の電極１６が形成されてもよい。こうして、図１（Ａ）から図３に示される本実施の形態の光電変換素子１を得ることができる。
本実施の形態の光電変換素子１の効果を説明する。
本実施の形態の光電変換素子１は、第１の面２ａと第１の面２ａと反対側の第２の面２ｂとを有する半導体基板２と、第１の非晶質半導体膜６と、複数の島状の第２の非晶質半導体膜１１と、第１の電極１５と、複数の第２の電極１６とを備える。半導体基板２は、第２の面２ｂに複数の島状の凹部８を有する。半導体基板２は、単結晶半導体基板である。第１の非晶質半導体膜６は、互いに隣り合う複数の島状の凹部８の間の第２の面２ｂ上に設けられる。第１の非晶質半導体膜６は、第１の導電型を有する。第１の非晶質半導体膜６は、複数の島状の凹部８に対応する複数の開口部７を有する。複数の島状の第２の非晶質半導体膜１１は、複数の島状の凹部８のそれぞれの上に設けられる。第２の非晶質半導体膜１１は第１の導電型とは異なる第２の導電型を有する。第１の電極１５は、第１の非晶質半導体膜６上に設けられる。複数の第２の電極１６は、複数の島状の第２の非晶質半導体膜１１のそれぞれの上に設けられる。そのため、第１の非晶質半導体膜６と複数の島状の第２の非晶質半導体膜１１との面積比やパターン形状を自由に変更することができる。例えば、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｐ型の第１の非晶質半導体膜６の面積の割合を大きくすると、光電変換素子１における電流収集を向上させることができる。他方、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｎ型の第２の非晶質半導体膜１１の面積の割合を大きくすると、光電変換素子１におけるパッシベーション性を向上させることができる。その結果、本実施の形態の光電変換素子１により、設計の自由度が向上された光電変換素子を提供することができる。
本実施の形態の光電変換素子１は、第１の面２ａと第１の面２ａと反対側の第２の面２ｂとを有する半導体基板２と、第１の非晶質半導体膜６と、複数の島状の第２の非晶質半導体膜１１と、第１の電極１５と、複数の第２の電極１６とを備える。半導体基板２は、第２の面２ｂに複数の島状の凹部８を有する。第１の非晶質半導体膜６は、互いに隣り合う複数の島状の凹部８の間の第２の面２ｂ上に設けられる。複数の島状の第２の非晶質半導体膜１１は、複数の島状の凹部８のそれぞれの上に設けられる。第１の電極１５は、第１の非晶質半導体膜６上に設けられる。複数の第２の電極１６は、複数の島状の第２の非晶質半導体膜１１のそれぞれの上に設けられる。そのため、半導体基板２と第１の非晶質半導体膜６との接合面積を増加させることができ、光電変換素子１においてｐｎ接合またはｐｉｎ接合の接合面積を増加させることができる。例えば、半導体基板の裏面に設けられた線状の凹凸に対応して線状のｐ型の非晶質半導体膜及び線状のｎ型の非晶質半導体膜を有する比較例の光電変換素子よりも、本実施の形態の光電変換素子１では、ｎ型単結晶半導体基板からなる半導体基板２とｐ型の第１の非晶質半導体膜６との接合面積を増加させることができる。その結果、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１では、第１の電極１５及び第２の電極１６は、半導体基板２の第２の面２ｂ側に設けられている。第１の電極１５及び第２の電極１６は、光の入射面である半導体基板２の第１の面２ａ側に設けられていない。本実施の形態の光電変換素子１では、光電変換素子１に入射する光が第１の電極１５及び第２の電極１６によって遮られない。そのため、本実施の形態の光電変換素子１によれば、高い短絡電流ＪSCが得られ、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１では、単結晶半導体基板である半導体基板２は、第１の非晶質半導体膜６及び複数の島状の第２の非晶質半導体膜１１と接しているか、第１のｉ型非晶質半導体膜５及び複数の島状の第２のｉ型非晶質半導体膜１０と接している。本実施の形態の光電変換素子１では、単結晶半導体基板である半導体基板２と非晶質半導体膜（第１の非晶質半導体膜６及び複数の島状の第２の非晶質半導体膜１１、または、第１のｉ型非晶質半導体膜５及び複数の島状の第２のｉ型非晶質半導体膜１０）とがヘテロ接合する。そのため、向上したパッシベーション性と高い開放電圧ＶOCとを有する光電変換素子１が得られる。本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１では、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８及び複数の島状の第２の非晶質半導体膜１１は、格子状に配置されてもよい。本実施の形態の光電変換素子１では、半導体基板２は第２の面２ｂに複数の島状の凹部８を有する。複数の島状の凹部８のそれぞれの上に複数の島状の第２の非晶質半導体膜１１が設けられている。そのため、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１を、正方格子、三角格子、非周期パターン等の任意のパターンで配置することが可能になる。その結果、本実施の形態の光電変換素子１により、設計の自由度が向上された光電変換素子を提供することができる。
本実施の形態の光電変換素子１では、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１のそれぞれと第１の非晶質半導体膜６の複数の開口部７のそれぞれとは、円形の形状を有してもよい。半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）は、半導体基板２の第２の面２ｂ上に形成された複数の島状の第２の非晶質半導体膜１１または第１の非晶質半導体膜６へ移動する。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１のそれぞれと第１の非晶質半導体膜６の複数の開口部７のそれぞれとは、円形の形状を有している。そのため、複数の島状の第２の非晶質半導体膜１１または第１の非晶質半導体膜６の特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。複数の島状の第２の非晶質半導体膜１１または第１の非晶質半導体膜６の温度上昇に起因して、複数の島状の第２の非晶質半導体膜１１または第１の非晶質半導体膜６が劣化すること、または、複数の島状の第２の非晶質半導体膜１１または第１の非晶質半導体膜６が半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換素子１では、半導体基板２の第２の面２ｂ側から見たときの、第１の非晶質半導体膜６によるキャリアの収集に寄与しない領域の最長距離ｗ１は、半導体基板２の第１の面２ａ側から入射する光によって生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。そのため、この少数キャリアを、第１の非晶質半導体膜６及び第１の電極１５を通じて効率的に収集することができる。例えば、半導体基板２の第２の面２ｂ側から見たときの、ｐ型の第１の非晶質半導体膜６によるキャリアの収集に寄与しない領域の最長距離ｗ１を、ｎ型単結晶半導体基板である半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリア（正孔）の半導体基板２内における拡散長以下とする。このため、この少数キャリア（正孔）をｐ型の第１の非晶質半導体膜６及び第１の電極１５を通じて効率的に収集することができる。
本実施の形態の光電変換素子１は、半導体基板２と第１の非晶質半導体膜６との間に第１のｉ型非晶質半導体膜５をさらに備えていてもよい。第１のｉ型非晶質半導体膜５は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板２と第２の非晶質半導体膜１１との間に第２のｉ型非晶質半導体膜１０をさらに備えていてもよい。第２のｉ型非晶質半導体膜１０は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の第１の変形例として、半導体基板２、第１の非晶質半導体膜６及び第２の非晶質半導体膜１１として、それぞれ、ｎ型単結晶シリコン基板、ｎ型非晶質半導体膜及びｐ型非晶質半導体膜が用いられてもよい。本実施の形態の第１の変形例の光電変換素子では、第２の非晶質半導体膜１１よりも大きな面積を有する第１の非晶質半導体膜６はｎ型非晶質半導体膜である。そのため、本実施の形態の第１の変形例の光電変換素子におけるパッシベーション性を向上させることができる。
本実施の形態の第１の変形例では、複数の島状の凹部８の底面及び側面に、ｐ型の第２の非晶質半導体膜１１が設けられる。そのため、ｎ型単結晶半導体基板である半導体基板２とｐ型の第２の非晶質半導体膜１１との接合面積を増加させることができ、本実施の形態の第１の変形例の光電変換素子においてｐｎ接合またはｐｉｎ接合の接合面積を増加させることができる。本実施の形態の第１の変形例の光電変換素子によれば、半導体基板２に入射する光によってｎ型単結晶シリコン基板からなる半導体基板２内に生成される少数キャリア（正孔）を、第２の非晶質半導体膜１１及び第２の電極１６を通じて効率的に収集することができる。こうして、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の第１の変形例では、半導体基板２の第２の面２ｂ側から見たときの、互いに隣り合う複数の島状の第２の非晶質半導体膜１１の間において第２の非晶質半導体膜１１によるキャリアの収集に寄与しない領域の最長距離ｗ２は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。本実施の形態では、第２の導電型を有する第２の非晶質半導体膜１１によるキャリアの収集に寄与しない領域は、第２の導電型と異なる第１の導電型を有する第１の非晶質半導体膜６が形成された領域、言い換えると複数の凹部８の間の領域である。そして、本実施の形態では、複数の島状の凹部８及び複数の島状の第２の非晶質半導体膜１１は正方格子状に配置されている。そのため、互いに隣り合う複数の島状の第２の非晶質半導体膜１１の間において第２の非晶質半導体膜１１によるキャリアの収集に寄与しない領域の最長距離ｗ２は、正方格子の対角線が延在する方向において互いに隣り合う複数の凹部８の距離である。
互いに隣り合う複数の島状の第２の非晶質半導体膜１１の間において第２の非晶質半導体膜１１によるキャリアの収集に寄与しない領域の最長距離ｗ２を、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とする。このため、この少数キャリアを、複数の島状の第２の非晶質半導体膜１１及び第２の電極１６を通じて効率的に収集することができる。例えば、互いに隣り合う複数の島状のｐ型の第２の非晶質半導体膜１１の間において第２の非晶質半導体膜１１によるキャリアの収集に寄与しない領域の最長距離ｗ２を、ｎ型単結晶半導体基板である半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアである正孔の半導体基板２内における拡散長以下とする。このため、この少数キャリアである正孔をｐ型の複数の島状の第２の非晶質半導体膜１１及び第２の電極１６を通じて効率的に収集することができる。
本実施の形態の第２の変形例として、半導体基板２、第１の非晶質半導体膜６及び第２の非晶質半導体膜１１として、それぞれ、ｐ型単結晶シリコン基板、ｐ型非晶質半導体膜及びｎ型非晶質半導体膜が用いられてもよい。本実施の形態の光電変換素子１の第２の変形例では、複数の島状の凹部８の底面及び側面に、ｎ型の第２の非晶質半導体膜１１が設けられる。そのため、ｐ型単結晶半導体基板である半導体基板２とｎ型の第２の非晶質半導体膜１１との接合面積を増加させることができ、本実施の形態の第２の変形例の光電変換素子においてｐｎ接合またはｐｉｎ接合の接合面積を増加させることができる。本実施の形態の第２の変形例の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。本実施の形態の第３の変形例として、半導体基板２、第１の非晶質半導体膜６及び第２の非晶質半導体膜１１として、それぞれ、ｐ型単結晶シリコン基板、ｎ型非晶質半導体膜及びｐ型非晶質半導体膜が用いられてもよい。
（実施の形態２）
図１４を参照して、実施の形態２の光電変換素子１ａについて説明する。本実施の形態の光電変換素子１ａは、基本的には、図１に示す実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、本実施の形態の光電変換素子１ａは、実施の形態１の光電変換素子１とは、複数の島状の凹部８ａの底部の形状において異なる。
本実施の形態の光電変換素子１ａにおける複数の島状の凹部８ａの底部は、半導体基板２の第２の面２ｂに対して略垂直な断面において、第１の丸い角１８を有する。この第１の丸い角１８の曲率半径は、０μｍより大きく１０μｍ以下、好ましくは１μｍ以上８μｍ以下、より好ましくは、３μｍ以上７μｍ以下である。ウェットエッチングによって複数の島状の凹部８ａを形成することによって、底部が第１の丸い角を有する複数の島状の凹部８ａを製造することができる。
本実施の形態の光電変換素子１ａの効果を説明する。
本実施の形態の光電変換素子１ａでは、複数の島状の凹部８ａの底部は、第２の面２ｂに対して略垂直な断面において、第１の丸い角１８を有している。半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）は、半導体基板２の第２の面２ｂ上に形成された複数の島状の第２の非晶質半導体膜１１または第１の非晶質半導体膜６へ移動する。複数の島状の凹部８ａの底部は、半導体基板２の第２の面２ｂに対して略垂直な断面において、第１の丸い角１８を有している。そのため、複数の島状の第２の非晶質半導体膜１１の特定の部分にこのキャリアが集中してこの特定の部分の温度が上昇することを抑制することができる。複数の島状の第２の非晶質半導体膜１１の温度上昇に起因する、複数の島状の第２の非晶質半導体膜１１が劣化すること、または、複数の島状の第２の非晶質半導体膜１１が半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換素子１ａでは、複数の島状の凹部８ａの底部は、第２の面２ｂに対して略垂直な断面において、第１の丸い角１８を有する。第１の丸い角１８の曲率半径は、０μｍより大きく１０μｍ以下である。このため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が、複数の島状の第２の非晶質半導体膜１１の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。そのため、複数の島状の第２の非晶質半導体膜１１の温度上昇に起因する、複数の島状の第２の非晶質半導体膜１１が劣化すること、または、複数の島状の第２の非晶質半導体膜１１が半導体基板２から剥がれることをさらに抑制することができる。
（実施の形態３）
図１５（Ａ）及び図１５（Ｂ）を参照して、実施の形態３の光電変換素子１ｂについて説明する。本実施の形態の光電変換素子１ｂは、基本的には、図１に示す実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、本実施の形態の光電変換素子１ｂは、実施の形態１の光電変換素子１とは、複数の島状の凹部８ｂ（図示せず）、複数の島状の第２のｉ型非晶質半導体膜１０ｂ（図示せず）、複数の島状の第２の非晶質半導体膜１１ｂ、複数の島状の第２の電極１６ｂの配置において異なる。特定的には、本実施の形態の光電変換素子１ｂでは、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８ｂ、第１の非晶質半導体膜６の複数の開口部７ｂ、複数の島状の第２のｉ型非晶質半導体膜１０ｂ、複数の島状の第２の非晶質半導体膜１１ｂ及び複数の島状の第２の電極１６ｂが、千鳥状に配置されている。
本実施の形態の光電変換素子１ｂでは、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８ｂ及び複数の島状の第２の非晶質半導体膜１１ｂは、千鳥状に配置されてもよい。本実施の形態の光電変換素子１ｂでは、半導体基板２は第２の面２ｂに複数の島状の凹部８ｂを有する。第１の非晶質半導体膜６ｂは複数の島状の凹部８ｂに対応する複数の開口部７ｂを有する。複数の島状の凹部８ｂのそれぞれの上に複数の島状の第２の非晶質半導体膜１１ｂが設けられている。そのため、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８ｂと、第１の非晶質半導体膜６ｂの複数の開口部７ｂと、複数の島状の第２の非晶質半導体膜１１ｂとを千鳥状などの任意のパターンで配置することが可能になる。その結果、本実施の形態の光電変換素子１ｂにより、設計の自由度が向上された光電変換素子を提供することができる。
複数の島状の凹部８ｂ、第１の非晶質半導体膜６の複数の開口部７ｂ、複数の島状の第２のｉ型非晶質半導体膜１０ｂ、複数の島状の第２の非晶質半導体膜１１ｂ及び複数の島状の第２の電極１６ｂの配置パターンは、本実施の形態の千鳥状や実施の形態１の正方格子に限られず、三角格子または非周期的な配置等の他の配置パターンであってもよい。
（実施の形態４）
図１６（Ａ）及び図１６（Ｂ）を参照して、実施の形態４の光電変換素子１ｃについて説明する。本実施の形態の光電変換素子１ｃは、基本的には、図１に示す実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、本実施の形態の光電変換素子１ｃは、実施の形態１の光電変換素子１とは、複数の島状の凹部８ｃ（図示せず）、複数の島状の第２のｉ型非晶質半導体膜１０ｃ（図示せず）、複数の島状の第２の非晶質半導体膜１１ｃ及び複数の島状の第２の電極１６ｃの形状において異なる。
特定的には、本実施の形態の光電変換素子１ｃでは、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８ｃのそれぞれと、複数の島状の第２の非晶質半導体膜１１ｃのそれぞれと、第１の非晶質半導体膜６ｃの複数の開口部７ｃのそれぞれと、複数の島状の第２の電極１６ｃのそれぞれとは、第２の丸い角を有する長方形の形状を有する。本実施の形態における長方形の凹部８ｃの短辺の長さは、実施の形態１における円形の凹部８の直径と同じであるが、本実施の形態における長方形の凹部８ｃの長辺の長さは、実施の形態１における円形の凹部８の直径よりも大きい。本実施の形態における長方形の第２の非晶質半導体膜１１ｃの短辺の長さは、実施の形態１における円形の第２の非晶質半導体膜１１の直径と同じであるが、本実施の形態における長方形の第２の非晶質半導体膜１１ｃの長辺の長さは、実施の形態１における円形の第２の非晶質半導体膜１１の直径よりも大きい。本実施の形態における長方形の開口部７ｃの短辺の長さは、実施の形態１における円形の開口部７の直径と同じであるが、本実施の形態における長方形の開口部７ｃの長辺の長さは、実施の形態１における円形の開口部７の直径よりも大きい。本実施の形態における長方形の第２の電極１６ｃの短辺の長さは、実施の形態１における円形の第２の電極１６の直径と同じであるが、本実施の形態における長方形の第２の電極１６ｃの長辺の長さは、実施の形態１における円形の第２の電極１６の直径よりも大きい。
本実施の形態の光電変換素子１ｃでは、長方形の第２の非晶質半導体膜１１ｃの長辺の長さは、実施の形態１における円形の第２の非晶質半導体膜１１の直径よりも大きい。半導体基板２の第２の面２ｂ側から見たときに、本実施の形態における長方形の第２の非晶質半導体膜１１ｃは、実施の形態１における円形の第２の非晶質半導体膜１１よりも大きな面積を有している。そのため、第２の非晶質半導体膜１１ｃ及び第２の電極１６を通じて、半導体基板２内で生成されるキャリアを効率的に収集することができる。
本実施の形態の光電変換素子１ｃでは、長方形の第２の電極１６ｃの長辺の長さは、実施の形態１における円形の第２の電極１６の直径よりも大きい。そのため、図示しない外部配線と第２の電極１６ｃとの接触面積を大きくすることができる。本実施の形態の光電変換素子１ｃによれば、光電変換素子１ｃによって得られた電気エネルギーを低損失で外部配線に伝送することができる。
半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリアは、半導体基板２の第２の面２ｂ上に形成された複数の島状の第２の非晶質半導体膜１１ｃまたは第１の非晶質半導体膜６ｃへ移動する。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１ｃのそれぞれと第１の非晶質半導体膜６ｃの複数の開口部７ｃのそれぞれとは、第２の丸い角を有する長方形の形状を有している。そのため、複数の島状の第２の非晶質半導体膜１１ｃまたは第１の非晶質半導体膜６ｃのある特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。複数の島状の第２の非晶質半導体膜１１ｃまたは第１の非晶質半導体膜６ｃの温度上昇に起因する、複数の島状の第２の非晶質半導体膜１１ｃまたは第１の非晶質半導体膜６ｃが劣化すること、または、複数の島状の第２の非晶質半導体膜１１ｃまたは第１の非晶質半導体膜６ｃが半導体基板２から剥がれることを抑制することができる。
（実施の形態５）
図１７（Ａ）及び図１７（Ｂ）を参照して、実施の形態５の光電変換素子１ｄについて説明する。本実施の形態の光電変換素子１ｄは、基本的には、図１に示す実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、本実施の形態の光電変換素子１ｄは、実施の形態１の光電変換素子１とは、複数の島状の凹部８ｄ（図示せず）、複数の島状の第２のｉ型非晶質半導体膜１０ｄ（図示せず）、複数の島状の第２の非晶質半導体膜１１ｄ及び複数の島状の第２の電極１６ｄの形状において異なる。
特定的には、本実施の形態の変形例の光電変換素子１ｄでは、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８ｄのそれぞれは、正六角形の形状を有する。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２のｉ型非晶質半導体膜１０ｄのそれぞれは、正六角形の形状を有する。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１ｄのそれぞれは、正六角形の形状を有する。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜６ｄの複数の開口部７ｄのそれぞれは、正六角形の形状を有する。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の電極１６ｄのそれぞれは、正六角形の形状を有する。
半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８ｄのそれぞれは、他の多角形の形状、好ましくは、全ての角が鈍角である多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２のｉ型非晶質半導体膜１０ｄのそれぞれは、他の多角形の形状、好ましくは、全ての角が鈍角である多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１ｄのそれぞれは、他の多角形の形状、好ましくは、全ての角が鈍角である多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜６ｄの複数の開口部７ｄのそれぞれは、他の多角形の形状、好ましくは、全ての角が鈍角である多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の電極１６ｄのそれぞれは、他の多角形の形状、好ましくは、全ての角が鈍角である多角形の形状を有してもよい。
半導体基板２の第２の面２ｂ側から見たときに、複数の島状の凹部８ｄのそれぞれは、第２の丸い角を有する多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２のｉ型非晶質半導体膜１０ｄのそれぞれは、第２の丸い角を有する多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１ｄのそれぞれは、第２の丸い角を有する多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜６ｄの複数の開口部７ｄのそれぞれは、第２の丸い角を有する多角形の形状を有してもよい。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の電極１６ｄのそれぞれは、第２の丸い角を有する多角形の形状を有してもよい。
本実施の形態の光電変換素子１ｄでは、半導体基板２は第２の面２ｂに複数の島状の凹部８ｄを有する。複数の島状の凹部８ｄのそれぞれの上に複数の島状の第２の非晶質半導体膜１１ｄが設けられている。そのため、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１ｄのそれぞれと第１の非晶質半導体膜６ｄの複数の開口部７ｄのそれぞれとは、多角形または第２の丸い角を有する多角形の形状を有することが可能になる。その結果、本実施の形態の光電変換素子１ｄにより、設計の自由度が向上された光電変換素子を提供することができる。
複数の島状の第２の非晶質半導体膜１１ｄのそれぞれと、第１の非晶質半導体膜６ｄの複数の開口部７ｄのそれぞれとが、全ての角が鈍角である多角形または第２の丸い角を有する多角形の形状を有する。そのため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリアが、複数の島状の第２の非晶質半導体膜１１ｄまたは第１の非晶質半導体膜６ｄのある特定の部分に集中して、この特定の部分の温度が上昇することを抑制することができる。複数の島状の第２の非晶質半導体膜１１ｄまたは第１の非晶質半導体膜６ｄの温度上昇に起因する、複数の島状の第２の非晶質半導体膜１１ｄまたは第１の非晶質半導体膜６ｄが劣化すること、または、複数の島状の第２の非晶質半導体膜１１ｄまたは第１の非晶質半導体膜６ｄが半導体基板２から剥がれることを抑制することができる。
（実施の形態６）
次に、図１８から図２０を参照して、実施の形態６の光電変換素子１ｅについて説明する。本実施の形態の光電変換素子１ｅは、基本的には、図１に示す実施の形態１の光電変換素子１と同様の効果を得ることができるが、以下の点で異なる。
本実施の形態の複数の島状の凹部８ｅは、実施の形態１の複数の島状の凹部８よりも大きい。特定的には、半導体基板２の第２の面２ｂ側から見たときの半導体基板２の面積に対する複数の島状の凹部８ｅの面積の割合は、５０％以上９５％以下であり、好ましくは、５５％以上９０％以下であり、より好ましくは、６０％以上８０％以下である。本実施の形態では、複数の島状の凹部８ｅは、半導体基板２の第２の面２ｂに正方格子状に配置されている。複数の島状の凹部８ｅの配置パターンは、正方格子に限られない。
複数の島状の凹部８ｅのそれぞれは、半導体基板２の第２の面２ｂ側から見たときに、第２の丸い角を有する正方形の形状を有してもよい。複数の島状の第２のｉ型非晶質半導体膜１０ｅのそれぞれは、半導体基板２の第２の面２ｂ側から見たときに、第２の丸い角を有する正方形の形状を有してもよい。複数の島状の第２の非晶質半導体膜１１ｅのそれぞれは、半導体基板２の第２の面２ｂ側から見たときに、第２の丸い角を有する正方形の形状を有してもよい。第１の非晶質半導体膜６ｅの複数の開口部７ｅのそれぞれは、半導体基板２の第２の面２ｂ側から見たときに、第２の丸い角を有する正方形の形状を有してもよい。複数の島状の第２の電極１６ｅのそれぞれは、半導体基板２の第２の面２ｂ側から見たときに、第２の丸い角を有する正方形の形状を有してもよい。
複数の島状の凹部８ｅのそれぞれの上に、複数の島状の第２のｉ型非晶質半導体膜１０ｅが設けられる。複数の島状の第２のｉ型非晶質半導体膜１０ｅ上に複数の島状の第２の非晶質半導体膜１１ｅが設けられる。半導体基板２の第２の面２ｂ側から見たときの、半導体基板２の面積に対する、複数の島状の第２のｉ型非晶質半導体膜１０ｅの面積の割合及び複数の島状の第２の非晶質半導体膜１１ｅの面積の割合は、５０％以上９５％以下であり、好ましくは、５５％以上９０％以下であり、より好ましくは、６０％以上８０％以下である。本実施の形態では、複数の島状の第２のｉ型非晶質半導体膜１０ｅの端部と複数の島状の第２の非晶質半導体膜１１ｅの端部１２ｅとは、互いに隣り合う複数の島状の凹部８ｅの間の半導体基板２の第２の面２ｂ上の一部を覆っている。
互いに隣り合う複数の凹部８の間の半導体基板２の第２の面２ｂ上に、第１のｉ型非晶質半導体膜５ｅと第１の非晶質半導体膜６ｅが設けられている。半導体基板２の第２の面２ｂ側から見たときの、半導体基板２の面積に対する、第１のｉ型非晶質半導体膜５ｅの面積の割合及び第１の非晶質半導体膜６ｅの面積の割合は、５％以上５０％以下であり、好ましくは、１０％以上４５％以下であり、より好ましくは、２０％以上４０％以下である。本実施の形態では、第１のｉ型非晶質半導体膜５ｅの端部と第１の非晶質半導体膜６ｅの端部とは、複数の島状の第２のｉ型非晶質半導体膜１０ｅの端部と複数の島状の第２の非晶質半導体膜１１ｅの端部１２ｅを覆っている。第１のｉ型非晶質半導体膜５ｅの端部は、第１の非晶質半導体膜６ｅおよび第２の非晶質半導体膜１１ｅの双方に接している。第１の非晶質半導体膜６ｅと第２の非晶質半導体膜１１ｅとは第１のｉ型非晶質半導体膜５ｅによって分離されている。第１の非晶質半導体膜６ｅは第２の非晶質半導体膜１１ｅに接触していない。そのため、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
半導体基板２は、ｎ型またはｐ型の単結晶半導体基板であり得る。本実施の形態では、半導体基板２として、ｎ型単結晶シリコン基板が用いられている。第１の導電型を有する第１の非晶質半導体膜６ｅは、ｎ型またはｐ型の非晶質半導体膜であり得る。本実施の形態では、第１の非晶質半導体膜６ｅとして、ｎ型の非晶質シリコン膜が用いられている。本実施の形態では、第１の電極１５ｅは、ｎ電極として機能してもよい。第２の導電型を有する複数の島状の第２の非晶質半導体膜１１ｅは、ｐ型の非晶質半導体膜であり得る。本実施の形態では、第２の非晶質半導体膜１１ｅとして、ｐ型の非晶質シリコン膜が用いられている。本実施の形態では、第２の電極１６ｅは、ｐ電極として機能してもよい。
本実施の形態の光電変換素子１ｅの製造方法を簡潔に説明する。マスクを用いて、複数の島状の凹部８ｅが形成された半導体基板２の第２の面２ｂ上に、複数の島状の第２のｉ型非晶質半導体膜１０ｅと第２の非晶質半導体膜１１ｅとを形成する。それから、別のマスクを用いて、複数の島状の凹部８ｅの間の、半導体基板２上と第２の非晶質半導体膜１１ｅ上とに、第１のｉ型非晶質半導体膜５ｅと第１の非晶質半導体膜６ｅとを形成する。
半導体基板２の第２の面２ｂ側から見たときの、互いに隣り合う複数の島状の第２の非晶質半導体膜１１ｅの間において第２の非晶質半導体膜１１ｅによるキャリアの収集に寄与しない領域の最長距離ｗ３は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。本実施の形態の光電変換素子１ｅでは、第２の導電型を有する第２の非晶質半導体膜１１ｅによるキャリアの収集に寄与しない領域は、第２の非晶質半導体膜１１ｅが形成されていない領域である。本実施の形態の光電変換素子１ｅでは、複数の島状の凹部８ｅ及び複数の島状の第２の非晶質半導体膜１１ｅは正方格子状に配置されている。そのため、互いに隣り合う複数の島状の第２の非晶質半導体膜１１ｅの間において第２の非晶質半導体膜１１ｅによるキャリアの収集に寄与しない領域の最長距離ｗ３は、正方格子の対角線が延在する方向において隣り合う複数の島状の第２の非晶質半導体膜１１ｅの間の距離である。
本実施の形態の光電変換素子１ｅの効果を説明する。
本実施の形態の光電変換素子１ｅでは、複数の島状の凹部８ｅの底面及び側面に、ｐ型の第２の非晶質半導体膜１１ｅが設けられる。そのため、ｎ型単結晶半導体基板である半導体基板２とｐ型の第２の非晶質半導体膜１１ｅとの接合面積を増加させることができ、光電変換素子１ｅにおいてｐｎ接合またはｐｉｎ接合の接合面積を増加させることができる。その結果、光電変換素子１ｅによれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１ｅでは、複数の島状の凹部８ｅの底面及び側面に、ｐ型の第２の非晶質半導体膜１１ｅが設けられる。ｐ型の第２の非晶質半導体膜１１ｅは、入射面である半導体基板２の第１の面２ａの近くに位置され得る。半導体基板２に入射する光によって半導体基板２内に生成されるキャリア（特に、少数キャリアである正孔）が第２の非晶質半導体膜１１ｅに移動する距離は減少され得る。そのため、本実施の形態の光電変換素子１ｅによれば、半導体基板２に入射する光によって半導体基板２内に生成されるキャリア（特に、少数キャリアである正孔）を、第２の非晶質半導体膜１１ｅ及び第２の電極１６ｅを通じて効率的に収集することができる。その結果、光電変換素子１ｅによれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１ｅでは、ｎ型単結晶半導体基板である半導体基板２とｐ型の第２の非晶質半導体膜１１ｅとを含むｐｎ接合またはｐｉｎ接合が、複数の凹部８ｅ内に設けられる。そのため、ｎ型単結晶半導体基板である半導体基板２とｐ型の第２の非晶質半導体膜１１ｅとを含むｐｎ接合またはｐｉｎ接合は、複数の凹部８ｅの間の半導体基板２によって機械的に保護される。その結果、信頼性が高い光電変換素子１ｅを得ることができる。
本実施の形態の光電変換素子１ｅでは、半導体基板２は第２の面２ｂに複数の島状の凹部８ｅを有する。第１の非晶質半導体膜６ｅは、複数の島状の凹部８ｅに対応する複数の開口部７ｅを有する。複数の島状の凹部８ｅのそれぞれの上に複数の島状の第２の非晶質半導体膜１１ｅが設けられている。そのため、半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１ｅと第１の非晶質半導体膜６ｅの複数の開口部７ｅとを、複数の島状の凹部８ｅの配置パターンと同様の任意のパターンで配置することが可能になる。その結果、本実施の形態の光電変換素子１ｅにより、設計の自由度が向上された光電変換素子を提供することができる。
本実施の形態の光電変換素子１ｅでは、半導体基板２の第２の面２ｂ側から見たときの、互いに隣り合う複数の島状の第２の非晶質半導体膜１１ｅの間において第２の非晶質半導体膜１１ｅによるキャリアの収集に寄与しない領域の最長距離ｗ３は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリア（本実施の形態では正孔）の半導体基板２内における拡散長以下であってもよい。そのため、この少数キャリアを複数の島状の第２の非晶質半導体膜１１ｅ及び第２の電極１６ｅを通じて効率的に収集することができる。例えば、互いに隣り合う複数の島状のｐ型の第２の非晶質半導体膜１１ｅの間において第２の非晶質半導体膜１１ｅによるキャリアの収集に寄与しない領域の最長距離ｗ３を、ｎ型単結晶半導体基板である半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアである正孔の半導体基板２内における拡散長以下とする。そのため、この少数キャリアである正孔をｐ型の複数の島状の第２の非晶質半導体膜１１ｅ及び第２の電極１６ｅを通じて効率的に収集することができる。
半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）は、半導体基板２の第２の面２ｂ上に形成された第１の非晶質半導体膜６ｅまたは複数の島状の第２の非晶質半導体膜１１ｅへ移動する。半導体基板２の第２の面２ｂ側から見たときに、複数の島状の第２の非晶質半導体膜１１ｅのそれぞれと第１の非晶質半導体膜６ｅの複数の開口部７ｅのそれぞれとは、第２の丸い角を有する正方形の形状を有している。そのため、複数の島状の第２の非晶質半導体膜１１ｅまたは第１の非晶質半導体膜６ｅの特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。複数の島状の第２の非晶質半導体膜１１ｅまたは第１の非晶質半導体膜６ｅの温度上昇に起因する、複数の島状の第２の非晶質半導体膜１１ｅ若しくは第１の非晶質半導体膜６ｅが劣化すること、または、複数の島状の第２の非晶質半導体膜１１ｅ若しくは第１の非晶質半導体膜６ｅが半導体基板２から剥がれることを抑制することができる。
エッチングによって半導体基板２に複数の島状の凹部８ｅを形成すると、複数の島状の凹部８ｅに表面荒れが生じることがある。この複数の島状の凹部８ｅにおける表面荒れを除去するために、エッチングによって半導体基板２に複数の島状の凹部８ｅを形成した後に、表面荒れを除去する工程を行ってもよい。表面荒れを除去する工程の後に、複数の島状の凹部８ｅの底面及び側面に、ｐ型の第２の非晶質半導体膜１１ｅを形成すると、ｐ型の第２の非晶質半導体膜１１ｅにおいてキャリア（特に、少数キャリアである正孔）が再結合することを抑制することができる。そのため、光電変換素子１ｅにおいて光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の第１の変形例として、半導体基板２、第１の非晶質半導体膜６ｅ、第２の非晶質半導体膜１１ｅとして、それぞれ、ｎ型単結晶シリコン基板、ｐ型非晶質半導体膜、ｎ型非晶質半導体膜が用いられてもよい。このように、半導体基板２の面積に対するｎ型の第２の非晶質半導体膜１１ｅの面積の割合を大きくすると、向上したパッシベーションを有する光電変換素子を得ることができる。
本実施の形態の第１の変形例において、半導体基板２の第２の面２ｂ側から見たときの第１の非晶質半導体膜６ｅによるキャリアの収集に寄与しない領域の最長距離ｗ４は、半導体基板２に入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。本実施の形態の第１の変形例において、第１の導電型を有する第１の非晶質半導体膜６ｅによるキャリアの収集に寄与しない領域は、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜１１ｅが形成された領域である。そのため、第１の非晶質半導体膜６ｅによるキャリアの収集に寄与しない領域の最長距離ｗ４は、島状の第２の非晶質半導体膜１１ｅ内の最大長さである。
半導体基板２の第２の面２ｂ側から見たときの第１の非晶質半導体膜６ｅによるキャリアの収集に寄与しない領域の最長距離ｗ４を、半導体基板２に入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とする。そのため、この少数キャリアを、第１の非晶質半導体膜６ｅ及び第１の電極１５ｅを通じて効率的に収集することができる。例えば、半導体基板２の第２の面２ｂ側から見たときのｐ型の第１の非晶質半導体膜６ｅによるキャリアの収集に寄与しない領域の最長距離ｗ４を、ｎ型単結晶半導体基板である半導体基板２に入射する光によって半導体基板２内に生成される少数キャリア（正孔）の半導体基板２内における拡散長以下とする。そのため、この少数キャリア（正孔）をｐ型の第１の非晶質半導体膜６ｅ及び第１の電極１５ｅを通じて効率的に収集することができる。
本実施の形態の第２の変形例として、半導体基板２、第１の非晶質半導体膜６ｅ、第２の非晶質半導体膜１１ｅとして、それぞれ、ｐ型単結晶シリコン基板、ｐ型非晶質半導体膜、ｎ型非晶質半導体膜が用いられてもよい。本実施の形態の第３の変形例として、半導体基板２、第１の非晶質半導体膜６ｅ、第２の非晶質半導体膜１１ｅとして、それぞれ、ｐ型単結晶シリコン基板、ｎ型非晶質半導体膜、ｐ型非晶質半導体膜が用いられてもよい。本実施の形態の第４の変形例として、第１のｉ型非晶質半導体膜５ｅ及び第２のｉ型非晶質半導体膜１０ｅを設けなくてもよい。
［付記］
（１）ここで開示された実施形態は、第１の面と第１の面と反対側の第２の面とを有する半導体基板と、第１の非晶質半導体膜と、複数の島状の第２の非晶質半導体膜と、第１の電極と、複数の第２の電極とを備える光電変換素子である。半導体基板は、第２の面に複数の島状の凹部を有する。半導体基板は、単結晶半導体基板である。第１の非晶質半導体膜は、互いに隣り合う複数の島状の凹部の間の第２の面上に設けられる。第１の非晶質半導体膜は、第１の導電型を有する。第１の非晶質半導体膜は、複数の島状の凹部に対応する複数の開口部を有する。複数の島状の第２の非晶質半導体膜は、複数の島状の凹部のそれぞれの上に設けられる。第２の非晶質半導体膜は第１の導電型とは異なる第２の導電型を有する。第１の電極は、第１の非晶質半導体膜上に設けられる。複数の第２の電極は、複数の島状の第２の非晶質半導体膜のそれぞれの上に設けられる。ここで開示された実施形態の光電変換素子によれば、第１の非晶質半導体膜と複数の島状の第２の非晶質半導体膜との面積比やパターン形状を自由に変更することができ、設計の自由度が向上された光電変換素子を提供することができる。
（２）ここで開示された実施形態の光電変換素子において、複数の島状の凹部の底部は、第２の面に対して略垂直な断面において、第１の丸い角を有していてもよい。複数の島状の凹部の底部は、第１の丸い角を有している。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリア（電子または正孔）が、複数の島状の第２の非晶質半導体膜のある特定の部分に集中して、この特定の部分の温度が上昇することを抑制することができる。複数の島状の第２の非晶質半導体膜の温度上昇に起因する、複数の島状の第２の非晶質半導体膜が劣化すること、または、複数の島状の第２の非晶質半導体膜が半導体基板から剥がれることを抑制することができる。
（３）ここで開示された実施形態の光電変換素子において、第１の丸い角の曲率半径は、０μｍより大きく１０μｍ以下であってもよい。複数の島状の凹部の底部は、０μｍより大きく１０μｍ以下の曲率半径を有する第１の丸い角を有している。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリア（電子または正孔）が、複数の島状の第２の非晶質半導体膜のある特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。複数の島状の第２の非晶質半導体膜の温度上昇に起因する、複数の島状の第２の非晶質半導体膜が劣化すること、または、複数の島状の第２の非晶質半導体膜が半導体基板から剥がれることをさらに抑制することができる。
（４）ここで開示された実施形態の光電変換素子において、半導体基板の第２の面側から見たときに、複数の島状の凹部及び複数の島状の第２の非晶質半導体膜は、格子状または千鳥状に配置されていてもよい。ここで開示された実施形態の光電変換素子により、設計の自由度が向上された光電変換素子を提供することができる。
（５）ここで開示された実施形態の光電変換素子において、半導体基板の第２の面側から見たときに、複数の島状の第２の非晶質半導体膜のそれぞれと第１の非晶質半導体膜の複数の開口部のそれぞれとの少なくとも１つは、円形、多角形または第２の丸い角を有する多角形の形状を有してもよい。ここで開示された実施形態の光電変換素子により、設計の自由度が向上された光電変換素子を提供することができる。また、半導体基板の第２の面側から見たときに、複数の島状の第２の非晶質半導体膜のそれぞれと第１の非晶質半導体膜の複数の開口部のそれぞれとの少なくとも１つは、円形、多角形または第２の丸い角を有する多角形の形状を有している。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリア（電子または正孔）が、複数の島状の第２の非晶質半導体膜や第１の非晶質半導体膜のある特定の部分に集中して、この特定の部分の温度が上昇することを抑制することができる。複数の島状の第２の非晶質半導体膜または第１の非晶質半導体膜の温度上昇に起因する、複数の島状の第２の非晶質半導体膜若しくは第１の非晶質半導体膜が劣化すること、または、複数の島状の第２の非晶質半導体膜若しくは第１の非晶質半導体膜が半導体基板から剥がれることを抑制することができる。
（６）ここで開示された実施形態の光電変換素子において、半導体基板の第２の面側から見たときの、第１の非晶質半導体膜によるキャリアの収集に寄与しない領域の最長距離、または、互いに隣り合う複数の島状の第２の非晶質半導体膜の間において第２の非晶質半導体膜によるキャリアの収集に寄与しない領域の最長距離は、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアの半導体基板内における拡散長以下であってもよい。半導体基板の第２の面側から見たときの、第１の非晶質半導体膜によるキャリアの収集に寄与しない領域の最長距離、または、互いに隣り合う複数の島状の第２の非晶質半導体膜の間において第２の非晶質半導体膜によるキャリアの収集に寄与しない領域の最長距離を、半導体基板の第１の面側からに入射する光によって半導体基板内に生成される少数キャリアの半導体基板内における拡散長以下とする。そのため、この少数キャリアを、第１の電極または第２の電極によって効率的に収集することができる。
（７）ここで開示された実施形態の光電変換素子において、半導体基板と第１の非晶質半導体膜との間に第１のｉ型非晶質半導体膜をさらに備えていてもよい。第１のｉ型非晶質半導体膜は、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリア（電子または正孔）が再結合することを低減する。そのため、本実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（８）ここで開示された実施形態の光電変換素子において、半導体基板と第２の非晶質半導体膜との間に第２のｉ型非晶質半導体膜をさらに備えていてもよい。第２のｉ型非晶質半導体膜は、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリア（電子または正孔）が再結合することを低減する。そのため、本実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 光電変換素子、２ 半導体基板、２ａ 第１の面、２ｂ 第２の面、３ 第３の非晶質半導体膜、４ 反射防止膜、５，５ｅ 第１のｉ型非晶質半導体膜、６，６ｂ，６ｃ，６ｄ，６ｅ 第１の非晶質半導体膜、７，７ｂ，７ｃ，７ｄ，７ｅ 開口部、８，８ａ，８ｂ，８ｃ，８ｄ，８ｅ 凹部、９ 端部、１０，１０ｂ，１０ｅ 第２のｉ型非晶質半導体膜、１１，１１ｂ，１１ｃ，１１ｄ，１１ｅ 第２の非晶質半導体膜、１２ｅ 端部、１５，１５ｅ 第１の電極、１６，１６ｂ，１６ｃ，１６ｄ，１６ｅ 第２の電極、１８ 第１の丸い角、３１ 第１のマスク、３３ 第２のマスク。

Claims (6)

  1. 第１の面と前記第１の面と反対側の第２の面とを有する半導体基板を備え、前記半導体基板は前記第２の面に複数の島状の凹部を有し、前記半導体基板は単結晶半導体基板であり、さらに、
    互いに隣り合う前記複数の島状の凹部の間の前記第２の面上に設けられた第１の非晶質半導体膜を備え、前記第１の非晶質半導体膜は第１の導電型を有し、前記第１の非晶質半導体膜は、前記複数の島状の凹部に対応する複数の開口部を有し、さらに、
    前記複数の島状の凹部は、側面部および底面部を含み、
    前記複数の島状の凹部のそれぞれの上に設けられた複数の島状の第２の非晶質半導体膜を備え、前記第２の非晶質半導体膜は前記第１の導電型とは異なる第２の導電型を有し、
    前記側面部および底面部において、前記半導体基板と前記第２の非晶質半導体膜との間に挟まれるように設けられた複数の島状ｉ型非晶質半導体膜を有し、
    前記複数の島状の第２の非晶質半導体膜は、前記複数の島状ｉ型非晶質半導体膜を介して前記側面部および前記底面部に接するように設けられ、前記半導体基板からキャリアを収集可能とし、
    さらに、
    前記第１の非晶質半導体膜上に設けられた第１の電極と、
    前記複数の島状の第２の非晶質半導体膜のそれぞれの上に設けられた複数の第２の電極とを備え、
    前記複数の島状の第２の非晶質半導体膜の端部、および、前記複数の島状ｉ型非晶質半導体膜の端部は、前記複数の開口部に隣接する前記第１の非晶質半導体膜の端部と重なるように覆う覆い端部を有し、
    前記半導体基板の断面方向から見た場合、前記第２の電極は、前記複数の島状の凹部の中に埋まるように、かつ、前記覆い端部上にも設けられ、Ｔ字型の形状を有する、光電変換素子。
  2. 前記複数の島状の凹部の底部は、前記第２の面に対して略垂直な断面において、第１の丸い角を有する、請求項１に記載の光電変換素子。
  3. 前記半導体基板の前記第２の面側から見たときに、前記複数の島状の凹部及び前記複数の島状の第２の非晶質半導体膜は、格子状または千鳥状に配置される、請求項１または請求項２に記載の光電変換素子。
  4. 前記半導体基板の前記第２の面側から見たときに、前記複数の島状の第２の非晶質半導体膜のそれぞれと前記第１の非晶質半導体膜の前記複数の開口部のそれぞれとの少なくとも１つは、円形、多角形または第２の丸い角を有する多角形の形状を有する、請求項１から請求項３のいずれか一項に記載の光電変換素子。
  5. 前記半導体基板の前記第２の面側から見たときの、前記第１の非晶質半導体膜によるキャリアの収集に寄与しない領域の最長距離、または、互いに隣り合う前記複数の島状の第２の非晶質半導体膜の間において前記第２の非晶質半導体膜によるキャリアの収集に寄与しない領域の最長距離は、前記半導体基板の前記第１の面側から入射する光によって前記半導体基板内に生成される少数キャリアの前記半導体基板内における拡散長以下である、請求項１から請求項４のいずれか一項に記載の光電変換素子。
  6. 前記半導体基板と前記第１の非晶質半導体膜との間に第１のｉ型非晶質半導体膜をさらに備える、請求項１から請求項５のいずれか一項に記載の光電変換素子。
JP2017505302A 2015-03-11 2016-03-04 光電変換素子 Active JP6770947B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015048367 2015-03-11
JP2015048367 2015-03-11
PCT/JP2016/056789 WO2016143698A1 (ja) 2015-03-11 2016-03-04 光電変換素子

Publications (2)

Publication Number Publication Date
JPWO2016143698A1 JPWO2016143698A1 (ja) 2017-12-21
JP6770947B2 true JP6770947B2 (ja) 2020-10-21

Family

ID=56880481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017505302A Active JP6770947B2 (ja) 2015-03-11 2016-03-04 光電変換素子

Country Status (2)

Country Link
JP (1) JP6770947B2 (ja)
WO (1) WO2016143698A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7183245B2 (ja) * 2018-02-23 2022-12-05 株式会社カネカ 太陽電池の製造方法
JP7237920B2 (ja) * 2018-02-23 2023-03-13 株式会社カネカ 太陽電池の製造方法
CN116741850A (zh) 2022-06-08 2023-09-12 浙江晶科能源有限公司 一种太阳能电池及光伏组件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492478A (ja) * 1990-08-07 1992-03-25 Sharp Corp 光電変換装置
EP2239788A4 (en) * 2008-01-30 2017-07-12 Kyocera Corporation Solar battery element and solar battery element manufacturing method
JP2009188355A (ja) * 2008-02-08 2009-08-20 Sanyo Electric Co Ltd 太陽電池
JP5485062B2 (ja) * 2010-07-30 2014-05-07 三洋電機株式会社 太陽電池の製造方法及び太陽電池
CN102856328B (zh) * 2012-10-10 2015-06-10 友达光电股份有限公司 太阳能电池及其制作方法
CN104995742B (zh) * 2013-03-28 2017-03-08 夏普株式会社 光电转换元件
JP2015191962A (ja) * 2014-03-27 2015-11-02 三菱電機株式会社 太陽電池およびその製造方法

Also Published As

Publication number Publication date
JPWO2016143698A1 (ja) 2017-12-21
WO2016143698A1 (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
JP5347409B2 (ja) 太陽電池及びその製造方法
KR101258968B1 (ko) 태양 전지 및 태양 전지의 제조 방법
JP2009135338A (ja) 太陽電池及び太陽電池の製造方法
US20100218821A1 (en) Solar cell and method for manufacturing the same
KR101751946B1 (ko) 태양 전지 모듈
JP2016122749A (ja) 太陽電池素子および太陽電池モジュール
JP6770947B2 (ja) 光電変換素子
JP2013120863A (ja) 太陽電池の製造方法
US11515436B2 (en) Photovoltaic device and photovoltaic unit
US8889981B2 (en) Photoelectric device
WO2012132835A1 (ja) 太陽電池
US20110168226A1 (en) Solar cell module and method of manufacturing the same
JP4641858B2 (ja) 太陽電池
JP6476015B2 (ja) 光電変換素子およびその製造方法
JP2005260157A (ja) 太陽電池セルおよび太陽電池モジュール
WO2014042109A1 (ja) 光電変換素子および光電変換素子の製造方法
KR101995834B1 (ko) 태양 전지 및 그 제조 방법
JP6564199B2 (ja) 裏面電極型光電変換素子および裏面電極型光電変換素子の製造方法
WO2017038733A1 (ja) 光電変換素子
KR101122048B1 (ko) 태양 전지 및 그 제조 방법
WO2022145283A1 (ja) 太陽電池セル及び太陽電池セル製造方法
JP6906195B2 (ja) 太陽電池
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
TWI462308B (zh) 半導體光電元件及其製造方法
KR20110074252A (ko) 박막 태양전지 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6770947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150