TWI462308B - 半導體光電元件及其製造方法 - Google Patents

Description

半導體光電元件及其製造方法

本發明大體係關於光電元件，且更特定言之係關於半導體光電元件及其製造方法。

基於地球上有限的資源及對能量之需求與日俱增，人類對於能源開發之關注更是大幅提升。近年來，太陽能已成為最重要可用能源之一。能夠將太陽能轉換成電能之光電元件，例如太陽能電池，已受到相當大的關注。太陽能電池可製造於例如矽(Si)晶圓之半導體晶圓上。大體而言，半導體太陽能電池可包括在p型半導體與n型半導體間的p-n接面。在太陽能電池中，光子提供能量以激發出電子-電洞對。所產生之電子及電洞可分別朝著p型及n型半導體移動，且隨後聚集在獨立的觸點中。當光入射於太陽能電池上時，可產生電流且可形成電壓。

轉換效率可為太陽能電池效能的重要指標，其通常被表示成太陽能電池之電輸出與入射光之量的比率。大體而言，轉換效率愈高，太陽能轉換成電能之轉換損耗愈小。因此，可能需要一具有相對較高之轉換效率的半導體光電元件。亦可能需要一製造具有相對較高之轉換效率的半導體光電元件之方法。

本發明係關於可達到相對較高的轉換效率之半導體光電元件及其製造方法。

根據本發明之一範例，提供一種半導體光電元件，其包含：一半導體基板，其具有一第一表面及一第二表面，該第一表面與該第二表面彼此相對；複數個溝渠，該等溝渠自該第一表面延伸至該半導體基板中，該第一表面為一大體平坦的表面；一摻雜區，其位於該半導體基板中且靠近該第一表面及該複數個溝渠；一第一傳導層，其位於該半導體基板上方，且至少填滿部分之該複數個溝渠；以及一第二傳導層，其位於該半導體基板之該第二表面上，其中該半導體基板與該第一傳導層的材料不同。

根據本發明之另一範例，提供一種半導體光電元件，其包含：一半導體基板；一紋理結構，其位於該半導體基板上方，該紋理結構包括複數個角錐狀物；複數個溝渠，該等溝渠延伸至該半導體基板中，該等溝渠中之每一者處於該複數個角錐狀物中之至少兩個相鄰角錐狀物之間；一摻雜區，其位於該半導體基板中且靠近該複數個溝渠；一第一傳導層，其位於該紋理結構上方，且至少填滿部分之該複數個溝渠；以及一第二傳導層，其位於該半導體基板下方，其中該半導體基板與該第一傳導層的材料不同。

根據本發明之另一範例，提供一種製造一半導體光電元件之方法，該方法包含：提供具有一第一表面及一第二表面之半導體基板，該第一表面與該第二表面彼此相對；蝕刻該半導體基板以在溝渠該半導體基板中形成複數個溝渠；在該半導體基板中靠近該第一表面及該複數個溝渠處形成一摻雜區；在該半導體基板上方形成一第一傳導層， 且該第一傳導層至少填滿部分之該複數個溝渠；以及在該半導體基板之該第二表面上形成一第二傳導層，其中該半導體基板與該第一傳導層的材料不同。

根據本發明之另一範例，提供一種製造一半導體光電元件之方法，該方法包含：提供一半導體基板；在該半導體基板上方形成一紋理結構，該紋理結構包括複數個角錐狀物；蝕刻該紋理結構以在該半導體基板中形成複數個溝渠，該等溝渠中之每一者處於該複數個角錐狀物之至少兩個相鄰角錐狀物之間；在經紋理化之半導體基板中靠近該複數個溝渠處形成一摻雜區；在該紋理結構上方形成一第一傳導層，且該第一傳導層至少填滿部分之該複數個溝渠；以及在經紋理化之半導體基板下方形成一第二傳導層，其中該半導體基板與該第一傳導層的材料不同。

本發明之附加特徵及優點將於隨後之敘述中加以陳述部分之特徵及優點，且自敘述可明顯得知部份之特徵及優點，或可藉由對本發明之實踐而習得部份之特徵及優點。本發明之特徵及優點將經由在所附申請專利範圍中特別指出之元件及組合而實現及獲得。

應瞭解前述之大體描述及隨後之詳細描述僅為例示性及說明性的且不對所主張的本發明加以限制。

結合隨附圖式進行閱讀將更佳地瞭解前文所述之本發明的【發明內容】及以下【實施方式】。為達成闡示本發明之目的，在圖式中展示了目前為較佳的實施例。然而應瞭解， 本發明不限於所示之精確配置及手段。

現將詳細參考本發明之當前實施例，該等實施例之範例於隨附圖式中示明。圖式中盡可能地使用相同參考數字來代表相同或類似部分。

圖1A至圖1F為說明製造根據本發明之一範例的半導體光電元件之方法的橫截面圖。參考圖1A，提供可包含p型雜質之基板10。在一範例中，基板10可包括矽晶圓、砷化鎵(GaAs)晶圓及磷化鋅(ZnP)晶圓中之一者。基板10之電阻率(ρ)可在大致0.01至20歐姆-公分(Ω-cm)之範圍內，但此範圍可隨其他應用而有所改變。此外，基板10可具有在大致180至230微米(μm)之範圍內的厚度，但此厚度可更薄或更厚。

參考圖1B，可自基板10之第一表面13而在基板10中形成複數個溝渠12。基板10之第一表面13可為平坦表面。溝渠12可藉由諸如電化學蝕刻(electrochemical etching；ECE)製程之濕式蝕刻製程形成。在一範例中，適用於電化學蝕刻製程之蝕刻溶液可包括酸，例如，氟化氫(HF)、二甲基甲醯胺(DMF)、HF與去離子水(H₂ O)之混合物、DMF與H₂ O之混合物、HF與乙醇(C₂ H₅ OH)之混合物及HF、DMF與H₂ O之混合物中之一者。另外，溝渠12可藉由乾式蝕刻製程並配合遮罩而形成。溝渠12中之每一者的寬度可在大致0.1至10μm之範圍內，且直接相鄰之溝渠12之間的距離可在大致0.1至100μm之範圍內。此外，溝渠12中之每一者自基板10之第一表面13起算的深度可在 大致0.1至200μm之範圍內。

圖1G及圖1H為分別展示圖1B中所示之溝渠12之橫截面圖及平面俯視圖的例示性掃描電子顯微鏡(scanning electron microscope；SEM)照片。參考圖1G，溝渠12中之每一者可具有側面陡峭之輪廓。具體言之，在一範例中，溝渠12中之每一者可包括陡峭或垂直的側壁12-1。參考圖1H，複數個溝渠12可隨機分布在基板10上方。

參考圖1C，可藉由例如擴散、磊晶及植入製程之一或其他適當製程而將摻雜區14形成於第一表面13及複數個溝渠12之表面附近。在一範例中，摻雜區14可藉由使用三氯氧磷(POCl₃ )氣體在攝氏大致840度(℃)之溫度下持續大致二十分鐘的擴散製程而被重度摻雜有n型雜質。n型雜質之濃度可為大致10¹⁸ cm^-3 。此外，摻雜區14自第一表面13及溝渠12之表面(未標號)的厚度可在大致0.1至0.2μm之範圍內，但此範圍可隨其他應用而有所改變。

參考圖1D，塗層16可藉由化學氣相沈積(chemical vapor deposition；CVD)製程、濺鍍製程或其他適當製程而形成於基板10上方。塗層16可在第一表面13及溝渠12上方等形地延伸。在一範例中，塗層16可包括抗反射材料，例如氮化矽(SiN_x )及氧化矽(例如二氧化矽，SiO₂ )中之一者。此外，塗層16之厚度可為大致0.08μm，但此厚度可更薄或更厚。

參考圖1E，第一傳導層18可藉由絲網印刷(screen printing)、電鍍(electro plating)、濺鍍(sputtering)及蒸 鍍製程(evaporating process)之一或其他適當製程而形成於基板10上方。在本範例中，隨後可形成光電元件之第一電極層的第一傳導層18可包括一包含鋁(Al)及銀(Ag)中之一者的圖案化結構。在另一範例中，該第一傳導層18可包括一包含氧化銦錫(ITO)及氧化銦鋅(IZO)中之一者的非圖案化結構。該第一傳導層18之厚度可在大致0.3至5μm之範圍內，但此範圍可隨其他應用而有所改變。此外，溝渠12中之一些可完全被該第一傳導層18覆蓋，而溝渠12中之另一些可僅被部分覆蓋。

參考圖1F，第二傳導層19可藉由絲網印刷、電鍍、濺鍍及蒸鍍製程之一或其他適當製程而形成於基板10之第二表面15上。在一範例中，該第二傳導層19可包括Al及Ag中之一者。該第二傳導層19之厚度可為大致0.3μm，但此厚度可更薄或更厚。隨後，可在大致500℃至950℃之範圍內的溫度下進行大致10分鐘的退火處理，例如快速高熱退火(rapid thermal annealing；RTA)處理。該第二傳導層19可隨後形成光電元件之第二電極層。

圖2A及圖2B為說明製造根據本發明之另一範例的半導體光電元件之方法的橫截面圖。參考圖2A，可依序形成基板20、複數個溝渠22及摻雜區24。基板20、溝渠22及摻雜區24可分別類似於參考圖1A、圖1B及圖1C所描述及所說明之基板10、溝渠12及摻雜區14，因此無需作進一步論述。

第一傳導層26可藉由絲網印刷、電鍍、濺鍍及蒸鍍製程 之一或其他適當製程而形成於基板20上方。在一範例中，隨後可成為光電元件之第一電極層的該第一傳導層26可包括Al、Ag、ITO及IZO中之一者。該第一傳導層26自基板20之第一表面23起算的厚度可在大致0.3至5mm之範圍內。此外，溝渠22中之一些可完全被該第一傳導層26覆蓋，而溝渠22中之另一些可僅被部分覆蓋。

參考圖2B，塗層28可藉由化學氣相沈積(CVD)製程、濺鍍製程或其他適當製程而形成於基板20上方。塗層28可沿第一表面23及第一傳導層26等形地延伸。在一範例中，塗層28可包括抗反射材料，諸如氮化矽(SiN_x )及二氧化矽(SiO₂ )中之一者。此外，塗層28之厚度可為大致0.08μm，但此厚度可更薄或更厚。

第二傳導層29可藉由絲網印刷、電鍍、濺鍍及蒸鍍製程之一或其他適當製程而形成於基板20之第二表面25上。該第二傳導層29可隨後成為光電元件之第二電極層。參考圖2A及圖2B所描述及所說明之範例可類似於參考圖1A至圖1F所描述及所說明之範例，不同之處在於，例如，第一傳導層26比塗層28更早形成。然而在其他範例中，第二傳導層29形成之時間可早於第一傳導層26及塗層28。

圖3A至圖3F為說明製造根據本發明之又一範例的半導體光電元件之方法的橫截面圖。參考圖3A，提供可類似於參考圖1A所描述及所說明之基板10的基板30。參考圖3B，可藉由(例如)一蝕刻製程而形成紋理結構31。在一範例中紋理結構31可包括複數個角錐狀物。角錐狀物之尺 寸範圍可介於面積大致5×5μm² 且高度大致為3至4μm之較小基座至面積大致為10×10μm² 且高度大致為6至7μm之較大基座。此外，該蝕刻製程可包括使用例如1.5莫耳(1.5M)KOH溶液在大致80℃之溫度下持續大致20分鐘的各向異性蝕刻製程。在可自基板30之第一表面33起而蝕刻基板30的各向異性蝕刻製程中，沿方向[100]之蝕刻速度可大於沿方向[111]之蝕刻速度。

參考圖3C，複數個溝渠32可形成於基板30中。在一範例中，溝渠32可藉由電化學蝕刻(ECE)製程以類似於參考圖1B所描述及所說明之方式而形成。此外，溝渠32之大小及尺寸參數可類似於參考圖1B所描述及所說明之溝渠12的大小及尺寸參數。

參考圖3D，摻雜區34可形成於第一表面33及複數個溝渠32之表面附近。接著，參考圖3E，塗層36及第一傳導層38可形成於基板30上方。在本範例中，可早於第一傳導層38形成之塗層36可在第一表面33及溝渠32上方等形地延伸。在另一範例中，可晚於第一傳導層38形成之塗層36可在第一表面33及第一傳導層38上方延伸。摻雜區34、塗層36及第一傳導層38之製造過程及結構可分別類似於參考圖1C、圖1D及圖1E所描述及所說明之摻雜區14、塗層16及第一傳導層18。

參考圖3F，第二傳導層39可形成於基板30之第二表面35上。該第二傳導層39之製造過程及結構可類似於參考圖1F所描述及所說明之第二傳導層19。

圖4A至圖4G為說明製造根據本發明之另一範例的半導體光電元件之方法的正面透視圖。參考圖4A，提供可摻雜有p型雜質的基板40。基板40之結構及電性特徵可類似於參考圖3A所描述及所說明之基板30。

參考圖4B，可形成一呈例如複數個角錐狀物之形態的紋理結構41。該紋理結構41之製造過程可類似於參考圖3B所描述及所說明之紋理結構31。接著，參考圖4C，複數個溝渠42可形成於基板40中，該複數個溝渠42之大多數可位於該複數個角錐狀物中之至少兩個相鄰角錐狀物之間。溝渠42可以類似於參考圖3C所描述及所說明之用於形成溝渠32之製程的製程而形成。

參考圖4D，摻雜區44可形成於基板40之第一表面43及複數個溝渠42之表面的附近。在一範例中，摻雜區44可藉由一使用POCl₃ 氣體之擴散製程而摻雜有n型雜質。摻雜區44之尺寸參數及電性特徵可類似於參考圖3D所描述及所說明之摻雜區34之尺寸參數及電性特徵。

參考圖4E，傳導層49可藉由例如蒸鍍製程及隨後的退火製程而形成於基板60之第二表面65上。退火製程，例如快速熱退火(RTA)處理，可在大致500℃之溫度下進行大致10分鐘。傳導層49可隨後成為光電元件之第二電極。

參考圖4F-1，包括諸如ITO之聚合材料之另一傳導層48-1可藉由(例如)射頻(radio frequency；RF)濺鍍製程而形成於基板40上方。在一範例中，隨後可成為第一電極之傳導層48-1可具有大致0.3μm之厚度。或者，參考圖 4F-2，包括諸如Al之金屬材料之傳導層48-2可藉由(例如)蒸鍍製程而形成於基板40上方。在一範例中，傳導層48-2可具有大致1μm之厚度，但此厚度可更薄或更厚。

參考圖4G，塗層46可藉由(例如)電漿增強化學氣相沈積(PECVD)製程而形成於基板60上方。在一範例中，塗層46可包括諸如Si₃ N₄ 之抗反射材料。此外，塗層46之厚度可為大致0.08μm，但此厚度可更薄或更厚。熟習此項技術者應瞭解，在特定應用中可以所需的順序執行用於形成傳導層49、傳導層48-1或傳導層48-2及塗層46之步驟。

圖5A及圖5B為展示在入射光之各種波長下的反射率之實驗結果的曲線圖。參考圖5A，第一曲線51可表示未形成溝渠之基板之反射率。第二曲線52可表示諸如圖1B中所說明之基板10的基板的反射率，其中已基於一使用2MHF作為蝕刻溶液、施加具有大致1毫安培/平方公分(mA/cm² )之電流密度的電流達一小時之電化學蝕刻製程形成複數個溝渠。因此形成之溝渠可具有大致0.1μm之深度。同樣，在類似的蝕刻製程下，第三曲線53可表示在大致3mA/cm² 之電流密度下溝渠深度可達4μm之情況下的基板之反射率，且第四曲線54可表示在5mA/cm² 之電流密度下溝渠深度可達8μm之情況下的基板之反射率。實驗結果可揭示基板之反射率可隨溝渠深度增加而減小，而反射率減少可接著導致電流密度增加。此外，若入射光具有大致400nm至800nm之波長，基於電化學蝕刻製程而形 成溝渠之基板之反射率可在大致10%至40%的範圍內。

參考圖5B，第一曲線61可表示未形成圖案化結構及溝渠之情況下的基板之反射率。第二曲線62可表示諸如圖4B中所說明之基板40的基板之反射率，其中使用KOH作為蝕刻溶液在溝渠形成之前形成了一圖案化結構。第三曲線63可表示諸如圖4C所說明之基板40的基板之反射率，其中使用KOH溶液形成了一圖案化結構，且隨後基於一使用2M HF作為蝕刻溶液、施加了具有大致1mA/cm² 之電流密度的電流達一小時之電化學蝕刻製程形成了複數個溝渠。第四曲線64可表示其中使用KOH溶液形成一圖案化結構且隨後基於一使用2M HF作為蝕刻溶液、施加了具有大致5mA/cm² 之電流密度的電流達一小時之電化學蝕刻製程形成複數個溝渠的基板之反射率。實驗結果可揭示在形成一圖案化結構之情況下基板之反射率可減小。此外，若入射光具有大致400nm至800nm之波長，具有一圖案化結構之基板的反射率可在大致5%至17%之範圍內。

圖6A及圖6B為分別展示藉由符合本發明之範例的方法在溝渠形成前所形成之紋理結構61的橫截面圖及平面俯視圖之例示性掃描電子顯微鏡照片。參考圖6A及6B，紋理結構61可包括複數個角錐狀物62。角錐狀物62中之每一者可在界面部分62-1處接觸其相鄰角錐狀物。

圖6C及圖6D為分別展示藉由符合本發明之範例的方法在溝渠64形成後所形成之紋理結構63的橫截面圖及平面俯視圖之例示性掃描電子顯微鏡照片。參考圖6C及圖6D， 溝渠64中之每一者可形成於相鄰角錐狀物65之界面部分(未標號)處或形成於至少兩個相鄰角錐狀物65之間。

圖7為展示形成於符合本發明之範例的紋理結構70中之溝渠73的示意性橫截面圖。參考圖7，紋理結構70可包括複數個角錐狀物71，其每一者在界面部分72處接觸其相鄰角錐狀物。溝渠73可自界面部分72形成於紋理結構70中。在根據本發明之一範例中，溝渠73中之每一者可對應於界面部分72中之一者。

相較之下，習知方法中，溝渠74(以虛線說明)可以預定圖案或相對於彼此以預定距離形成於紋理結構(未標號)中。此外，溝渠74中之每一者之寬度可跨越若干溝渠73。

熟習此項技術者應瞭解，在不脫離本發明之廣泛發明概念之情況下可對上述實施例進行更改。因此應瞭解，本發明不限於所揭示之特定實施例，而是意欲涵蓋在隨附申請專利範圍所界定之精神及範疇內的修改。

另外，在描述本發明之代表性實施例的過程中，說明書將本發明之方法及/或過程提出為特定的步驟序列。就方法或過程不依賴於本文所陳述之特定步驟次序而言，方法或過程不應限於所描述之特定步驟序列。一般熟習此項技術者應瞭解，其他的步驟序列為可行的。因此，說明書中所陳述之特定步驟次序不應被理解為對申請專利範圍之限制。此外，針對本發明之方法及/或過程之申請專利範圍不應限於以所書寫之次序執行其步驟，且熟習此項技術者易於瞭解序列可被更改而仍保持處於本發明之精神及範疇 內。

10‧‧‧基板

12‧‧‧溝渠

12-1‧‧‧溝渠之側壁

13‧‧‧基板之第一表面

14‧‧‧摻雜區

15‧‧‧基板之第二表面

16‧‧‧塗層

18‧‧‧第一傳導層

19‧‧‧第二傳導層

20‧‧‧基板

22‧‧‧溝渠

23‧‧‧基板之第一表面

24‧‧‧摻雜區

25‧‧‧基板之第二表面

26‧‧‧第一傳導層

28‧‧‧塗層

29‧‧‧第二傳導層

30‧‧‧基板

31‧‧‧紋理結構

32‧‧‧溝渠

33‧‧‧基板之第一表面

34‧‧‧摻雜區

35‧‧‧基板之第二表面

36‧‧‧塗層

38‧‧‧第一傳導層

39‧‧‧第二傳導層

40‧‧‧基板

41‧‧‧紋理結構

42‧‧‧溝渠

43‧‧‧基板之第一表面

44‧‧‧摻雜區

46‧‧‧塗層

48-1‧‧‧傳導層

48-2‧‧‧傳導層

49‧‧‧傳導層

51‧‧‧第一曲線

52‧‧‧第二曲線

53‧‧‧第三曲線

54‧‧‧第四曲線

61‧‧‧第一曲線(圖5B)/紋理結構(圖6A)

62‧‧‧第二曲線(圖5B)/角錐狀物(圖6A)

62-1‧‧‧界面部分

63‧‧‧第三曲線(圖5B)/紋理結構(圖6C)

64‧‧‧第四曲線(圖5B)/溝渠(圖6C)

65‧‧‧角錐狀物

70‧‧‧紋理結構

71‧‧‧角錐狀物

72‧‧‧界面部分

73‧‧‧溝渠

74‧‧‧溝渠

圖1A至圖1F為說明製造根據本發明之一範例的半導體光電元件之方法的橫截面圖；圖1G及圖1H為分別展示圖1B中所示之溝渠之橫截面圖及平面俯視圖的例示性掃描電子顯微鏡(SEM)照片；圖2A及圖2B為說明製造根據本發明之另一範例的半導體光電元件之方法的橫截面圖；圖3A至圖3F為說明製造根據本發明之又一範例的半導體光電元件之方法的橫截面圖；圖4A至圖4G為說明製造根據本發明之另一範例的半導體光電元件之方法的正面透視圖；圖5A及圖5B為說明入射於根據本發明之各範例的基板上之光之反射率的圖；圖6A及圖6B為分別展示藉由符合本發明之範例的方法在溝渠形成前形成之紋理結構的橫截面圖及平面俯視圖之例示性掃描電子顯微鏡照片；圖6C及圖6D為分別展示藉由符合本發明之範例的方法在溝渠形成後形成之紋理結構的橫截面圖及平面俯視圖之例示性掃描電子顯微鏡照片；以及圖7為展示形成於符合本發明之範例的紋理結構中之溝渠的示意性橫截面圖。

10‧‧‧基板

14‧‧‧摻雜區

15‧‧‧基板之第二表面

16‧‧‧塗層

18‧‧‧第一傳導層

19‧‧‧第二傳導層

Claims (19)

1. 一種半導體光電元件，其包含：一半導體基板，其具有一第一表面及一第二表面，該第一表面與該第二表面彼此相對；自該第一表面延伸至該半導體基板中之複數個溝渠，該第一表面為一大體平坦的表面；一摻雜區，其位於該半導體基板中靠近該第一表面及該複數個溝渠處；一第一傳導層，其位於該半導體基板上方，且至少填滿部分之該複數個溝渠並覆蓋該些溝渠外之部分該半導體基板之該第一表面；以及一第二傳導層，其在該半導體基板之該第二表面上，其中該半導體基板與該第一傳導層的材料不同。
2. 如申請專利範圍第1項之半導體光電元件，其中該半導體基板包括一矽晶圓、一砷化鎵(GaAs)晶圓及一磷化鋅(ZnP)晶圓中之一者。
3. 如申請專利範圍第1項之半導體光電元件，其中該半導體基板包含一第一類型之雜質且該摻雜區包含一第二類型之雜質，該第一類型不同於該第二類型。
4. 如申請專利範圍第1項之半導體光電元件，更包含一塗層，該塗層在該第一傳導層上方等形地延伸。
5. 如申請專利範圍第1項之半導體光電元件，更包含一塗層，該塗層在該半導體基板之該第一表面及該複數個溝渠上方等形地延伸。
6. 如申請專利範圍第1項之半導體光電元件，更包含在該半導體基板上方之一塗層，其中該塗層包括氮化矽及氧化矽中之至少一者。
7. 一種半導體光電元件，其包含：一半導體基板；一紋理結構，其位於該半導體基板上方，該紋理結構包括複數個角錐狀物；複數個溝渠，其延伸至該半導體基板中，該等溝渠中之每一者處於該複數個角錐狀物中之至少兩個相鄰角錐狀物之間；一摻雜區，其位於該半導體基板中靠近該複數個溝渠處；一第一傳導層，其在該紋理結構上方，且至少填滿部分之該複數個溝渠並覆蓋該些溝渠外之部分該紋理結構；以及一第二傳導層，其在該半導體基板下方，其中該半導體基板與該第一傳導層的材料不同。
8. 如申請專利範圍第7項之半導體光電元件，其中該基板包含一第一類型之雜質且該摻雜區包含一第二類型之雜質，該第一類型不同於該第二類型。
9. 如申請專利範圍第7項之半導體光電元件，更包含一塗層，該塗層在該第一傳導層上方等形地延伸。
10. 如申請專利範圍第7項之半導體光電元件，更包含一塗層，該塗層在該複數個溝渠上方等形地延伸。
11. 一種製造一半導體光電元件之方法，該方法包含： 提供具有一第一表面及一第二表面之一半導體基板，該第一表面與該第二表面彼此相對；蝕刻該半導體基板以在該半導體基板中形成複數個溝渠；在該半導體基板中靠近該第一表面及該複數個溝渠處形成一摻雜區；在該半導體基板上方形成一第一傳導層，且該第一傳導層至少填滿部分之該複數個溝渠並覆蓋該些溝渠外之部分該半導體基板之該第一表面；以及在該半導體基板之該第二表面上形成一第二傳導層，其中該半導體基板與該第一傳導層的材料不同。
12. 如申請專利範圍第11項之方法，更包含藉由一電化學蝕刻(ECE)製程蝕刻該半導體基板。
13. 如申請專利範圍第12項之方法，其中該電化學蝕刻製程包括使用選自以下各物中之一者的酸：氟化氫(HF)、二甲基甲醯胺(DMF)、HF與去離子水(H₂ O)之混合物、DMF與H₂ O之混合物、HF與乙醇之混合物以及HF、DMF與H₂ O之混合物。
14. 如申請專利範圍第11項之方法，其中該半導體基板包含一第一類型之雜質，該摻雜區包含一第二類型之雜質，且該第一類型之雜質不同於該第二類型之雜質。
15. 如申請專利範圍第11項之方法，更包含在該半導體基板上形成一抗反射層。
16. 一種製造一半導體光電元件之方法，該方法包含： 提供一半導體基板；在該半導體基板上方形成一紋理結構，該紋理結構包括複數個角錐狀物；蝕刻該紋理結構以在該半導體基板中形成複數個溝渠，該等溝渠中之每一者處在該複數個角錐狀物中之至少兩個相鄰角錐狀物之間；在該經紋理化之半導體基板中靠近該複數個溝渠處形成一摻雜區；在該紋理結構上方形成一第一傳導層，且該第一傳導層至少填滿部分之該複數個溝渠並覆蓋該些溝渠外之部分該紋理結構；以及在該經紋理化之半導體基板下方形成一第二傳導層，其中該半導體基板與該第一傳導層的材料不同。
17. 如申請專利範圍第16項之方法，其中在該半導體基板上方形成該紋理結構包括藉由一各向異性蝕刻製程來蝕刻該半導體基板。
18. 如申請專利範圍第17項之方法，其中該各向異性蝕刻製程包括使用選自以下各物中之一者的酸之一電化學蝕刻(ECE)製程：氟化氫(HF)、二甲基甲醯胺(DMF)、HF與去離子水(H₂ O)之混合物、DMF與H₂ O之混合物、HF與乙醇之混合物以及HF、DMF與H₂ O之混合物。
19. 如申請專利範圍第16項之方法，其中該半導體基板包含一第一類型之雜質，該摻雜區包含一第二類型之雜質，且該第一類型之雜質不同於該第二類型之雜質。