KR101163321B1 - 태양전지 제조 방법 - Google Patents

태양전지 제조 방법 Download PDF

Info

Publication number
KR101163321B1
KR101163321B1 KR1020100088814A KR20100088814A KR101163321B1 KR 101163321 B1 KR101163321 B1 KR 101163321B1 KR 1020100088814 A KR1020100088814 A KR 1020100088814A KR 20100088814 A KR20100088814 A KR 20100088814A KR 101163321 B1 KR101163321 B1 KR 101163321B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
solar cell
silicide
forming
mask pattern
Prior art date
Application number
KR1020100088814A
Other languages
English (en)
Other versions
KR20120026737A (ko
Inventor
이경원
송석현
양수미
이진섭
서준모
신양식
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020100088814A priority Critical patent/KR101163321B1/ko
Publication of KR20120026737A publication Critical patent/KR20120026737A/ko
Application granted granted Critical
Publication of KR101163321B1 publication Critical patent/KR101163321B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864Annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양전지의 전극 형성시 금속과 실리콘 기판의 직접 접촉으로 인해 발생하는 접촉 저항의 크기를 최소화시킬 수 있도록 하는 태양전지 제조 방법에 관한 것으로, 제1도전형의 실리콘 기판의 상층부에 제2도전형의 불순물 이온을 주입?확산하고, 상기 실리콘 기판의 표면에 제2도전형 불순물 이온을 국부적으로 주입하여 고농도 도핑 영역을 선택적으로 형성하는 단계와; 상기 고농도 도핑 영역 위에 실리사이드를 형성하는 단계와; 상기 실리사이드 위에 금속을 페이스트하는 단계를 수행여 태양전지를 제조함으로써, 태양전지 발전 효율을 극대화할 수 있는 효과가 있다.

Description

태양전지 제조 방법{Method for Fabricating Solar Cell}
본 발명은 태양전지 제조 방법에 관한 것으로, 태양전지의 전극 형성시 금속과 실리콘 기판의 직접 접촉으로 인해 발생하는 접촉 저항의 크기를 최소화시킬 수 있도록 하는 태양전지 제조 방법에 관한 것이다.
태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(Diode)라 할 수 있다.
태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 p-n 접합부에 태양광이 입사되어 의해 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
한편, 태양전지는 p-n 접합층인 광흡수층의 형태나 불순물 이온 종류에 따라 다양하게 구분되는데 광흡수층으로는 대표적으로 실리콘(Si)을 들 수 있으며, 이와 같은 실리콘계 태양전지는 형태에 따라 실리콘 웨이퍼를 광흡수층으로 이용하는 실리콘 기판형과, 실리콘을 박막 형태로 증착하여 광흡수층을 형성하는 박막형으로 구분된다.
이와 같은 실리콘계 태양전지 중 실리콘 기판형의 일반적인 구조를 예들 들어 살펴보면 다음과 같다.
도 1에 도시한 바와 같이, p형 반도체층(11) 상에 n형 반도체층(12)이 구비되며, n형 반도체층(12)의 상부에 전면전극(14)이 구비되고 p형 반도체층(11)의 하부에 후면전극(15)이 구비된 구조를 갖는다. 이때, p형 반도체층(11) 및 n형 반도체층(12)은 하나의 실리콘 기판(10)에 구현되는 것으로서, 실리콘 기판(10)의 하부는 p형 반도체층(11), 실리콘 기판(10)의 상부는 n형 반도체층(12)으로 구분되며, n형 반도체층(12)은 일반적으로 p형 반도체층(11)에 n형 불순물 이온을 도핑(Doping), 확산(Diffusion)시켜 형성된다. 이때, n형 반도체층(12) 위에는 반사방지막(13)이 형성되는 것이 바람직하다.
실리콘계 태양전지의 제조 방법을 살펴보면, 먼저 p형의 실리콘 기판(10)을 준비한 다음, 준비된 실리콘 기판(10)의 표면 텍스쳐링(요철 형성), n형 불순물 이온 주입 및 확산, 반사방지막(13) 형성 공정 등을 진행한 후, 전면전극(14) 및 후면전극(15) 형성을 위한 공정을 진행하게 된다.
이와 같은 태양전지 제조 공정 중 전면전극(14)을 형성하는 경우에는 페이스트 프린트(Paste Print) 공정을 통해 실리콘 기판(10)의 표면에 핑거 바 및 버스 바 형태로 금속을 패터닝하게 된다.
그러나, 이와 같이 실리콘 기판(10) 위에 바로 금속을 페이스트 프린트하여 전극을 형성하는 종래의 태양전지 제조 방식은 금속이 실리콘 기판(10)에 직접 접촉함에 따라 금속과 실리콘 기판(10) 사이에 큰 접촉 저항이 발생하게 되어 태양전지의 발전 효율을 저하시키게 되는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 태양전지의 전극 형성시 금속과 실리콘 기판의 직접 접촉으로 인해 발생하는 접촉 저항의 크기를 최소화시킬 수 있도록 하는 태양전지 제조 방법을 제공하는데, 그 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지 제조 방법은, 제1도전형의 실리콘 기판의 상층부에 제2도전형의 불순물 이온을 주입?확산하고, 상기 실리콘 기판의 표면에 제2도전형 불순물 이온을 국부적으로 주입하여 고농도 도핑 영역을 선택적으로 형성하는 단계와; 상기 고농도 도핑 영역 위에 실리사이드를 형성하는 단계와; 상기 실리사이드 위에 금속을 페이스트하는 단계를 포함하여 이루어지는 것이 바람직하다.
여기서, 상기 실리사이드를 형성하는 단계는, 상기 실리콘 기판의 표면에 상기 고농도 도핑 영역을 개방하기 위한 개구부를 갖는 마스크 패턴을 형성하는 단계와; 상기 마스크 패턴이 형성되어 있는 실리콘 기판 위에 금속막을 증착시키고, 열처리 공정을 수행하는 단계와; 상기 마스크 패턴의 개구부를 통해 실리콘 기판에 접촉된 금속막의 일부분이 상기 실리콘 기판의 실리콘과 반응하여 실리사이드를 형성하는 단계와; 상기 금속막 및 상기 마스크 패턴을 제거하는 단계를 포함하는 것이 바람직하다.
더욱이, 상기 열처리 공정은, RTP(Rapid Thermal Process)를 적어도 두 번 이상 수행하는 것이 바람직하다.
본 발명에 따른 태양전지 제조 방법에 의하면, 태양전지의 전극 형성시 금속과 실리콘 기판의 직접 접촉으로 인해 발생하는 접촉 저항의 크기를 최소화시킴으로써, 태양전지 발전 효율을 극대화할 수 있는 효과가 있다.
도 1은 일반적인 태양전지의 단면도.
도 2는 본 발명의 일 실시예에 따른 태양전지 제조 방법을 도시한 순서도.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 태양전지 제조 방법을 설명하기 위한 공정 단면도.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 태양전지 제조 방법에 대하여 상세하게 설명한다.
먼저, 도 2에 도시된 바와 같이, 제1도전형의 실리콘 기판(10)을 준비한다(S100). 여기서, 제1도전형은 n형 또는 p형일 수 있으며, 이하에서는 제1도전형은 p형인 것을 일 예로 들어 설명하기로 한다.
상기한 단계 S100을 통해 제1도전형의 실리콘 기판(10)이 준비된 상태에서, 제1도전형의 실리콘 기판(10)의 표면에 요철이 형성되도록 텍스쳐링 공정을 진행하되, 이때의 텍스쳐링 공정은 실리콘 기판(10) 표면에서의 빛 반사를 줄이기 위한 것이며, 습식 식각 또는 플라즈마를 이용한 건식 식각을 통해 요철을 형성할 수 있다.
상기한 단계 S100 다음에는, 제1도전형의 실리콘 기판(10)의 상층부에 제2도전형 불순물 이온, 예를 들어 n형 불순물 이온인 인(P)를 주입하고, 열처리하여 확산시킨다(S110). 이에 따라 도 3에 도시한 바와 같이, 제1도전형의 실리콘 기판(10)의 하층부는 제1도전형의 반도체층 즉, p형 반도체층(11)을 이루게 되고, 그 상층부는 제2도전형의 반도체층 즉, n형 반도체층(12)을 이루게 된다.
상기한 단계 S110 이후, 레이져 도핑 방식을 사용하여 제2도전형 반도체층에 도 4에 도시한 바와 같이, 제2도전형 불순물 이온을 국부적으로 주입함으로써, 고농도 도핑 영역, 예를 들어, n+ 또는 n++ 도핑 영역을 선택적으로 형성한다(S120).
상기한 단계 S120에서의 고농도 도핑 영역은 실리콘 기판(10) 표면에 핑거 바나 버스 바 형태 등으로 형성되는 것이 바람직하다.
상기한 단계 S120 다음에는, 도 5에 도시된 바와 같이, 실리콘 기판(10)의 표면에 상기한 단계 S120을 통해 형성된 고농도 도핑 영역을 개방하기 위한 개구부를 갖는 마스크 패턴(20)을 형성한다(S130). 이때, 마스크 패턴(20)은 나이트라이드(Nitride) 등으로 구성되 것이 바람직하다.
상기한 단계 S130 다음에, 실리콘 기판(10) 위에 티타늄(Ti), 코발트(Co) 및 텅스텐(W) 등의 금속재를 스퍼터링 방식으로 분사하여 금속막(30)을 증착시킨 후(S140), RTP(Rapid Thermal Process) 등의 열처리 공정을 진행한다(S150).
상기한 단계 S150에서의 열처리 공정에 의해, 도 6에 도시된 바와 같이, 마스크 패턴(20)의 개구부를 통해 실리콘 기판(10)에 접촉된 금속막(30)의 일부분은 실리콘 기판(10)의 실리콘(Si)과 반응하여 실리사이드(40)를 형성하게 된다(S160). 이와 같이 형성된 실리사이드(40)는 예컨대, CoSi2, TiSi2 및 WSi2 등으로 이루어지는 것이 바람직하다.
상기한 단계 S150의 열처리 공정 시에는 RTP를 적어도 두 번 이상 수행하게 되는데, 1차 RTP 수행시에는 400℃, 2차 RTP 수행시에는 900℃의 온도로 열처리를 수행하는 것이 바람직하다. 이때, 실리사이드(40)의 두께는 열처리 시간을 조절함으로써 변형할 수 있다.
상기한 단계 S160 이후, 금속막 식각용 에천트를 이용한 세정 공정을 수행하여 도 7에 도시된 바와 같이, 상기한 단계 S140을 통해 실리콘 기판(10)에 증착되어 있는 금속막(30)을 제거한 다음, 나이트라이드 식각용 에천트를 이용한 세정 공정을 수행하여 상기한 단계 S130을 통해 실리콘 기판(10) 표면에 형성된 마스크 패턴(30)을 제거한다(S170).
상기한 단계 S170 다음에는, 도 8에 도시된 바와 같이, 실리콘 기판(10)의 표면, 특히 상기한 단계 S160을 통해 형성된 실리사이드(40) 위에 프린팅 공정을 수행하여 알루미늄(Al) 등의 금속을 페이스트함으로써 전극을 형성한다(S180).
본 발명에 따른 태양전지 제조 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위 내에서 다양하게 변경하여 실시할 수 있다.
10: 실리콘 기판 11: p형 반도체층
12: n형 반도체층 13: 반사방지막
14: 전면전극 15: 후면전극
20: 마스크 패턴 30: 금속막
40: 실리사이드

Claims (3)

  1. 제1도전형의 실리콘 기판의 상층부에 제2도전형의 불순물 이온을 주입?확산하고, 레이져 도핑 방식으로 상기 실리콘 기판의 표면에 제2도전형 불순물 이온을 국부적으로 주입하여 고농도 도핑 영역을 선택적으로 형성하는 단계와; 상기 고농도 도핑 영역 위에 실리사이드를 형성하는 단계와; 상기 실리사이드 위에 알루미늄(Al)을 페이스트하는 단계를 포함하며,
    상기 실리사이드를 형성하는 단계는, 상기 실리콘 기판의 표면에 상기 고농도 도핑 영역을 개방하기 위한 개구부를 갖는 마스크 패턴을 형성하는 단계와;
    상기 마스크 패턴이 형성되어 있는 실리콘 기판 위에 티타늄(Ti), 코발트(Co) 및 텅스텐(W) 중 어느 하나를 스퍼터링 방식으로 분사하여 금속막을 증착시키고, 열처리 공정을 수행하는 단계와;
    상기 마스크 패턴의 개구부를 통해 실리콘 기판에 접촉된 금속막의 일부분이 상기 실리콘 기판의 실리콘과 반응하여 실리사이드를 형성하는 단계와;
    상기 금속막의 제거를 위해 식각용 에천트를 이용한 세정 공정을 수행하는 단계와;
    상기 마스크 패턴의 제거를 위해 식각용 에천트를 이용한 세정 공정을 수행하는 단계를 포함하며,
    상기 열처리 공정을 수행하는 단계에서는, 두 번의 RTP(Rapid Thermal Process)를 수행하되, 1차 RTP 시에는 제1온도로 열처리를 수행하고, 2차 RTP 시에는 제1온도보다 높은 제2온도로 열처리를 수행하는 것을 특징으로 하는 태양전지 제조 방법.
  2. 삭제
  3. 삭제
KR1020100088814A 2010-09-10 2010-09-10 태양전지 제조 방법 KR101163321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100088814A KR101163321B1 (ko) 2010-09-10 2010-09-10 태양전지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100088814A KR101163321B1 (ko) 2010-09-10 2010-09-10 태양전지 제조 방법

Publications (2)

Publication Number Publication Date
KR20120026737A KR20120026737A (ko) 2012-03-20
KR101163321B1 true KR101163321B1 (ko) 2012-07-05

Family

ID=46132444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088814A KR101163321B1 (ko) 2010-09-10 2010-09-10 태양전지 제조 방법

Country Status (1)

Country Link
KR (1) KR101163321B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140011462A (ko) * 2012-07-18 2014-01-28 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366354B1 (ko) * 2001-01-03 2002-12-31 삼성에스디아이 주식회사 실리콘 태양 전지의 제조 방법
JP2008205398A (ja) 2007-02-22 2008-09-04 Sharp Corp 光電変換素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366354B1 (ko) * 2001-01-03 2002-12-31 삼성에스디아이 주식회사 실리콘 태양 전지의 제조 방법
JP2008205398A (ja) 2007-02-22 2008-09-04 Sharp Corp 光電変換素子およびその製造方法

Also Published As

Publication number Publication date
KR20120026737A (ko) 2012-03-20

Similar Documents

Publication Publication Date Title
JP7120514B2 (ja) 太陽電池
JP6746854B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
JP6476202B2 (ja) 差異化されたp型及びn型領域構造を有する太陽電池エミッタ領域の製造
JP6145144B2 (ja) 太陽電池および太陽電池の製造方法
US8759140B2 (en) Solar cell and method for manufacturing the same
JP2009535845A (ja) ドーピングされた半導体ヘテロ接合電極を有する太陽電池
US7838761B2 (en) Method for manufacturing solar cell and solar cell manufactured by the method
KR101254565B1 (ko) 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법
CN110265487B (zh) 用于太阳能电池的无气泡的多晶硅
JP2013516081A (ja) 裏面電極型の太陽電池の製造方法
CN110943143A (zh) 用于制造具有异质结和发射极扩散区的光伏太阳能电池的方法
EP3046150B1 (en) Method for manufacturing solar cell
KR101045395B1 (ko) 태양전지의 선택적인 도핑영역 형성방법
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
KR101054985B1 (ko) 태양전지 제조 방법
KR101163321B1 (ko) 태양전지 제조 방법
KR101146782B1 (ko) 태양전지 제조 방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20110060130A (ko) 태양전지 제조 시의 선택적 에미터 형성 방법
TWI462308B (zh) 半導體光電元件及其製造方法
KR101172611B1 (ko) 태양전지 제조 방법
KR101155192B1 (ko) 태양전지의 제조방법
KR101103144B1 (ko) 후면전극형 태양전지 제조 방법
KR20110018687A (ko) 태양전지의 제조방법
KR20120026736A (ko) 태양전지 제조 시의 선택적 에미터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee