KR20120026736A - 태양전지 제조 시의 선택적 에미터 형성 방법 - Google Patents

태양전지 제조 시의 선택적 에미터 형성 방법 Download PDF

Info

Publication number
KR20120026736A
KR20120026736A KR1020100088813A KR20100088813A KR20120026736A KR 20120026736 A KR20120026736 A KR 20120026736A KR 1020100088813 A KR1020100088813 A KR 1020100088813A KR 20100088813 A KR20100088813 A KR 20100088813A KR 20120026736 A KR20120026736 A KR 20120026736A
Authority
KR
South Korea
Prior art keywords
silicon substrate
solar cell
impurity layer
impurity
layer
Prior art date
Application number
KR1020100088813A
Other languages
English (en)
Inventor
이진섭
송석현
양수미
이경원
서준모
신양식
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020100088813A priority Critical patent/KR20120026736A/ko
Publication of KR20120026736A publication Critical patent/KR20120026736A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 확산 공정에 의해 기판 표면에 형성되는 불순물층을 소스로 이용하여 전극 형성 위치에 해당하는 태양전지의 상층부에 선택적으로 고농도 도핑 영역을 형성할 수 있도록 하는 태양전지 제조 시의 선택적 에미터 형성 방법에 관한 것으로, 실리콘 기판에 불순물 이온을 주입 및 확산하는 단계와; 상기 실리콘 기판의 표면에 일정 두께의 불순물층이 형성되는 단계와; 상기 불순물층을 패터닝하는 단계와; 상기 패터닝된 불순물층에 함유되어 있는 불순물 이온을 상기 실리콘 기판 내부로 확산시키는 단계를 수행함으로써, 태양전지 효율을 극대화시킬 수 있는 효과가 있다.

Description

태양전지 제조 시의 선택적 에미터 형성 방법{Method for Making Selective Emitter When Solar Cell is Fabricated}
본 발명은 태양전지 제조 시의 선택적 에미터 형성 방법에 관한 것으로, 특히 전극 형성 위치에 해당하는 태양전지의 상층부에 선택적 에미터를 형성할 수 있도록 하는 태양전지 제조 시의 선택적 에미터 형성 방법에 관한 것이다.
태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(Diode)라 할 수 있다.
태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 p-n 접합부에 태양광이 입사되어 의해 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
한편, 태양전지는 p-n 접합층인 광흡수층의 형태나 불순물 이온 종류에 따라 다양하게 구분되는데 광흡수층으로는 대표적으로 실리콘(Si)을 들 수 있으며, 이와 같은 실리콘계 태양전지는 형태에 따라 실리콘 웨이퍼를 광흡수층으로 이용하는 실리콘 기판형과, 실리콘을 박막 형태로 증착하여 광흡수층을 형성하는 박막형으로 구분된다.
실리콘계 태양전지 중 실리콘 기판형의 일반적인 구조를 예들 들어 살펴보면 다음과 같다.
도 1에 도시한 바와 같이, 제1도전형 반도체층(11) 위에 에미터층인 제2도전형 반도체층(12)이 적층되며, 제2도전형 반도체층(12)의 상부에 전면전극(14)이 구비되고 제1도전형 반도체층(11)의 하부에 후면전극(15)이 구비된 구조를 갖는다. 이때, 제1도전형 반도체층(11) 및 제2도전형형 반도체층(12)은 하나의 실리콘 기판(10)에 구현되는 것으로서, 실리콘 기판(10)의 하부는 제1도전형 반도체층(11), 실리콘 기판(10)의 상부는 제2도전형 반도체층(12)으로 구분되며, 제2도전형 반도체층(12)은 일반적으로 제1도전형 반도체층(11)에 제2도전형의 불순물 이온을 도핑(Doping), 확산(Diffusion)시켜 형성된다.
이러한 기판형 실리콘계 태양전지는 제1도전형의 실리콘 기판(10)을 준비하고, 준비된 실리콘 기판(10)의 표면 텍스쳐링, 제2도전형의 불순물 이온 주입?확산을 통한 제2도전형 반도체층 형성, 전면전극(14) 및 후면전극(15) 형성 등의 공정을 거쳐 제조된다. 여기서, 전면전극(14) 및 후면전극(15)의 형성 전에, 확산 공정에 의해 기판(10) 표면에 형성된 PSG(Phosphorus Silicate Glass)층 또는 BSG(Boron Silicate Glass)층 등의 불순물층을 제거하는 공정 및 제2도전형 반도체층(12) 위에 반사방지막(13)을 형성하는 공정 등을 진행하는 것이 바람직하다.
그러나, 이와 같은 종래의 기판형 실리콘계 태양전지는 제2도전형 반도체층(12), 즉 에미터층의 도핑이 낮을수록 전자-정공의 재결합율이 낮아 광 발전 효율은 좋지만, 기판 저항이 높아져서 기판(10)과 전극과의 접촉 저항 차이로 인해 광 발전시 생성된 전자를 포집할 때 그 효율이 떨어지는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 확산 공정에 의해 기판 표면에 형성되는 불순물층을 소스로 이용하여 전극 형성 위치에 해당하는 태양전지의 상층부에 선택적으로 고농도 도핑 영역을 형성할 수 있도록 하는 태양전지 제조 시의 선택적 에미터 형성 방법을 제공하는데, 그 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지 제조 시의 선택적 에미터 형성 방법은, 실리콘 기판에 불순물 이온을 주입 및 확산하는 단계와; 상기 실리콘 기판의 표면에 일정 두께의 불순물층이 형성되는 단계와; 상기 불순물층을 패터닝하는 단계와; 상기 패터닝된 불순물층에 함유되어 있는 불순물 이온을 상기 실리콘 기판 내부로 확산시키는 단계를 포함하여 이루어지는 것이 바람직하다.
여기서, 상기 불순물층을 패터닝하는 단계는, 상기 불순물층 위에 국부적으로 유기 페이스트를 프린팅하는 단계와; 상기 불순물층을 유기 페이스트가 프린팅된 형태로 패터닝하는 단계와; 상기 유기 페이스트를 제거하는 단계를 포함하여 이루어지는 것이 바람직하다.
아울러, 상기 불순물층을 유기 페이스트가 프린팅된 형태로 패터닝하는 단계는, 불산(HF) 대 DIW(Deionized Water)를 1 대 1 내지 1 대 6의 비율로 혼합한 용액을 이용하여 상기 실리콘 기판을 세정 처리하는 것이 바람직하다.
그리고, 상기 유기 페이스트를 제거하는 단계는, 에탄올, 메탄올 또는 IPA(Isopropyl Alcohol)를 이용하여 상기 실리콘 기판을 세정 처리하는 것이 바람직하다.
그리고, 상기 불순물층은, PSG(Phosphorus Silicate Glass) 또는 BSG(Boron Silicate Glass)로 이루어지는 것이 바람직하다.
본 발명에 따른 태양전지 제조 시의 선택적 에미터 형성 방법에 의하면, 확산 공정에 의해 기판 표면에 형성되는 불순물층을 소스로 이용하여 전극 형성 위치에 해당하는 태양전지의 상층부에 선택적으로 고농도 도핑 영역을 형성함으로써, 태양전지 효율을 극대화시킬 수 있는 효과가 있다.
도 1은 일반적인 태양전지의 단면도.
도 2는 본 발명의 일 실시예에 따른 태양전지 제조 시의 선택적 에미터 형성 방법을 순차적으로 도시한 순서도.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 태양전지 제조 시의 선택적 에미터 형성 방법을 설명하기 위한 공정 단면도.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 태양전지 제조 시의 선택적 에미터 형성 방법에 대하여 상세하게 설명한다.
먼저, 도 2에 도시된 바와 같이, 제1도전형의 실리콘 기판(10)을 준비한다(S100). 여기서, 제1도전형은 p형 또는 n형일 수 있으며, 이하에서는 제1도전형은 p형인 것을 일 예로 들어 설명하기로 한다. 이때, 상기한 단계 S100을 통해 제1도전형의 실리콘 기판(10)이 준비된 상태에서, 실리콘 기판(10)의 상부 표면에 요철이 형성되도록 텍스쳐링 공정을 진행한다(S110). 이때 텍스쳐링 공정은 실리콘 기판(10) 표면에서의 빛 반사를 줄이기 위한 것이며, 습식 식각 또는 플라즈마를 이용한 건식 식각을 통해 요철을 형성할 수 있다.
상기한 단계 S110 다음에는, 실리콘 기판(10)의 상층부에 제2도전형의 불순물 이온, 예를 들어 인(P)을 주입 및 확산시킨다(S120).
상기한 단계 S120을 통해, 제1도전형의 실리콘 기판(10)의 하층부는 제1도전형 반도체층(11) 즉, p형 반도체층을 이루게 되고, 그 상층부는 제2도전형 반도체층(12) 즉, n형 반도체층을 이루게 되는 한편, 확산 공정 시 열처리에 의해 실리콘 기판(10)의 상부 표면에는 공기 융합 반응이 발생하고 이에 따라 도 3에 도시한 바와 같이, 일정 두께의 불순물층(20)이 형성된다(S130).
상기한 단계 S130에서의 불순물층(20)은 산소, 실리콘 및 인(P)이 고온에서 반응하여 생성된 PSG(Phosphorus Silicate Glass)로 이루어지는데, 만일 제2도전형 반도체층(12)이 p형 반도체층으로 이루어진 경우에는 산소, 실리콘 및 붕소(B)가 고온에서 반응하여 생성된 BSG(Boron Silicate Glass)로 이루어질 수 있다.
상기한 단계 S130에서의 불순물층(20)은 상기한 단계 S120을 통한 확산 공정이 끝난 후, 실리콘 기판(10)의 상부 표면에 잔존하는 불순물 이온인 인(P)을 포함하여 형성되어, 추후 확산 공정을 추가 진행함에 있어 충분한 량의 인(P)을 함유하고 있다. 이러한 불순물층(20)은 예컨대, 100nm 내지 500nm 이내의 두께로 형성되는 것이 바람직하다.
상기한 단계 S130 이후, 도 4에 도시한 바와 같이, 마스크를 사용한 스크린 프린트 공정을 통해 실리콘 기판(10)의 상부 표면에 형성된 불순물층(20) 위에 국부적으로 유기 페이스트(30)를 프린팅한다(S140).
상기한 단계 S140에서는 핑거라인 또는 버스바 형태 등의 전극이 형성될 부위에 대응하는 실리콘 기판(10)의 상부 표면 부위에 유기 페이스트(30)를 프린팅하는 것이 바람직하다.
상기한 단계 S140 다음에는, 도 5에 도시된 바와 같이, 실리콘 기판(10)의 상부 표면에 형성된 불순물층(20)을 유기 페이스트(30)가 프린팅된 형태로 패터닝한다(S150).
상기한 단계 S150에서는 불산(HF) 대 DIW(Deionized Water)를 1 대 1 내지 1 대 6의 비율로 혼합한 용액을 이용하여 10분 내지 30분간 실리콘 기판(10)을 세정 처리하는 것이 바람직하다. 이에 따라, 실리콘 기판(10)의 상부 표면에 형성된 불순물층(20)은 상기한 단계 S140을 통해 프린팅된 유기 페이스트(30)에 의해 마스킹되지 않은 부위만 제거되고, 유기 페이스트(30)에 의해 마스킹된 부위는 제거되지 않는다.
상기한 단계 S150 이후, 세정 공정을 진행하여 도 6에 도시된 바와 같이, 실리콘 기판(10) 상에 프린팅되어 있던 유기 페이스트(30)를 제거한다(S160).
상기한 단계 S160에서는 에탄올, 메탄올 또는 IPA(Isopropyl Alcohol) 등의 유기 용매를 이용하여 50분 내지 60분간 실리콘 기판(10)을 세정 처리하는 것이 바람직하다. 만일 상기한 단계S160을 수행하지 않고, 하기의 단계 S170을 수행할 경우에는 유기물이 고온에서 산화하여 탄소 화합물 등의 오염물을 생성하게 되고, 이러한 오염물이 실리콘 기판(10)의 표면에 잔재하게 되어 태양전지의 효율을 하락시키는 원인으로 작용하게 된다.
상기한 단계 S160 다음에는, 파이어링(Firing) 공정 등의 열처리 확산 공정을 진행하여 도 7에 도시된 바와 같이, 실리콘 기판(10)의 상부 표면에 패터닝된 불순물층(20)에 함유되어 있는 불순물 이온을 실리콘 기판(10) 내부로 확산시킨다(S170).
상기한 단계 S170을 통해 실리콘 기판(10)의 상층부를 구성하는 제2도전형 반도체층에 선택적으로 고농도의 도핑 영역, 즉 선택적 에미터(16)가 형성된다(S180).
상기한 단계 S180 이후에는, 실리콘 기판(10)의 상부 표면에 잔재하는 불순물층(20)을 제거하는 세정 공정을 수행하는 것이 바람직하다.
본 발명에 따른 태양전지 제조 시의 선택적 에미터 형성 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위 내에서 다양하게 변경하여 실시할 수 있다.
10: 실리콘 기판 11: 제1도전형 반도체층
12: 제2도전형 반도체층 13: 반사방지막
14: 전면전극 15: 후면전극
16: 선택적 에미터 20: 불순물층
30: 유기 페이스트

Claims (5)

  1. 실리콘 기판에 불순물 이온을 주입 및 확산하는 단계와;
    상기 실리콘 기판의 표면에 일정 두께의 불순물층이 형성되는 단계와;
    상기 불순물층을 패터닝하는 단계와;
    상기 패터닝된 불순물층에 함유되어 있는 불순물 이온을 상기 실리콘 기판 내부로 확산시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 태양전지 제조 시의 선택적 에미터 형성 방법.
  2. 제1항에 있어서,
    상기 불순물층을 패터닝하는 단계는,
    상기 불순물층 위에 국부적으로 유기 페이스트를 프린팅하는 단계와;
    상기 불순물층을 유기 페이스트가 프린팅된 형태로 패터닝하는 단계와;
    상기 유기 페이스트를 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 태양전지 제조 시의 선택적 에미터 형성 방법.
  3. 제2항에 있어서,
    상기 불순물층을 유기 페이스트가 프린팅된 형태로 패터닝하는 단계는,
    불산(HF) 대 DIW(Deionized Water)를 1 대 1 내지 1 대 6의 비율로 혼합한 용액을 이용하여 상기 실리콘 기판을 세정 처리하는 것을 특징으로 하는 태양전지 제조 시의 선택적 에미터 형성 방법.
  4. 제2항에 있어서,
    상기 유기 페이스트를 제거하는 단계는,
    에탄올, 메탄올 또는 IPA(Isopropyl Alcohol)를 이용하여 상기 실리콘 기판을 세정 처리하는 것을 특징으로 하는 태양전지 제조 시의 선택적 에미터 형성 방법.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 불순물층은,
    PSG(Phosphorus Silicate Glass) 또는 BSG(Boron Silicate Glass)로 이루어지는 것을 특징으로 하는 태양전지 제조 시의 선택적 에미터 형성 방법.
KR1020100088813A 2010-09-10 2010-09-10 태양전지 제조 시의 선택적 에미터 형성 방법 KR20120026736A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100088813A KR20120026736A (ko) 2010-09-10 2010-09-10 태양전지 제조 시의 선택적 에미터 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100088813A KR20120026736A (ko) 2010-09-10 2010-09-10 태양전지 제조 시의 선택적 에미터 형성 방법

Publications (1)

Publication Number Publication Date
KR20120026736A true KR20120026736A (ko) 2012-03-20

Family

ID=46132443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088813A KR20120026736A (ko) 2010-09-10 2010-09-10 태양전지 제조 시의 선택적 에미터 형성 방법

Country Status (1)

Country Link
KR (1) KR20120026736A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387718B1 (ko) * 2012-05-07 2014-04-22 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387718B1 (ko) * 2012-05-07 2014-04-22 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9412888B2 (en) 2012-05-07 2016-08-09 Lg Electronics Inc. Solar cell and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR101225978B1 (ko) 태양전지 및 그 제조방법
KR101383395B1 (ko) 후면전극형 태양전지의 제조방법
KR101054985B1 (ko) 태양전지 제조 방법
KR101238988B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101089992B1 (ko) 태양전지의 선택적 에미터 형성방법
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101125450B1 (ko) 후면전극형 태양전지의 제조방법
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101146782B1 (ko) 태양전지 제조 방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20120026736A (ko) 태양전지 제조 시의 선택적 에미터 형성 방법
KR20110078549A (ko) 태양전지의 선택적 에미터 형성방법
KR101251857B1 (ko) 양면 수광형 태양전지 제조 방법
KR101251878B1 (ko) 양면 수광형 태양전지 제조 방법
KR20110060130A (ko) 태양전지 제조 시의 선택적 에미터 형성 방법
KR20120037121A (ko) 태양 전지의 제조 방법
KR101115104B1 (ko) 태양전지 및 그 제조방법
KR101172614B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101218411B1 (ko) 태양전지 및 그 제조 방법
KR101103144B1 (ko) 후면전극형 태양전지 제조 방법
KR101172611B1 (ko) 태양전지 제조 방법
KR101192569B1 (ko) 태양전지의 제조방법
KR101251856B1 (ko) 양면 수광형 태양전지 제조 방법
KR101127303B1 (ko) 태양전지의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination