KR20180098116A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180098116A
KR20180098116A KR1020170165374A KR20170165374A KR20180098116A KR 20180098116 A KR20180098116 A KR 20180098116A KR 1020170165374 A KR1020170165374 A KR 1020170165374A KR 20170165374 A KR20170165374 A KR 20170165374A KR 20180098116 A KR20180098116 A KR 20180098116A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
type region
solar cell
conductive type
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020170165374A
Other languages
English (en)
Other versions
KR102042267B1 (ko
Inventor
도영구
김성진
최형욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US15/904,030 priority Critical patent/US11004991B2/en
Priority to JP2018030988A priority patent/JP6695916B2/ja
Priority to EP18158576.1A priority patent/EP3367444B1/en
Priority to CN201810159994.XA priority patent/CN108511557B/zh
Publication of KR20180098116A publication Critical patent/KR20180098116A/ko
Application granted granted Critical
Publication of KR102042267B1 publication Critical patent/KR102042267B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • H01L31/02366—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L31/18—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

반도체 기판의 일면 및 상기 일면과 대향하는 타면 상에 제1 도전형 도펀트를 포함하는 제1 도전형 영역을 형성하고, 상기 반도체 기판의 타면에 배치된 상기 제1 도전형 영역을 건식 식각으로 제거하고, 상기 반도체 기판의 타면에 제2 도전형 도펀트를 포함하는 제2 도전형 영역을 형성하는 것을 포함하는 태양 전지 및 이의 제조 방법을 제공한다.

Description

태양 전지 및 이의 제조 방법{A SOLAR CELL AND A METHOD FOR MANUFACTURING OF THE SAME}
본 발명은 태양 전지 및 태양 전지 제조 방법에 관한 것으로, 도전형 영역을 제거하고 미세 요철을 형성하는 태양전지 및 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
본 발명은 태양 전지 효율을 향상시키고, 공정성이 우수한 태양 전지 및 태양 전지 제조 방법에 관한 것이다.
상술한 기술적 과제를 해결하기 위하여, 본 발명은 몇몇 실시예를 제공한다.
구체적으로, 본 발명의 몇몇 실시예에 따른 태양 전지 제조 방법은 반도체 기판의 일면 및 상기 일면과 대향하는 타면 상에 제1 도전형 도펀트를 포함하는 제1 도전형 영역을 형성하고, 상기 반도체 기판의 타면에 배치된 상기 제1 도전형 영역을 건식 식각으로 제거하고, 상기 반도체 기판의 타면에 제2 도전형 도펀트를 포함하는 제2 도전형 영역을 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 도전형 영역을 제거하는 것은, 반응성 이온 식각(reactive ion etching, RIE)에 의해 수행되고, 육불화항 가스 및 산소 가스를 사용할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 산소 가스에 대한 상기 육불화항 가스의 부피비가 3 내지 5일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 육불화항 가스는 8000sccm 내지 10000sccm 사용될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응성 이온 식각은 25kw 내지 30kw의 플라즈마를 사용할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 도전형 영역을 식각하는 것과 상기 제2 도전형 영역을 형성하는 것사이에 반응성 이온 식각 반응성 이온 식각(reactive ion etching, RIE)에 의해 미세 요철을 형성하는 것을 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 미세 요철을 형성하는 것은, 육불화항 가스, 산소가스 및 염소 가스를 사용할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 산소 가스에 대한 상기 육불화항 가스의 부피비가 1 내지 2일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 산소 가스에 대한 상기 염소 가스의 부피비가 0.2 내지 1일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 도전형 영역을 제거할 때 사용되는 산소 가스 대비 상기 미세 요철을 형성할 때 사용되는 산소 가스의 부피비가 1.5 내지 5일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 미세 요철을 형성하는 것은 상기 제1 도전형 영역을 식각하는 것에 비해 압력이 같거나 작을 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 도전형 영역을 형성하기 전에 상기 반도체 기판의 타면에 요철을 형성하고 일면에는 미형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반도체 기판의 타면에 요철을 형성하는 것은 습식 식각에 의해 수행되는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 미세 요철은 상기 요철 상에 형성되는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 도전형 영역을 식각하는 것과 상기 미세 요철을 형성하는 것은 인-시츄(in-situ) 공정에 의하여 수행될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 도전형 영역을 형성하는 것과, 상기 제어 패시베이션층을 형성하는 것은,인-시츄(in-situ) 공정에 의하여 수행될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제2 도전형 영역을 형성하는 것은,
상기 제2 도전형 도펀트를 상기 반도체 기판으로 확산시키는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에는 태양 전지를 제공하며, 구체적으로 반도체 기판;
상기 반도체 기판의 일면에 형성된 제2 도전형 영역 및 상기 반도체 기판의 일면에 대향하는 타면에 형성된 제1 도전형 영역을 포함하고, 상기 반도체 기판의 타면 및 측면이 미세 요철을 포함하며, 상기 반도체 기판의 타면에 형성된 미세 요철의 크기가 상기 반도체 기판의 측면에 형성된 미세 요철의 크기와 다를 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반도체 기판의 타면에 형성된 미세 요철의 크기가 상기 반도체 기판의 측면에 형성된 미세 요철의 크기보다 클 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반도체 기판의 타면에 형성된 미세 요철의 크기는 100nm 내지 300nm이고, 상기 반도체 기판의 측면에 형성된 미세 요철의 크기는 50nm 내지 100nm일 수 있다.
본 발명은 반도체 기판의 타면에 위치한 제1 도전형 영역을 형성하고 건식 식각으로 제거함으로써 생산 공정을 줄여 생산성을 향상시킬 수 있으며, 우수한 에칭 속도를 유지할 수 있다.
구체적으로, 본 발명은 도핑된 반도체층을 이용하여 생산성을 향상시키는 동시에, 건식 식각시 사용되는 산소, 육불화황 및 플라즈마 파워를 각각 제어하여, 우수한 에칭 속도(etching rate)를 구현할 수 있다.
나아가, 건식 식각시의 공정 조건을 제어함으로써, 반도체 기판 타면의 엣지 부분에 있을 수 있는 제1 도전형 영역을 최소화 하여 누설 전류를 감소시켜 태양 전지 효율을 향상시킬 수 있다.
도 1은 본 발명의 몇몇 실시예에 따른 태양 전지의 단면을 도시한 단면도이다.
도 2는 본원 발명의 몇몇 실시예에 따른 태양 전지의 단면을 도시한 태양 전지의 평면도이다.
도 3a 내지 도 3g는 본 발명의 몇몇 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 몇몇 실시예에 따른 태양 전지와 비교예의 누설 전류를 비교한 표이다.
도 5a는 반도체 기판의 타면에 형성된 미세 요철을 관찰한 SEM 사진이고, 도 5b는 반도체 기판의 측면에 형성된 미세 요철을 관찰한 SEM 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예들을 참조하면 명확해질 것이다 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상부에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 아울러, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 또는 "하부에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 첨부한 도면을 참조하여 본 발명의 몇몇 실시예에 따른 태양 전지 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 태양 전지의 평면도이다.
구체적으로 도 1은 본 발명의 몇몇 실시예에 따른 태양 전지의 단면을 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)과 제2 도전형을 가지는 제2 도전형 영역(또는 에미터 영역)(30)을 포함하는 반도체 기판(110)과, 반도체 기판(110)의 타면에 형성되며 반도체 기판(110)과 다른 결정 구조를 가지며 제1 도전형을 가지는 제1 도전형 영역(20)과, 제1 도전형 영역(20)에 연결되는 제1 전극(42)과, 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함하고, 패시베이션막(22, 32) 및 반사 방지막(24) 등을 더 포함할 수 있다. 그리고 도 2를 참조하면, 태양 전지(100)는 제어 패시베이션층 (50) 을 더 포함할 수 있다.
본 실시예에서는 건식 식각을 하기 전, 반도체 기판에 제1 도전형 영역(20)을 형성하여 공정 간소화 및 생산성을 향상시킬 수 있으며, 건식 식각으로 반도체 기판(110)에 형성된 제1 도전형 영역(20)을 제거할 때, 플라즈마 파워(plasma power), 육불화항 가스의 부피, 산소 가스의 부피 및 산소 가스 대비 육불화항 가스의 비를 각각 제어하여 아킹(arcing) 발생을 방지하는 동시에 우수한 에칭 속도(etching rate)를 구현할 수 있다.
뿐만 아니라, 반도체 기판(110)의 엣지(edge) 부분에서 제1 도전형 영역(20)이 효과적으로 제거되어 누설 전류를 최소화 시킬 수 있다. 이하 이와 관련된 내용을 도 3의 (a) 내지 도 3의 (g)를 참고하여 자세히 설명한다.
도 3의 (a) 내지 도 3의 (g)는 본 발명의 몇몇 실시예에 따른 태양 전지 제조 방법을 도시한 단면도 들이다.
도 3의 (a)를 참고하면, 반도체 기판(110)을 준비하고, 반도체 기판(110)의 타면에 텍스쳐링 공정을 수행하여 요철(112a)을 형성할 수 있다.
반도체 기판(110)은 단일 반도체 물질(일 예로, 4족 원소)를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다.
특히, 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 결정성이 높아 결함이 적은 단결정 반도체로 구성되는 반도체 기판(110)을 기반으로 하게 된다. 이에 따라 태양 전지(100)가 우수한 전기적 특성을 가질 수 있다.
반도체 기판(110)의 타면에는 텍스쳐링 공정을 수행하여 요철(112a)을 형성할 수 있다. 요철(112a)은, 일 예로, 외면이 반도체 기판(110)의 (111)면으로 구성되며 규칙 또는 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 반도체 기판(110)의 텍스처링으로는 습식 식각을 이용할 수 있다. 다만, 요철(112a)가 형성되는 위치는 타면에 한정되는 것은 아니고, 기판의 적어도 한 면에 형성될 수 있으며, 요철(112a)의 형상은 피라미드에 한정되지 않고 다양한 형상일 수 있다.
텍스쳐링에 의해 반도체 기판(110)의 타면에 요철(112a)이 형성되어 타면의 표면 거칠기가 증가되면, 반도체 기판(110)의 타면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(10)과 제1 또는 제2 도전형 영역(20, 30)에 의하여 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
한편, 습식 식각은 텍스처링 용액에 반도체 기판(110)을 침지하는 것에 의해 수행될 수 있으며, 습식 식각에 사용되는 식각 용액으로는 알칼리 용액(예를 들어, 수산화칼륨(KOH)을 포함하는 용액)을 사용할 수 있다. 습식 식각은 공정 시간이 짧은 장점이 있다.
이와 같은 습식 식각에 의하면 요철(112a)이 반도체 기판(110)의 결정면에 따라 식각되므로, 요철(112a)의 외면이 일정한 결정면(예를 들어, (111) 면)을 가지도록 형성될 수 있다. 이에 의하여 요철(112a)은 4개의 (111) 면을 가지는 피라미드 형상을 가질 수 있고, 마이크로미터 수준의 평균 크기를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 요철(112a)이 다양한 방법에 의하여 형성되어 다양한 형상, 평균 크기, 크기 편차 등을 가질 수 있다
나아가, 반도체 기판(110)의 타면에만 요철(112a)을 형성함으로써 후술할 전극 형성에서 전극과 반도체 기판(110)사이에서의 재결합(recombination)을 감소시킬 수 있다.
다만, 요철 형성 공정 및 요철 형성 위치는 상기 기재에 한정되는 것은 아니고, 통상의 기술자가 용이하게 적용할 수 있는 범위까지 포함할 것이다. 예를 들어, 요철은 반도체 기판의 타면 및 일면에도 형성될 수 있고, 건식 식각에 의해 요철이 형성될 수 도 있다.
다시 도 1을 참조하면, 본 실시예에서 반도체 기판(110)은 제1 또는 제2 도전형 도펀트가 낮은 도핑 농도로 도핑되어 제1 또는 제2 도전형을 가지는 베이스 영역(10)을 포함한다. 이때, 반도체 기판(110)의 베이스 영역(10)은 이와 동일한 도전형을 가지는 제1 및 제2 도전형 영역(20, 30) 중 하나보다 낮은 도핑 농도, 높은 저항 또는 낮은 캐리어 농도를 가질 수 있다.
추가로, 도 3의 (a) 및 도 3의 (b) 사이에, 반도체 기판(110)의 일면, 상기 일면에 대향하는 타면, 상기 일면과 타면을 연결하는 측면 각각에 전체적으로 제어 패시베이션층(50)을 형성할 수 도 있다.
제어 패시베이션층(50)은 제1 및 제2 도전형 영역(20, 30) 중 어느 하나의 도펀트가 반도체 기판(110)으로 지나치게 확산하는 것을 방지하는 도펀트 제어 역할 또는 확산 배리어로서의 역할을 수행할 수 있다. 이러한 제어 패시베이션층(50)은 도펀트의 확산을 조절할 수 있으며 다수 캐리어를 전달할 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수있다. 일 예로, 제어 패시베이션층(50)이 실리콘 산화물을 포함하는 실리콘 산화막일 수 있다. 실리콘 산화막은 패시베이션 특성이 우수하며 캐리어의 전달이 원활한막이기 때문이다. 또한, 실리콘 산화막은 다양한 공정에 의하여 반도체 기판(110)의 표면에 쉽게 형성될 수 있다. 여기서, 제어 패시베이션층(50)은 증착, 열적 산화, 화학적 산화 등의 다양한 방법에 의하여 형성될 수 있다. 그러나 제어 패시베이션층(50)이 필수적인 구성은 아니다.
이어서 도 3의 (b)를 참고하여, 제1 도전형 영역(20)을 형성하는 것을 설명한다.
이때, 제1 도전형 영역(20)은 반도체 기판(110) 또는 반도체 기판(110)의 일면 및 타면 뿐 아니라 측면 위에 위치한 제어 패시베이션층(50) 위에도 전체적으로 형성될 수 있다.
본 실시예에서 제1 도전형 영역(20)은 화학 기상 증착에 의하여 형성될 수 있고, 좀더 구체적으로는 저압 화학 기상 증착에 의하여 형성될 수 있다. 이에 따라 앞서 설명한 바와 같이 제1 도전형 영역(20)이 제어 패시베이션층(50)과 인-시츄 공정에 의하여 형성될 수 있다.
그러나 본 발명이 상기 기재에 한정되는 것은 아니며 제어 패시베이션층(50) 및 제1 도전형 영역(20)에 인-시츄 공정이 적용되지 않을 수도 있다.
제1 도전형 영역(20)은 반도체 기판(110)과 동일한 도전형을 가지면서 반도체 기판(110)보다 높은 도핑 농도를 가질 수 있다.
구체적으로, 제1 도전형 영역(20)은, 일 예로, 증착법(예를 들어, 화학 기상 증착법(LPCVD)) 등에 의하여 형성될 수 있으며 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하며 반도체 기판(110)과 다른 결정 구조를 가질 수 있다. 예를 들어, 제1 도전형 영역(20)은 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘)를 포함할 수 있고, 특히 다결정 반도체(일 예로, 다결정 실리콘)를 포함할 수 있다.
제1 도전형 도펀트는 베이스 영역(10)과 동일한 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제1 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 제1 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다.
예를 들어, 본 실시예에서 반도체 기판(110) 및 제1 도전형 영역(20)은 도전형이 n형 일 수 있다.
다만, 반도체 기판(110) 및 제1 도전형 영역(20)의 도전형이 상기 기재에 한정되는 것은 아니며, 예를 들어, 반도체 기판(110)이 p형 도전형이고, 제1 도전형 영역(20)이 n형 도전형으로 제1 도전형 영역(20)이 반도체 기판(110)과 pn접합을 형성할 수도 있다.
제1 도전형 영역(20)의 형성방법과 관련하여, 제1 도전형 영역(20)은 실리콘을 포함하는 원료 기체(일 예로, 실란(SiH4))와 제1 도전형 도펀트를 포함하는 도펀트 기체(일 예로, POCl3, B2H6 등)를 이용하여 화학 기상 증착법을 통해 인-시츄(In-Situ)로 형성할 수 있다.
다만, 제1 도전형 영역의 결정구조, 형성 방법 및 제1 도전형 도펀트의 종류는 상기 기재에 한정되는 것은 아니고, 통상의 기술자가 용이하게 변경할 수 있는 범위까지 포함할 것이다.
예를 들어,
이어서, 제1 도전형 영역(20) 등을 식각하고, 미세요철(112b)을 형성하는 것을 2단계 반응성 이온 식각(reactive ion etching)에 의해 각각 실시할 수 있다. 본 실시예에서는 구분된 반응성 이온 식각에 의해 각각 제 1도전형 영역(20)등을 식각하고 미세요철(112b)을 형성하여, 도전형 영역 식각과 요철 형성을 동시에 수행하는 경우에 비해, 기형성된 요철(112a)의 형상을 손상시키지 않으면서도, 제1 도전형 영역(20)등을 충분히 제거하여 누설 전류를 최소화 시킬 수 있다.
구체적으로, 도전형 영역 식각 및 요철 형성을 반응성 이온 시각에 의해 동시에 수행하는 경우, 기형성된 기판의 요철 형상을 손상시킬 우려가 있으며, 기판의 요철 손상을 방지하기 위해 식각이 약하게 수행되는 경우, 도전형 영역이 충분히 제거되지 않아, 누설전류가 증가할 우려가 있다.
이에 반해, 본 실시예에서는 제1 도전형 영역(20)등을 반응성 이온 식각에 의해 충분히 제거한 다음, 공정 조건을 제어하여 미세요철(112b)을 반응성 이온 식각으로 형성함으로써 종래 형성되어 있던 요철(112a)의 손상을 최소화 시킬 수 있는 동시에, 제1 도전형 영역(20)가 충분히 제거하여 누설전류를 최소화할 수 있다. 이하에서 각각의 공정에 대해 자세히 설명한다.
이어서, 도 3의 (c)를 참고하여 제1 도전형 영역(20)을 건식 식각하는 것을 설명한다.
본 실시예에서는 반도체 기판(110)의 타면 및 측면에 배치된 제1 도전형 영역(20)을 건식 식각으로 제거한다. 구체적으로, 제1 도전형 영역(20)을 건식 식각하는 것은 반응성 이온 식각(reactive ion etching, RIE)에 의하여 수행될 수 있다.
반응성 이온 식각이라 함은 식각 가스(예를 들어, Cl2, SF6, NF3, HBr 등)을 공급 한 후에 플라스마를 발생시켜 식각하는 건식 식각 방법이다. 반응성 이온 식각은 단면 식각에 적용될 수 있다. 그리고 결정 입자의 결정 방향 등을 고려하지 않고 기본적으로 등방성으로 해당 물질을 식각할 수 있다. 이에 따라 사용하는 식각 가스 등과 같은 공정 조건에 따라 반도체 기판(110)의 타면 및 측면에 위치한 제1 도전형 영역(20) 및/또는 제어 패시베이션층(50)을 전체적으로 제거할 수 있다. 나아가, 도 3c를 참고하면, 반도체 기판(110)의 일면에 배치된 제1 도전형 영역(20) 및/또는 제어 패시베이션층(50)의 엣지 부분도 일부 식각되어 아이솔레이션을 형성할 수 있다.
구체적으로, 본 실시예에서는 건식 식각 가스의 종류, 분압, 압력 및 플라즈마 파워 등의 공정 조건을 조절하여 원하는 식각이 이루어지도록 한다.
구체적으로, 반도체 기판(110)의 타면 및 측면에 배치된 제1 도전형 영역(20)을 제거하는 건조 식각에서는 육불화황 가스(SF6)와 산소 가스(O2)를 혼합한 가스를 사용할 수 있다. 여기서, 육불화황 가스는 제1 도전형 영역(20) 및/또는 제어 패시베이션층(50)을 식각하는 역할을 한다. 산소 가스는 육불화항 가스 대비 부피 비율에 따라 제1 도전형 영역(20) 및/또는 제어 패시베이션층(50)의 표면에 산화막을 형성하여 마스크와 유사하게 기능하여 식각 속도를 낮추거나 식각 속도를 더 증가시키는 역할을 할 수 있다.
본 실시예의 경우, 제1 도전형 도펀트가 도핑된 제1 도전형 영역(20)을 식각하고, 식각시 제1 도전형 영역(20)에 포함된 제1 도전형 도펀트가 방어막 역할을 할 수 있어 진성 반도체층 상태에서 식각하는 것에 비해 식각 속도가 느려질 수 있다. 이에, 산소 가스 및 육불화황 가스의 부피 비율(특히, standard cubic centimeter per minute(sccm) 비율, 이하 동일), 플라즈마 파워 및 육불화항 가스의 양을 제어하여 반도체 기판(110)의 손상 없이, 제1 도전형 영역(20), 또는 제1 도전형 영역(20) 및 제어 패시베이션층(50)만을 선택적으로 빠르게 식각할 수 있다.
예를 들어, 본 실시예에서는 제1 도전형 영역(20)을 제거하는 반응성 이온 식각에 사용되는 플라즈마 파워(plasma power)를 제어하여 우수한 식각 속도를 구현할 수 있다.
구체적으로 플라즈마 파워는 약 25kw 내지 약 30kw일 수 있다. 플라즈마 파워를 상기 범위로 유지함으로써, 우수한 식각 속도를 구현할 수 있다. 플라즈마 파워가 상기 범위 초과인 경우, 아킹(arcing)이 발생하여 반도체 기판(110)에 물리적 데미지를 줘 태양 전지 효율이 감소할 수 있다. 플라즈마 파워가 상기 범위 미만인 경우, 식각 속도가 저하되어 공정성이 악화될 수 있다.
나아가, 플라즈마 파워를 상기 범위로 유지하는 동시에 육불화항 가스의 양을 제어하여 아킹을 방지하는 동시에 우수한 식각 속도를 구현할 수 있다.
구체적으로, 제1 도전형 영역(20)을 제거하는 반응성 이온 식각에는 육불화항 가스를 약 8000sccm 내지 약 10000sccm 사용할 수 있다.
제1 도전형 영역(20)을 식각하는 반응성 이온 식각에서 육불화항 가스를 상기 범위에서 사용함으로써, 우수한 식각 속도를 구현할 수 있는 동시에 육불화항 가스가 적절한 수준에서 상기 범위의 플라즈마 파워를 소비하여 아킹 발생을 방지할 수 있으며, 반도체 기판(110)을 식각으로부터 보호할 수 있다.
제1 도전형 영역(20)을 식각하는 반응성 이온 식각에서 육불화항 가스가 상기 범위 미만인 경우, 플라즈마 밀도가 불안정정하여 공정 안정성이 저하될 수 있고, 아킹이 발생하여 태양 전지 효율이 저하될 수 있다. 제1 도전형 영역(20)을 식각하는 반응성 이온 식각에서 육불화항 가스가 상기 범위 초과인 경우, 상기 범위의 플라즈마 파워에서 식각 속도가 저하될 수 있다.
뿐만 아니라, 제1 도전형 영역(20)을 식각하는 반응성 이온 식각에서 상기 범위로 육불화항 가스의 양을 제어하는 동시에, 산소 가스의 양을 제어하여 우수한 식각 속도를 유지하며 반도체 기판(110)을 식각으로부터 보호할 수 있다.
구체적으로, 산소 가스에 대한 육불화황 가스의 부피 비율을 3 내지 5로 제어하여 반도체 기판(110)에 형성된 요철(112a)의 손상을 최소화하면서 우수한 식각 속도를 구현할 수 있다. 상기 부피 비율이 3 미만이면, 산소 가스 대비 육불화항 가스의 부피 비율이 지나치게 적어 식각 속도가 감소하고 공정 시간이 증가될 수 있다. 상기 부피 비율이 5을 초과하면, 식각 속도가 지나치게 커져서 제1 도전형 영역(20), 또는 제1 도전형 영역(20) 및 제어 패시베이션층(50)과 반도체 기판(110)의 선택비가 작아져서 반도체 기판(110)이 함께 식각될 수 있다.
즉, 본 실시예에서는, 서로 유기적인 관계가 있는 플라즈마 파워, 육불화항 가스의 양 및 육불화항 가스 대비 산소 가스의 비 각각을 동시에 제어함으로써, 아킹이 발생하지 않으면서도 우수한 식각 속도를 구현할 수 있으며, 반도체 기판(110)을 식각하지 않는 효과를 구현할 수 있다.
나아가, 본 실시예는 아킹의 발생없이, 우수한 식각 속도를 유지하고 반도체 기판(110)을 식각 하지 않음으로써 누설 전류를 감소시킬 수 있다.
구체적으로, 전술한 바와 같이, 플라즈마 파워, 육불화항 가스의 양 및 육불화항 가스 대비 산소 가스의 비를 제어함으로써 반도체 기판(110)에 기 형성된 요철(112a)의 손상을 최소화하는 동시에, 반도체 기판(110)의 측면 및 타면에 배치되고 제1 도전형 도펀트로 도핑된 제1 도전형 영역(20) 및 제어 패시베이션층(50)을 충분히 제거할 수 있다. 즉, 반도체 기판의 엣지 부분에 잔존하는 제1 도전형 영역(20)과 제어 패시베이션층(50)이 최소화 됨으로써 누설 전류 발생을 최소화 시킬 수 있다.
예를 들어, 도 4를 참고하여 누설 전류 발생 최소화를 설명한다.
도 4의 실시예의 경우, 본 실시예에 따른 제조 방법으로 태양 전지를 제조하였고, 구체적으로 제1 도전형 영역(20) 식각시 플라즈마 파워가 27kw, 육불화항이 10000sccm 및 산소 대비 육불화항 가스의 부피비가 3.3인 조건에서 수행되었다.
도 4의 비교에의 경우, 제1 도전형 영역을 식각시 플라즈마 파워가 22.5kw, 육불화항이 3000sccm 및 산소 대비 육불화항 가스의 부피비가 10인 조건인 것을 제외하고 실시예와 동일한 조건 및 방법으로 태양 전지를 제조하였다.
도 4를 참고하면, 실시예에 따른 태양 전지의 경우 누설 전류 값이 약 1.7A 내지 약 3A 이며 평균 누설 전류 값이 2.4A이다. 이에 반해, 비교예에 따른 태양 전지의 경우, 누설 전류 값이 약 4A 내지 5A이고, 평균 누설 전류 값이 4.7A임을 개시한다.
즉, 도 4의 실시예의 경우, 제1 도전형 영역(20)를 반응성 이온 식각으로 식각시 플라즈마 파워, 육불화항 가스의 양 및 산소 대비 육불화항 가스의 부피비를 적절한 수준으로 제어함으로써, 비교예에 비해 반도체 기판의 측면 및 타면의 엣지 부분에 잔존할 수 있는 제어 패시베이션층 및 제1 도전형 영역을 최소화할 수 있고, 그 결과 누설 전류 값이 현저히 낮아짐을 확인할 수 있다.
구체적으로, 본 실시예에 따른 제1 도전형 영역(20) 식각 이후 반도체 기판에 잔존할 수 있는 제1 도전형 영역(20)은 약 10nm 이하로 누설 전류 발생을 최소화 할 수 있다.
이어서, 미세 요철(112b)을 형성하는 것을 도 3의 (d)를 참고하여 설명한다.
구체적으로, 제1 도전형 영역(20) 또는 제1 도전형 영역(20) 및/또는 제어 패시베이션층(50)이 제거된 반도체 기판(110)타면의 요철(112a) 상 뿐만 아니라, 반도체 기판(110), 제어 패시베이션층(50) 및 제1 도전형 영역(20)의 측면에 반응성 이온 식각에 의해 미세 요철(112b)을 형성할 수 있다.
즉, 반도체 기판(110)의 타면의 요철(112a) 상에 미세 요철(112b)을 형성할 때, 반도체 기판(110), 제어 패시베이션층(50) 및/또는 제1 도전형 영역(20)의 측면이 반응성 이온 식각에 의해 식각 되면서 측면 아이솔레이션(isolation)이 함께 수행된다. 이에 따라, 전면 반사도를 낮출 수 있는 동시에, 측면 아이솔레이션이 함께 수행되므로 아이솔레이션을 위한 별도의 공정이 요구되지 않아 공정을 단순화할 수 있다.
그리고 도면에서는 반도체 기판(110)의 측면이 균일하게 식각된 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 즉, 상술한 바와 같이 제1 도전형 영역(20)이 형성된 부분이 비정질화되어 있으므로 제1 도전형 영역(20)이 형성된 부분이 좀더 많이 식각될 수 있다.
나아가, 도 5의 a 및 b 를 참고하면, 반도체 기판(110)의 타면에 형성되는 미세 요철(112b)의 크기는 반도체 기판(110)의 측면에 형성되는 미세 요철(112b)의 크기와 다를 수 있고, 더 구체적으로 반도체 기판(110)의 타면에 형성되는 미세 요철(112b)의 크기가 반도체 기판(110)의 측면에 형성되는 미세 요철(112b)의 크기 보다 클 수 있다.
본 명세서에서 미세 요철(112b)의 크기는 요철의 골과 골 사이의 거리를 의미할 수 있다.
예를 들어, 반도체 기판(110)의 타면에 형성된 미세 요철의 크기는 약 100nm 내지 약 300nm일 수 있고, 반도체 기판(110)의 측면에 형성된 미세 요철의 크기는 약 50nm 내지 약 100nm일 수 있다.
본 실시예에서, 반도체 기판(110)의 타면에 형성되는 미세 요철(112b)의 크기를 반도체 기판(110)의 측면에 형성되는 미세 요철(112b)의 크기 보다 크도록 제어함으로써, 누설 전류를 최소화 할 수 있다.
구체적으로, 반도체 기판(110)의 측면에 형성되는 미세 요철(112b)의 크기가 반도체 기판(110) 타면에 형성되는 미세 요철(112b)의 크기보다 작은 경우, 반도체 기판(110)의 측면 표면적이 반도체 기판(110)의 타면 표면적 보다 증가하여 이어서 형성될 제2 도전형 영역(30)이 반도체 기판(110)의 타면 보다 측면에 적게 형성되고, 그 결과, 반도체 기판의 측면에 형성된 제2 도전형 영역(30) 제거가 용이하며 션트(shunt)발생을 효과적으로 감소시킬 수 있다.
다만, 미세 요철(112b)을 형성하는 반응성 이온 식각은 후술하는 특징을 제외하고 전술한 제1 도전형 영역(20)을 식각하는 반응성 이온 식각에 대한 설명이 유사하게 적용될 수 있다.
다만, 미세 요철(112b)을 형성하는 반응성 이온 식각은 제1 도전형 영역(20)등을 식각하는 반응성 이온 식각과 비교하여, 염소 가스를 더 포함하고, 육불화항 가스 대비 산소 가스의 비 및 염소 가스 대비 산소 가스의 비를 달리하여, 반도체 기판(110)에 미세 요철(112b)을 형성하는 공정을 최적화할 수 있다.
미세 요철(112b)을 형성하는 반응성 이온 식각에서는 육불화항 가스, 산소 가스와 함께 염소 가스(Cl2)를 더 혼합한 가스를 사용할 수 있다. 여기서, 육불화항 가스 및 산소 가스의 역할은 제1 도전형 영역(20)을 식각하는 반응성 이온 식각에서 설명한 것과 동일 또는 극히 유사하다.
염소 가스는 식각 속도를 증가시키고 이방성 식각을 유도하며 반도체 기판(110)의 타면에 형성되는 미세 요철(112b)의 폭, 높이 등을 조절하는 역할을 한다. 이에 따라 미세 요철(112b)을 형성하는 반응성 이온 식각은 기본적으로 등방성 식각에 의하여 식각되면서 염소 가스에 의하여 이방성 식각이 일부 유도될 수 있다.
이에 따라 반도체 기판(110)의 타면을 균일하고 미세하게 식각하여 요철(112a) 보다 작은 미세 요철(112b)을 형성할 수 있다.
이때, 육불화황 가스의 부피 비율이 산소 가스의 부피 비율과 같거나 그보다 클 수 있다. 미세 요철(112b)을 형성하는 반응성 이온 식각에서는 산소 가스에 대한 육불화항 가스의 비율을 상대적으로 줄여도 염소 가스에 의하여 충분한 식각 속도를 가질 수 있다.
따라서 산소 가스를 상대적으로 큰 부피 비율로 주입하여 마스크 효과가 충분하게 구현되도록 하여 반도체 기판(110)의 손상을 효과적으로 방지할 수 있다. 일 예로, 산소 가스에 대한 육불화항 가스의 부피 비율이 1 내지 2일 수 있다. 상기 부피 비율이 1 미만이면 미세 요철(112b)의 폭이 좁아질 수 있고, 상기 부피 비율이 2를 초과하면 미세 요철(112b)의 높이가 작아질 수 있어, 미세 요철(112b)이 반사 방지에 적합한 형상을 가지기 어렵거나 미세하고 균일하게 형성되기 어려울 수 있다.
그리고 염소 가스의 부피 비율이 산소 가스의 부피 비율과 같거나 그보다 작을 수 있다. 이는 염소 가스는 작은 양으로도 식각 속도를 증가시킬 수 있기 때문이다.
일 예로, 산소 가스에 대한 염소 가스의 부피 비율이 0.2 내지 1일 수 있다. 상기 부피 비율이 0.2 미만이면 미세 요철(112b)의 폭이 좁아질 수 있고 상기 부피 비율이 1을 초과하면 미세 요철(112b)의 높이가 작아질 수 있어, 미세 요철(112b)이 반사 방지에 적합한 형상을 가지기 어렵거나 미세하고 균일하게 형성되기 어려울 수 있다.
그리고 미세 요철(112b)을 형성하는 반응성 이온 식각의 압력이 제1 도전형 영역(20)을 식각하는 반응성 이온 식각의 압력보다 작을 수 있다. 이는 미세 요철(112b)을 형성하는 반응성 이온 식각에서는 마스크로 사용하기 위한 산소 가스를 큰 부피 비율로 사용하므로 압력이 높으면 부산물이 증가되어 미세 요철(112b)을 형성하기 어려울 수 있기 때문이다.
일 예로, 미세 요철(112b)을 형성하는 반응성 이온 식각의 압력이 0.1 torr 내지 0.8 torr일 수 있다. 압력이 0.1 torr 미만이면, 플라스마의 밀도가 불안정해질 수 있다. 압력이 0.8 torr를 초과하면, 반도체 기판(110)의 표면에서의 부산물이 증가하여 미세 요철(112b)을 형성하기 어려울 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 미세 요철(112b)을 형성하는 반응성 이온 식각이 다른 압력을 가질 수도 있다.
다시 도 1 및 도 3의 (d)를 참고하면, 미세 요철(112b)을 형성하는 반응성 이온 식각에 의하여 형성되는 미세 요철(112b)은 요철(112a)의 상에 형성되며 요철보다 작은 평균 크기를 가진다. 반응성 이온 식각은 결정 입자의 결정 방향에 관계없이 반도체 기판(110)의 표면에 미세하고 균일한 미세 요철(112b)을 형성할 수 있다. 이때, 미세 요철(112b)은 뾰족한 상부 단부를 가지도록 형성될 수 있으며, 나노미터 수준의 평균 크기를 가질 수 있다.
이와 같이 본 실시예에서는 반도체 기판(110)의 타면상에 배치된 요철(112a) 상에 이보다 작은 평균 크기를 가지는 미세 요철(112b)을 형성하여 반도체 기판(110)의 표면에서 발생할 수 있는 반사도를 최소화할 수 있다. 이에 의하면 광의 입사가 상대적으로 적은 반도체 기판(110)의 후면의 표면적을 최소화하고 반응성 이온 식각에 의한 손상을 최소화하여 패시베이션 특성을 향상할 수 있다.
본 실시예에서 제1 도전형 영역(20)을 제거하는 반응성 이온 식각과 미세 요철(112b)을 형성하는 반응성 이온 식각은 동일한 장비 내에서 연속적인 공정으로 이루어지는 인-시츄(in-situ) 공정에 의하여 수행될 수 있다. 따라서, 공정 조건에 따라 제1 도전형 영역 시각에서는 단면 식각을 할 수 있으면서 미세 요철(112b) 형성에서는 미세 요철(112b)을 형성할 수 있는 식각 방법을 이용하여 수행할 수 있다.
전술한 바와 같이, 본 실시예에서 제1 도전형 영역(20)을 식각하는 반응성 이온 식각은 산소 가스 대비 육불화황 가스의 부피비는 약 3 내지 약 5이고, 이어서 수행하는 미세 요철(112b)을 형성하는 반응성 이온 식각은 산소 가스 대비 육불화황 가스의 부피비는 약 1 내지 약 2이므로, 제1 도전형 영역(20)을 식각할 때 사용되는 산소 가스의 부피비 대비 상기 미세 요철(112b)을 형성할 때 사용되는 산소 가스의 부피비가 약 1.5 내지 약 5일 수 있다.
바람직 하게는 약 1.5 내지 약 3일 수 있고, 더욱 바람직 하게는 약 1.5 내지 2일 수 있다.
즉, 본 실시예의 경우, 연속적으로 동일한 챔버 내에서 기체의 조성 및 분압을 제어하는 인-시츄 공정에 의해 수행되므로, 제1 도전형 영역(20)을 식각하는 반응성 이온 식각 공정과 미세 요철(112b)을 형성하는 반응성 이온 식각 공정의 기체 분위기가 유사할수록 공정성이 향상되고 제어가 용이할 수 있다.
따라서, 제1 도전형 영역(20) 식각에 사용되는 산소 기체 대비 미세 요철(112b)을 형성하는데 사용되는 산소 기체의 부피비가 상기 범위를 유지함으로써 공정을 용이하게 진행할 수 있고 생산성을 향상시킬 수 있다.
이어서, 도 3의 (e)를 이용하여 제2 도전형 영역(30)을 형성하는 것을 설명한다.
반도체 기판(110)의 타면에서 반도체 기판(110)의 내부로 도펀트를 도핑(또는 확산)하여 제2 도전형 영역(30)을 형성한다. 구체적으로, 반도체 기판(110)이 N형일 경우, N형 기판의 수광면 내부로 제1 도전형과 반대되는 제2 도전형 도펀트가 도핑(또는 확산)되어 에미터 기능을 하는 제2 도전형 영역(30)을 형성하고, 반도체 기판(110)이 P형일 경우, P형 기판의 수광면 내부로 제1 도전형 도펀트가 도핑(또는 확산)되어 전면 전계층 기능을 하는 제2 도전형 영역(30)을 형성할 수 있다. 반도체 기판(110)의 타면 쪽에 도펀트를 도핑하는 방법으로는 다양한 방법을 사용할 수 있다. 예를 들어, 이온 주입법, 열 확산법, 레이저 도핑법 등의 방법을 사용하거나, 반도체 기판(110)의 타면 위에 제2 도전형 도펀트를 포함하는 도펀트막(예를 들어, 보론 실리케이트 유리(boron silicate glass, BSG) 막)을 형성한 다음 열처리에 의하여 제2 도전형 도펀트를 확산시킨 후에 도펀트막을 제거하는 등의 방법을 사용할 수 있다. 특히, 이온 주입법 또는 도펀트막을 형성하는 방법은 단면 도핑에 유리할 수 있다.
제2 도전형 도펀트의 도핑 후에는 제2 도전형 도펀트의 활성화를 위한 열처리를 추가적으로 수행할 수 있다. 이러한 활성화 열처리는 필수적인 것은 아니며 도핑 방법 등에 따라 생략될 수도 있다.
일 예로, 제1 및 제2 도전형 영역(20, 30)을 형성한 후에 제1 도전형 영역(20)의 제1 도전형 도펀트와 제2 도전형 영역(30)의 제2 도전형 도펀트를 동시-활성화(co-activation) 열처리에 의하여 함께 활성화할 수 있다.
다만, 제2 도전형 영역(30)을 형성하는 방법 및 열처리 여부 등은 상기 기재에 한정되는 것은 아니고, 통상의 기술자가 용이하게 적용할 수 있는 범위까지 포함할 것이다.
예를 들어, 반도체 기판(110)의 도전형이 p형인 경우, 제2 도전형 영역(30)의 도전형이 반도체 기판(110)과 동일한 p형 도전형 영역을 가져 제2 도전형 영역(30)이 전면 전계 영역(front surface field, FSF)으로 역할할 수 있다.
이어서, 도 3의 (f)에 도시한 바와 같이, 반도체 기판(110)의 타면에 패시베이션막(32) 및 반사 방지막(34)을 차례로 형성하고, 반도체 기판(110)의 일면에 패시베이션막(22)을 형성한다. 즉, 반도체 기판(110)의 타면 위에 패시베이션막(32) 및 반사 방지막(34)을 전체적으로 형성하고, 반도체 기판(110)의 일면 위에 제1 도전형 영역(20)을 덮도록 전체적으로 패시베이션막(22)을 형성한다. 패시베이션막(22, 32) 및 반사 방지막(34)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 패시베이션막(22, 32) 및 반사 방지막(34)의 형성 순서는 다양하게 변형될 수 있다.
이어서, 도 1 및 도 3의(g)를 참고하면, 제1 도전형 영역(20) 및 제2 도전형 영역(30)에 각기 연결되는 제1 및 제2 전극(42, 44)을 형성한다.
구체적으로 도 1를 참고하면, 제1 및 제2 전극(42, 44)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극을 포함할 수 있다. 그리고 제1 및 제2 전극(42, 44)은 핑거 전극들과 교차하는 방향으로 형성되어 핑거 전극을 연결하는 버스바 전극을 포함할 수 있다. 이러한 버스바 전극은 하나만 구비될 수도 있고, 핑거 전극의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다.
다시 도 3의 (g)를 참고하면, 패시베이션막(32) 및 반사 방지막(34)에 개구부(104)를 형성하고 패시베이션막(22)에 개구부(102)를 형성한 다음, 개구부(102, 104) 내에 도금법, 증착법 등의 다양한 방법을 이용하여 제1 및 제2 전극(42, 44)을 형성할 수 있다.
다른 예로, 제2 전극 형성용 페이스트를 제2 패시베이션막(32) 및 반사 방지막(34) 위에, 제1 전극 형성용 페이스트를 제1 패시베이션막(22) 위에, 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등에 의하여 개구부(102, 104)를 형성하면서 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 소성할 때 개구부(102, 104)가 형성되므로, 별도로 개구부(102, 104)를 형성하는 공정을 추가하지 않아도 된다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지 10: 베이스 영역
110: 반도체 기판 20: 제1 도전형 영역
30: 제2 도전형 영역 22, 32: 패시베이션막
34: 반사 방지막 42,44: 전극
50: 제어 패시베이션층 112a: 요철
112b: 미세 요철

Claims (20)

  1. 반도체 기판의 일면 및 상기 일면과 대향하는 타면 상에 제1 도전형 도펀트를 포함하는 제1 도전형 영역을 형성하고,
    상기 반도체 기판의 타면에 배치된 상기 제1 도전형 영역을 건식 식각으로 제거하고,
    상기 반도체 기판의 타면에 제2 도전형 도펀트를 포함하는 제2 도전형 영역을 형성하는 것을 포함하는
    태양 전지 제조 방법.
  2. 제1항에 있어서,
    상기 제1 도전형 영역을 제거하는 것은,
    반응성 이온 식각(reactive ion etching, RIE)에 의해 수행되고,
    육불화항 가스 및 산소 가스를 사용하는
    태양 전지 제조 방법.
  3. 제2항에 있어서,
    상기 산소 가스에 대한 상기 육불화항 가스의 부피비가 3 내지 5인
    태양 전지 제조 방법.
  4. 제2항에 있어서,
    상기 육불화항 가스는 8000sccm 내지 10000sccm 사용되는
    태양 전지 제조 방법.
  5. 제2항에 있어서,
    상기 반응성 이온 식각은 25kw 내지 30kw의 플라즈마를 사용하는
    태양 전지 제조 방법.
  6. 제1항에 있어서,
    상기 제1 도전형 영역을 식각하는 것과 상기 제2 도전형 영역을 형성하는 것사이에 반응성 이온 식각 반응성 이온 식각(reactive ion etching, RIE)에 의해 미세 요철을 형성하는 것을 더 포함하는
    태양 전지 제조 방법.
  7. 제6항에 있어서,
    상기 미세 요철을 형성하는 것은,
    육불화항 가스, 산소가스 및 염소 가스를 사용하는
    태양 전지 제조 방법.
  8. 제7항에 있어서,
    상기 산소 가스에 대한 상기 육불화항 가스의 부피비가 1 내지 2인
    태양 전지 제조 방법.
  9. 제7항에 있어서,
    상기 산소 가스에 대한 상기 염소 가스의 부피비가 0.2 내지 1인
    태양 전지 제조 방법.
  10. 제7항에 있어서,
    상기 제1 도전형 영역을 제거할 때 사용되는 산소 가스 대비 상기 미세 요철을 형성할 때 사용되는 산소 가스의 부피비가 1.5 내지 5인
    태양 전지 제조 방법.
  11. 제6항에 있어서,
    상기 미세 요철을 형성하는 것은 상기 제1 도전형 영역을 식각하는 것에 비해 압력이 같거나 작은
    태양 전지 제조 방법.
  12. 제1항에 있어서,
    상기 제1 도전형 영역을 형성하기 전에 상기 반도체 기판의 타면에 요철을 형성하고 일면에는 미형성하는 것을 포함하는
    태양 전지 제조 방법.
  13. 제12항에 있어서,
    상기 반도체 기판의 타면에 요철을 형성하는 것은 습식 식각에 의해 수행되는 것을 포함하는
    태양 전지 제조 방법.
  14. 제13항에 있어서
    미세 요철은 상기 요철 상에 형성되는 것을 포함하는
    태양 전지 제조 방법.
  15. 제6항에 있어서,
    상기 제1 도전형 영역을 식각하는 것과 상기 미세 요철을 형성하는 것은
    인-시츄(in-situ) 공정에 의하여 수행되는
    태양 전지 제조 방법.
  16. 제1항에 있어서,
    상기 제1 도전형 영역을 형성하는 것과, 상기 제어 패시베이션층을 형성하는 것은,
    인-시츄(in-situ) 공정에 의하여 수행되는
    태양 전지 제조 방법.
  17. 제1항에 있어서,
    상기 제2 도전형 영역을 형성하는 것은,
    상기 제2 도전형 도펀트를 상기 반도체 기판으로 확산시키는 것을 포함하는
    태양 전지 제조 방법.
  18. 반도체 기판;
    상기 반도체 기판의 일면에 형성된 제2 도전형 영역; 및
    상기 반도체 기판의 일면에 대향하는 타면에 형성된 제1 도전형 영역;을 포함하고,
    상기 반도체 기판의 타면 및 측면이 미세 요철을 포함하며,
    상기 반도체 기판의 타면에 형성된 미세 요철의 크기가 상기 반도체 기판의 측면에 형성된 미세 요철의 크기가 다른 태양 전지.
  19. 제18항에 있어서,
    상기 반도체 기판의 타면에 형성된 미세 요철의 크기가 상기 반도체 기판의 측면에 형성된 미세 요철의 크기보다 큰 태양 전지.
  20. 제18항에 있어서,
    상기 반도체 기판의 타면에 형성된 미세 요철의 크기는 100nm 내지 300nm이고,
    상기 반도체 기판의 측면에 형성된 미세 요철의 크기는 50nm 내지 100nm인
    태양전지.
KR1020170165374A 2017-02-24 2017-12-04 태양 전지 및 이의 제조 방법 Active KR102042267B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/904,030 US11004991B2 (en) 2017-02-24 2018-02-23 Photovoltaic solar cell and method of manufacturing photovoltaic solar cell
JP2018030988A JP6695916B2 (ja) 2017-02-24 2018-02-23 太陽電池及びその製造方法
EP18158576.1A EP3367444B1 (en) 2017-02-24 2018-02-26 Method of manufacturing a photovoltaic solar cell
CN201810159994.XA CN108511557B (zh) 2017-02-24 2018-02-26 光伏太阳能电池以及制造光伏太阳能电池的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170025012 2017-02-24
KR1020170025012 2017-02-24

Publications (2)

Publication Number Publication Date
KR20180098116A true KR20180098116A (ko) 2018-09-03
KR102042267B1 KR102042267B1 (ko) 2019-11-08

Family

ID=63601058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165374A Active KR102042267B1 (ko) 2017-02-24 2017-12-04 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102042267B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102823B1 (ko) * 2018-10-30 2020-04-22 성균관대학교산학협력단 표면 구조를 이용한 선택적 에미터의 형성 방법 및 표면 구조를 이용한 선택적 에미터를 포함한 태양전지
CN116113507A (zh) * 2021-09-10 2023-05-12 爱玻索立克公司 已清洁的封装基板及已清洁的封装基板制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090062152A (ko) * 2007-12-12 2009-06-17 엘지전자 주식회사 플라즈마 표면 처리를 이용한 태양전지의 제조방법
KR20130057285A (ko) * 2011-11-23 2013-05-31 삼성에스디아이 주식회사 광전변환소자 및 그 제조 방법
KR20140105095A (ko) * 2013-02-21 2014-09-01 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20150124292A (ko) * 2014-04-28 2015-11-05 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20160029501A (ko) * 2014-09-05 2016-03-15 엘지전자 주식회사 태양 전지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090062152A (ko) * 2007-12-12 2009-06-17 엘지전자 주식회사 플라즈마 표면 처리를 이용한 태양전지의 제조방법
KR20130057285A (ko) * 2011-11-23 2013-05-31 삼성에스디아이 주식회사 광전변환소자 및 그 제조 방법
KR20140105095A (ko) * 2013-02-21 2014-09-01 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20150124292A (ko) * 2014-04-28 2015-11-05 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20160029501A (ko) * 2014-09-05 2016-03-15 엘지전자 주식회사 태양 전지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102823B1 (ko) * 2018-10-30 2020-04-22 성균관대학교산학협력단 표면 구조를 이용한 선택적 에미터의 형성 방법 및 표면 구조를 이용한 선택적 에미터를 포함한 태양전지
US10861987B2 (en) 2018-10-30 2020-12-08 Research & Business Foundation Sungkyunkwan University Method for manufacturing selective emitter using surface structure and solar cell including selective emitter using surface structure
CN116113507A (zh) * 2021-09-10 2023-05-12 爱玻索立克公司 已清洁的封装基板及已清洁的封装基板制造方法

Also Published As

Publication number Publication date
KR102042267B1 (ko) 2019-11-08

Similar Documents

Publication Publication Date Title
KR102397970B1 (ko) 태양 전지 및 이의 제조 방법
KR101991767B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
CN104103699A (zh) 太阳能电池
KR20180119969A (ko) 태양 전지 및 이의 제조 방법
KR102244838B1 (ko) 태양 전지 및 이의 제조 방법
EP3419059B1 (en) Method of manufacturing a solar cell
JP2016532317A (ja) ナノ構造化されたシリコン系太陽電池およびナノ構造化されたシリコン系太陽電池を製造する方法
KR20150104431A (ko) 태양 전지 및 이의 제조 방법
US10134941B2 (en) Method for manufacturing solar cell including a patterned dopant layer
US20090084440A1 (en) Semiconductor photovoltaic devices and methods of manufacturing the same
JP2020043368A (ja) 結晶シリコン系太陽電池およびその製造方法
KR20180081268A (ko) 태양 전지의 제조 방법
KR102042267B1 (ko) 태양 전지 및 이의 제조 방법
JP6695916B2 (ja) 太陽電池及びその製造方法
KR101976420B1 (ko) 태양 전지 및 이의 제조 방법
KR20230100022A (ko) 태양 전지 및 이의 제조 방법
KR102049604B1 (ko) 태양전지 및 그 제조 방법
KR101431730B1 (ko) 태양전지용 기판의 표면처리 방법
KR101823599B1 (ko) 태양 전지 및 이의 제조 방법
TWI462308B (zh) 半導體光電元件及其製造方法
KR20160111624A (ko) 태양 전지 및 이의 제조 방법
KR20230160058A (ko) 태양 전지의 제조 방법
KR101103144B1 (ko) 후면전극형 태양전지 제조 방법
KR20180120130A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171204

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181020

Patent event code: PE09021S01D

AMND Amendment
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20190315

Patent event code: PE09021S02D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190906

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190315

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20181020

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190906

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190510

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20181220

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20191022

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20191008

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190906

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190510

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20181220

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191101

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220921

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231020

Start annual number: 5

End annual number: 5