WO2020138185A1 - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
WO2020138185A1
WO2020138185A1 PCT/JP2019/050859 JP2019050859W WO2020138185A1 WO 2020138185 A1 WO2020138185 A1 WO 2020138185A1 JP 2019050859 W JP2019050859 W JP 2019050859W WO 2020138185 A1 WO2020138185 A1 WO 2020138185A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
lift
region
forming
Prior art date
Application number
PCT/JP2019/050859
Other languages
English (en)
French (fr)
Inventor
貴久 藤本
紳平 岡本
寛隆 石橋
足立　大輔
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2020563352A priority Critical patent/JP7053892B2/ja
Publication of WO2020138185A1 publication Critical patent/WO2020138185A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a back electrode type (back contact type) solar cell.
  • Patent Document 1 discloses a back electrode type solar cell.
  • the solar cell described in Patent Document 1 includes a semiconductor substrate that functions as a photoelectric conversion layer, a first conductivity type semiconductor layer and a first electrode layer that are sequentially stacked on a part of the back surface side of the semiconductor substrate, and the back surface of the semiconductor substrate.
  • an etching method using a photolithography technique is used.
  • the etching method using the photolithography technique for example, photoresist coating by spin coating, photoresist drying, photoresist exposure, photoresist development, semiconductor layer etching using the photoresist as a mask, and photoresist stripping are performed. The process was necessary and the process was complicated.
  • Patent Document 1 describes a technique for simplifying the patterning process by a lift-off method using a lift-off layer (sacrificial layer) in the second patterning.
  • the lift-off layer is formed before the first patterning and is patterned together with the semiconductor layer in the first patterning.
  • the lift-off layer may be peeled off depending on the combination of the lift-off layer and the resist used for patterning.
  • the present invention aims to provide a method for manufacturing a solar cell capable of simplifying the manufacturing process and suppressing peeling of the lift-off layer.
  • a method of manufacturing a solar cell according to the present invention includes a semiconductor substrate, a first conductivity type semiconductor layer sequentially stacked in a first region which is a part of the other main surface side opposite to the one main surface side of the semiconductor substrate, and Manufacture of a back electrode type solar cell including a first electrode layer, a second conductivity type semiconductor layer and a second electrode layer, which are sequentially stacked in a second region that is another part of the other main surface side of the semiconductor substrate.
  • the patterned first conductive type semiconductor layer, the lift-off layer and the first protective layer are formed in the first region by removing the material films of the layer, the lift-off layer and the first conductive type semiconductor layer, and a pattern printing resist is formed.
  • the first protective layer in the first area protects the lift-off layer in the first area from the solution used for patterning and removes the pattern printing resist. It is removed with a solution.
  • FIG. 1 is a view of the solar cell according to the present embodiment as viewed from the back surface side.
  • the solar cell 1 shown in FIG. 1 is a back electrode type solar cell.
  • the solar cell 1 includes an n-type (second conductivity type) semiconductor substrate 11 having two main surfaces, and has a first region 7 and a second region 8 on the main surface of the semiconductor substrate 11.
  • the first region 7 has a so-called comb shape, and has a plurality of finger portions 7f corresponding to comb teeth and a bus bar portion 7b corresponding to a support portion for the comb teeth.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f extends from the bus bar portion 7b in the first direction (X direction).
  • the second region 8 has a so-called comb shape, and has a plurality of finger portions 8f corresponding to comb teeth and a bus bar portion 8b corresponding to a supporting portion of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing the one side portion of the semiconductor substrate 11, and the finger portion 8f extends from the bus bar portion 8b in the second direction (Y direction). Direction).
  • the finger portions 7f and the finger portions 8f are provided alternately in the first direction (X direction).
  • the first region 7 and the second region 8 may be formed in a stripe shape.
  • the solar cell 1 includes a semiconductor substrate 11, an intrinsic semiconductor layer 13 and an optical semiconductor layer 13 which are sequentially stacked on a light-receiving surface side which is one of the main surfaces of the semiconductor substrate 11 which receives light.
  • the adjustment layer 15 is provided.
  • the intrinsic semiconductor layers 23, p sequentially stacked on a part (first region 7) of the back surface which is the other main surface of the main surface of the semiconductor substrate 11 opposite to the light receiving surface.
  • a type (first conductivity type) semiconductor layer 25 and a first electrode layer 27 are provided.
  • the intrinsic semiconductor layer 33, the n-type (second conductivity type) semiconductor layer 35, and the second electrode which are sequentially stacked on the other part (second region 8) on the back surface side of the semiconductor substrate 11.
  • the layer 37 is provided.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant. Examples of the n-type dopant include phosphorus (P).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side and generates photocarriers (electrons and holes). By using crystalline silicon as the material of the semiconductor substrate 11, a relatively high output (stable output regardless of illuminance) can be obtained even when the dark current is relatively small and the intensity of incident light is low.
  • the intrinsic semiconductor layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layer 23 is formed in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layer 33 is formed in the second region 8 on the back surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layers 13, 23, 33 are formed of, for example, a material whose main component is intrinsic (i-type) amorphous silicon.
  • the intrinsic semiconductor layers 13, 23, 33 function as so-called passivation layers, suppress recombination of carriers generated in the semiconductor substrate 11, and improve carrier recovery efficiency.
  • the optical adjustment layer 15 is formed on the intrinsic semiconductor layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the optical adjustment layer 15 functions as an antireflection layer that prevents reflection of incident light, and also functions as a protective layer that protects the light receiving surface side of the semiconductor substrate 11 and the intrinsic semiconductor layer 13.
  • the optical adjustment layer 15 is formed of an insulating material such as silicon oxide (SiO), silicon nitride (SiN), or a compound thereof such as silicon oxynitride (SiON).
  • the p-type semiconductor layer 25 is formed on the intrinsic semiconductor layer 23, that is, in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the p-type semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the p-type semiconductor layer 25 is, for example, a p-type semiconductor layer in which a p-type dopant is doped in an amorphous silicon material. Examples of p-type dopants include boron (B).
  • the n-type semiconductor layer 35 is formed on the intrinsic semiconductor layer 33, that is, in the second region 8 on the back surface side of the semiconductor substrate 11.
  • the n-type semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the n-type semiconductor layer 35 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, phosphorus (P) described above).
  • the first electrode layer 27 is formed on the p-type semiconductor layer 25, and the second electrode layer 37 is formed on the n-type semiconductor layer 35.
  • the first electrode layer 27 has a transparent electrode layer 28 and a metal electrode layer 29 which are sequentially stacked on the p-type semiconductor layer 25.
  • the second electrode layer 37 has a transparent electrode layer 38 and a metal electrode layer 39 which are sequentially stacked on the n-type semiconductor layer 35.
  • the transparent electrode layers 28 and 38 are made of a transparent conductive material. Examples of the transparent conductive material include ITO (Indium Tin Oxide: composite oxide of indium oxide and tin oxide) and ZnO (Zinc Oxide: zinc oxide).
  • the metal electrode layers 29 and 39 are formed of a conductive paste material containing a metal powder such as silver.
  • the inventors of the present application have devised to use a pattern printing resist by a pattern printing method in patterning the p-type semiconductor layer (first patterning). As a result, the steps of exposure and development can be reduced and the solar cell manufacturing process can be simplified as compared with the case of using a photoresist (photolithography method) by the spin coating method. Further, the inventors of the present application have devised to adopt a lift-off method using a lift-off layer (sacrificial layer) in the patterning (second patterning) of the n-type semiconductor layer. Thereby, the manufacturing process of the solar cell can be simplified. Furthermore, the inventors of the present application have devised to employ an inexpensive alkaline solution as a solution for removing the pattern printing resist in the patterning of the p-type semiconductor layer. As a result, the cost of the solar cell can be reduced.
  • the pattern printing is not a printing such as a photolithography method in which a resist film (non-pattern resist film) before patterning is once formed and then a process such as exposure and development is performed, but screen printing or gravure is used. It means a printing method in which a patterned resist (printing material) is directly attached to a resist-attached surface, such as press printing like printing or ejection printing like inkjet printing.
  • the pattern printing resist means a printing material (resist material) used for pattern printing.
  • FIG. 4A is a diagram showing a first semiconductor layer material film forming step and a lift-off layer forming step in the solar cell manufacturing method of the comparative example
  • FIGS. 4B to 4D are the first semiconductor layer manufacturing method of the comparative example. It is a figure which shows a semiconductor layer formation process.
  • 4E is a diagram showing a second semiconductor layer material film forming step in the method for manufacturing the solar cell of the comparative example
  • FIG. 4F shows a second semiconductor layer forming step in the method of manufacturing the solar cell in the comparative example.
  • 4G is a diagram showing an electrode layer forming step in the solar cell manufacturing method of the comparative example
  • FIG. 4H is a diagram showing an optical adjustment layer forming step in the solar cell manufacturing method of the comparative example.
  • the intrinsic semiconductor layer material film 23ZX and the p-type semiconductor layer material film 25ZX are sequentially stacked on the entire rear surface of the semiconductor substrate 11X by using, for example, a CVD method (chemical vapor deposition method). (Film forming) (first semiconductor layer material film forming step). Further, the intrinsic semiconductor layer 13X is laminated (formed) on the entire surface of the semiconductor substrate 11X on the light receiving surface side by using, for example, the CVD method.
  • the order of forming the intrinsic semiconductor layer material film 23ZX and the p-type semiconductor layer material film 25ZX and the intrinsic semiconductor layer 13X is not limited.
  • the lift-off layer (sacrifice layer) 41X is laminated (formed) on the entire back surface side of the semiconductor substrate 11X, specifically, on the entire surface of the p-type semiconductor layer material film 25ZX by using, for example, the CVD method. (Lift-off layer forming step).
  • the lift-off layer 41X is formed of a material such as silicon oxide (SiO), silicon nitride (SiN), or a composite thereof such as silicon oxynitride (SiON).
  • an intrinsic semiconductor layer material film 23ZX, a p-type semiconductor layer material film 25ZX and a lift-off layer in the second region 8 are formed on the back surface side of the semiconductor substrate 11X using a pattern printing resist.
  • the patterned intrinsic semiconductor layer 23X, the p-type semiconductor layer 25X, and the lift-off layer 41X are formed in the first region 7 (first semiconductor layer forming step).
  • a pattern printing resist 90X is formed using a pattern printing method on the first region 7 on the back surface side of the semiconductor substrate 11X and the entire light receiving surface side of the semiconductor substrate 11X.
  • the film thickness of the pattern printing resist is, for example, 1 ⁇ m or more and 50 ⁇ m or less. According to the pattern printing resist using the pattern printing method, the exposure and development of the resist in the photoresist (photolithography method) using the conventional spin coating method are unnecessary (simplification of manufacturing process).
  • the lift-off layer 41X, the p-type semiconductor layer material film 25ZX, and the intrinsic semiconductor layer material film 23ZX in the second region 8 are etched by using the pattern printing resist 90X as a mask, whereby the first region 7 is formed. Then, the patterned intrinsic semiconductor layer 23X, the p-type semiconductor layer 25X, and the lift-off layer 41X are formed.
  • the etching solution for the lift-off layer 41X, the p-type semiconductor layer material film 25ZX and the intrinsic semiconductor layer material film 23ZX for example, an acidic solution such as a mixed solution of hydrofluoric acid and nitric acid is used. At this time, the first problem occurs (details will be described later).
  • the pattern print resist 90X is removed.
  • An inexpensive alkaline solution is used as the etching solution for the pattern printing resist 90X (cost reduction).
  • the second problem occurs (details will be described later).
  • hydrofluoric acid treatment includes not only hydrofluoric acid but also treatment with a mixture of hydrofluoric acid and another type of acid (for example, hydrochloric acid in the first washing step).
  • the intrinsic semiconductor layer material film 33ZX and the n-type semiconductor layer material film 35ZX are sequentially laminated (formed) on the entire rear surface of the semiconductor substrate 11X by using, for example, the CVD method. Second semiconductor layer material film forming step).
  • the intrinsic semiconductor layer material film 33ZX and the n-type semiconductor layer in the first region 7 are formed on the back surface side of the semiconductor substrate 11X by using the lift-off method using the lift-off layer (sacrifice layer).
  • the patterned intrinsic semiconductor layer 33X and the n-type semiconductor layer 35X are formed in the second region 8 (second semiconductor layer forming step).
  • the removing solution for the lift-off layer 41 an acidic solution such as hydrofluoric acid is used.
  • the first electrode layer 27X and the second electrode layer 37X are formed on the back surface side of the semiconductor substrate 11X (electrode layer forming step).
  • a transparent electrode layer material film is laminated (formed) on the entire rear surface of the semiconductor substrate 11X by using a PVD method (physical vapor deposition method) such as a sputtering method.
  • the patterned transparent electrode layers 28X and 38X are formed by removing a part of the transparent electrode layer material film by using an etching method using an etching paste, for example.
  • the etching solution for the transparent electrode layer material film for example, hydrochloric acid or ferric chloride aqueous solution is used.
  • the metal electrode layer 29X is formed on the transparent electrode layer 28X, and the metal electrode layer 39X is formed on the transparent electrode layer 38X.
  • the second electrode layer 37X is formed.
  • the optical adjustment layer 15X is laminated (formed) on the entire light-receiving surface side of the semiconductor substrate 11X.
  • the back electrode type solar cell 1X of the comparative example is completed.
  • the lift-off layer 41X in the first region 7 covered with the pattern printing resist 90X is peeled off.
  • This is a pattern printing resist that uses a pattern printing method that does not require exposure and development of the resist (a manufacturing process can be simplified), instead of a conventional photoresist (photolithography method) that uses a spin coating method. Is expected to be due to the use of.
  • the composition of the pattern printing resist by the pattern printing method is expected to be rough as compared with the composition of the photoresist by the spin coating method.
  • hydrofluoric acid which is a component contained in the etching solution, will pass through the pattern printing resist 90X, penetrate into the lift-off layer 41X, and peel off the lift-off layer 41X. If the lift-off layer 41X is peeled off, the lift-off process in the second semiconductor layer forming step will not be performed normally.
  • an insulating layer of material such as silicon oxide (SiO), silicon nitride (SiN), or a composite thereof such as silicon oxynitride (SiON), which is resistant to alkaline solutions, may be applied over the intrinsic semiconductor layer 13X. It is conceivable that the However, it is expected that the same problem as the first problem described above will occur.
  • the first semiconductor layer forming step when the intrinsic semiconductor layer 23X, the p-type semiconductor layer 25X, and the lift-off layer 41X are patterned, the light-receiving surface-side insulating layer covered with the pattern printing resist 90X is peeled off. Is expected. Then, when the pattern printing resist 90X is removed, the intrinsic semiconductor layer 13X on the light receiving surface side is dissolved by the alkaline solution.
  • the inventors of the present application have provided a protective layer, which is naturally removed with an alkaline solution that protects the lift-off layer from the etching solution for the p-type semiconductor layer and removes the pattern printing resist, on the lift-off layer on the back surface side. Devise to form into. Further, regarding the second problem, the inventors of the present application devise to form an insulating layer, which protects the intrinsic semiconductor layer from an alkaline solution for removing the pattern printing resist, on the intrinsic semiconductor layer on the light receiving surface side. Furthermore, the inventors of the present application devise to form a protective layer for protecting the insulating layer from the etching solution for the p-type semiconductor layer on the insulating layer on the light-receiving surface side.
  • FIG. 3A is a diagram showing a first semiconductor layer material film forming step, a lift-off layer forming step, a first protective layer forming step, an insulating layer forming step, and a second protective layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • 3B to 3D are views showing the first semiconductor layer forming step in the method for manufacturing the solar cell according to the present embodiment.
  • 3E is a diagram showing a second semiconductor layer material film forming step in the method for manufacturing a solar cell according to the present embodiment, and FIG.
  • FIG. 3F is a second semiconductor layer in the method for manufacturing a solar cell according to the present embodiment. It is a figure which shows a formation process. Further, FIG. 3G is a diagram showing an electrode layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • the intrinsic semiconductor layer material film 23Z and the p-type semiconductor layer material film 25Z are sequentially laminated (film formation) on the entire back surface side of the semiconductor substrate 11 by using, for example, a CVD method. 1 semiconductor layer material film forming step).
  • the intrinsic semiconductor layer 13 is laminated (formed) on the entire light-receiving surface side of the semiconductor substrate 11 by using, for example, the CVD method.
  • the lift-off layer (sacrificial layer) 41 is laminated (formed) on the entire back surface of the semiconductor substrate 11, specifically, on the entire surface of the p-type semiconductor layer material film 25Z, by using, for example, the CVD method. (Lift-off layer forming step). Further, the insulating layer 43 is laminated (formed) on the entire surface of the semiconductor substrate 11 on the light receiving surface side, specifically, on the entire surface of the intrinsic semiconductor layer 13 by using the CVD method (insulating layer forming step).
  • the lift-off layer 41 and the insulating layer 43 are formed of a material such as silicon oxide (SiO), silicon nitride (SiN), or a compound thereof such as silicon oxynitride (SiON).
  • the lift-off layer 41 and the insulating layer 43 have resistance to an alkaline solution and are easily removed by hydrofluoric acid treatment (treatment with hydrofluoric acid or a mixture of hydrofluoric acid and another type of acid). It
  • the film thicknesses of the lift-off layer 41 and the insulating layer 43 are preferably, for example, 1 nm or more and 1 ⁇ m or less.
  • the first protective layer 51 for protecting the lift-off layer 41 is laminated (formed) on the entire back surface side of the semiconductor substrate 11, specifically, the entire surface on the lift-off layer 41, by using, for example, the CVD method.
  • First protective layer forming step Further, by using, for example, the CVD method, the second protective layer 53 for protecting the insulating layer 43 is laminated (formed) on the entire light-receiving surface side of the semiconductor substrate 11, specifically on the entire surface of the insulating layer 43.
  • the first protective layer 51 and the second protective layer 53 are formed of a material containing silicon as a main component.
  • the first protective layer 51 and the second protective layer 53 have resistance to acid treatment, for example, hydrofluoric acid treatment (treatment with hydrofluoric acid or a mixture of hydrofluoric acid and other types of acids). , easily removed with alkaline solution.
  • acid treatment for example, hydrofluoric acid treatment (treatment with hydrofluoric acid or a mixture of hydrofluoric acid and other types of acids).
  • the thickness of the first protective layer 51 and the second protective layer 53 is preferably, for example, 1 nm or more and 50 nm or less.
  • the first protective layer 51, the lift-off layer 41, the p-type semiconductor layer material film 25Z in the second region 8 are formed on the back surface side of the semiconductor substrate 11.
  • the patterned intrinsic semiconductor layer 23, the p-type semiconductor layer 25, the lift-off layer 41, and the first protective layer 51 are formed in the first region 7 (first semiconductor).
  • Layer forming step ).
  • a pattern printing resist 90 is formed using a pattern printing method on the first region 7 on the back surface side of the semiconductor substrate 11X and on the entire light receiving surface side of the semiconductor substrate 11X.
  • the film thickness of the pattern printing resist is, for example, 1 ⁇ m or more and 50 ⁇ m or less.
  • the first protective layer 51, the lift-off layer 41, the first conductivity type semiconductor layer material film 25Z and the intrinsic semiconductor layer material film 23Z in the second region 8 are etched using the pattern printing resist 90 as a mask. By doing so, the intrinsic semiconductor layer 23, the p-type semiconductor layer 25, the lift-off layer 41, and the first protective layer 51 are formed.
  • etching solution for the first protective layer 51, the lift-off layer 41, the first conductivity type semiconductor layer material film 25Z and the intrinsic semiconductor layer material film 23Z for example, a mixed solution of ozone dissolved in hydrofluoric acid, or hydrofluoric acid and nitric acid is used.
  • An acidic solution such as a mixed solution of is used.
  • the first protective layer 51 protects the lift-off layer 41 from the etching solution that passes through the pattern printing resist 90.
  • to protect the lift-off layer 41 means that the lift-off layer 41 formed on the lift-off layer 41 is left so that the lift-off layer 41 in the first region 7 on which the pattern printing resist 90 is formed remains when the first semiconductor layer forming step is completed. 51 means that the time and area in which the lift-off layer 41 and the etching solution are in contact with each other are suppressed.
  • the area of the lift-off layer 41 left after the first semiconductor layer forming step is completed is 30% or more of the area where the pattern printing resist 90 is formed. Is preferable, 50% or more is more preferable, and 70% or more is further preferable. If the lift-off layer 41 remains at the completion of the first semiconductor layer forming step, the first protective layer 51 does not necessarily have to remain at the completion of the first semiconductor layer forming step, but the lift-off layer 41 remains accurately. In addition, it is preferable that the first protective layer 51 remains after the first semiconductor layer forming step is completed.
  • the area of the first protective layer 51 left after the step of forming the first semiconductor layer is preferably 30% or more, more preferably 50% or more, more preferably 70% or more of the area in which the pattern printing resist 90 is formed. If it is more preferable.
  • the area of the region where the pattern printing resist 90 is formed and the region where the lift-off layer 41 and the first protective layer 51 remain when the first semiconductor layer forming step is completed are, for example, after the pattern printing resist is formed and after the pattern printing resist is peeled off, which will be described later.
  • the same area can be obtained by observing the same area with an optical microscope, a scanning electron microscope, or the like, and measuring the area of the pattern printing resist 90 and the areas of the lift-off layer 41 and the first protective layer 51, respectively. ..
  • the difference between the film thickness of the lift-off layer 41 remaining after the completion of the first semiconductor layer forming step and the film thickness of the lift-off layer 41 immediately after the lift-off layer 41 is formed is small. This is because the film thickness of the lift-off layer 41 can be reduced as the film thickness is reduced.
  • the film thickness of the lift-off layer 41 remaining after the completion of the first semiconductor layer forming step is preferably 20% or more, more preferably 50% or more, of the film thickness immediately after the lift-off layer 41 is formed. More preferably, it is 80% or more.
  • the ratio of the film thickness of the lift-off layer 41 remaining after the completion of the first semiconductor layer forming step and the film thickness of the lift-off layer 41 or the first protective layer 51 immediately after the formation of the lift-off layer 41 is obtained as follows, for example. You can Two process-in-process products having the lift-off layer 41 formed to have the same film thickness are prepared. The film thickness of the lift-off layer 41 of one work-in-process product is measured immediately after the formation of the lift-off layer 41 and the first protective layer 51. The first semiconductor layer forming step is performed on the other work-in-process product, and after this step is completed, the film thicknesses of the lift-off layer 41 and the first protective layer 51 are measured.
  • the film thickness ratio can be calculated by comparing the film thicknesses of the two in-process products.
  • the film thicknesses of the lift-off layer 41 and the first protective layer 51 can be measured by observing the cross section of the in-process product with a scanning microscope or the like. When the film thicknesses of the lift-off layer 41 and the first protective layer 51 are distributed, the film thicknesses of the lift-off layer 41 and the first protective layer 51 are measured at about 10 locations for one work-in-process product. Then, the average value may be obtained.
  • etching liquid when hydrofluoric acid (HF) and nitric acid (HNO 3 ) are used as the etching liquid, if the content of the hydrofluoric acid is small, even if the etching liquid passes through the pattern printing resist 90, the first It is considered that the lift-off layer 41 is protected from the etching solution by setting the protective layer 51 to have an appropriate thickness.
  • a mixed solution of ozone dissolved in hydrofluoric acid is used as the etching solution, the first protective layer 51 not covered with the pattern printing resist 90 can be dissolved.
  • ozone (O 3 ) oxidizes the surface of the first protective layer 51 to form SiO 2
  • hydrofluoric acid (HF) dissolves SiO 2 .
  • the first protective layer 51 is dissolved.
  • ozone is deactivated when passing through the pattern printing resist 90, and the first protective layer 51 is not oxidized. Therefore, it is considered that the first protective layer 51 covered with the pattern printing resist 90 does not dissolve even when hydrofluoric acid (HF) passes through the pattern printing resist 90.
  • HF hydrofluoric acid
  • the second protective layer 53 protects the insulating layer 43 from the etching solution that passes through the pattern printing resist 90.
  • the pattern printing resist 90 is removed.
  • An inexpensive alkaline solution is used as an etching solution for the pattern printing resist 90.
  • the first protective layer 51 on the back surface side is removed by the alkaline solution.
  • the second protective layer 53 on the light receiving surface side is removed by the alkaline solution.
  • the insulating layer 43 protects the intrinsic semiconductor layer 13 from the alkaline solution.
  • first cleaning step both sides of the semiconductor substrate 11 are cleaned.
  • first cleaning step for example, after performing ozone treatment, hydrofluoric acid treatment (treatment with hydrofluoric acid or a mixture of hydrofluoric acid and another type of acid) is performed.
  • the intrinsic semiconductor layer is formed on the entire back surface side of the semiconductor substrate 11, specifically, on the lift-off layer 41 in the first region 7 and in the second region 8 by using, for example, a CVD method.
  • the material film 33Z and the n-type semiconductor layer material film 35Z are sequentially laminated (film formation) (second semiconductor layer material film forming step).
  • the intrinsic semiconductor layer material film 33Z and the n-type semiconductor layer in the first region 7 are formed on the back surface side of the semiconductor substrate 11 by using the lift-off method using the lift-off layer (sacrifice layer).
  • the material film 35Z is removed, and the patterned intrinsic semiconductor layer 33 and the n-type semiconductor layer 35 are formed in the second region 8 (second semiconductor layer forming step).
  • the intrinsic semiconductor layer material film 33Z and the n-type semiconductor layer material film 35Z on the lift-off layer 41 are removed by removing the lift-off layer 41 to form the intrinsic semiconductor layer 33 and the n-type semiconductor layer 35. ..
  • an acidic solution such as hydrofluoric acid is used.
  • the insulating layer 43 on the light receiving surface side of the semiconductor substrate 11 is also removed.
  • the first electrode layer 27 and the second electrode layer 37 are formed on the back surface side of the semiconductor substrate 11 (electrode layer forming step).
  • a PVD method such as a sputtering method is used to stack (form) a transparent electrode layer material film on the entire rear surface of the semiconductor substrate 11.
  • the transparent electrode layers 28 and 38 are patterned by partially removing the transparent electrode layer material film by using an etching method using an etching paste, for example.
  • the etching solution for the transparent electrode layer material film for example, hydrochloric acid or ferric chloride aqueous solution is used.
  • the metal electrode layer 29 is formed on the transparent electrode layer 28 and the metal electrode layer 39 is formed on the transparent electrode layer 38 by using, for example, a pattern printing method or a coating method.
  • the second electrode layer 37 is formed.
  • the optical adjustment layer 15 is formed on the entire light receiving surface side of the semiconductor substrate 11.
  • the back electrode type solar cell 1 of the present embodiment shown in FIGS. 1 and 2 is obtained.
  • the p-type semiconductor layer 25 is patterned by using the pattern printing resist by the pattern printing method in the first semiconductor layer forming step.
  • the steps of exposing and developing the resist can be reduced, and the manufacturing process of the solar cell can be simplified and shortened.
  • the n-type semiconductor layer 35 is patterned by using the lift-off method using the lift-off layer (sacrificial layer), so that the manufacturing process of the solar cell can be simplified and shortened. ..
  • an inexpensive alkaline solution is used as the solution for removing the pattern printing resist. As a result, cost reduction and productivity improvement of the solar cell are achieved.
  • the first protective layer 51 is formed on the lift-off layer 41 on the back surface side, so the p-type semiconductor layer 25 is patterned in the first semiconductor layer forming step.
  • the first protective layer 51 protects the lift-off layer 41 from an etching solution that has passed through the pattern printing resist, for example, a mixed solution of ozone dissolved in hydrofluoric acid. Thereby, peeling of the lift-off layer 41 is suppressed when the p-type semiconductor layer 25 is patterned.
  • the first protective layer 51 is naturally removed with a solution for removing the pattern printing resist, for example, an alkaline solution when removing the pattern printing resist.
  • the insulating layer 43 is formed on the intrinsic semiconductor layer 13 on the light-receiving surface side. Therefore, when removing the pattern printing resist in the first semiconductor layer forming step.
  • the insulating layer 43 protects the intrinsic semiconductor layer 13 from a solution that removes the pattern printing resist, for example, an alkaline solution. This suppresses dissolution of the intrinsic semiconductor layer 13 and suppresses performance degradation of the solar cell.
  • the insulating layer 43 is naturally removed by a solution that removes the lift-off layer 41 when removing the lift-off layer 41 in the second semiconductor layer forming step, for example, an acidic solution containing hydrofluoric acid.
  • the second protective layer 53 is formed on the insulating layer 43, when the p-type semiconductor layer 25 is patterned in the first semiconductor layer forming step, the second protective layer 53 is etched by passing through the pattern printing resist.
  • the insulating layer 43 is protected from a solution, for example, a mixed solution of ozone dissolved in hydrofluoric acid. Thereby, peeling of the insulating layer 43 is suppressed when the p-type semiconductor layer is patterned.
  • the second protective layer 53 is naturally removed by a solution that removes the pattern printing resist, for example, an alkaline solution.
  • the first conductivity type semiconductor layer 25 is the p-type semiconductor layer and the second conductivity type semiconductor layer 35 is the n-type semiconductor layer, but the first conductivity type semiconductor layer 25 is the n-type semiconductor layer.
  • the second conductivity type semiconductor layer 35 may be replaced with a p-type semiconductor layer.
  • the method for manufacturing the heterojunction solar cell 1 is illustrated as shown in FIG. 2, but the feature of the present invention is not limited to the heterojunction solar cell, but a homojunction solar cell. It is applicable to various solar cell manufacturing methods such as batteries.
  • the semiconductor substrate 11 is a p-type semiconductor in which a crystalline silicon material is doped with a p-type dopant (for example, boron (B) described above). It may be a substrate.
  • a p-type dopant for example, boron (B) described above.
  • the solar cell having the crystalline silicon substrate is illustrated, but the present invention is not limited to this.
  • the solar cell may have a gallium arsenide (GaAs) substrate.
  • GaAs gallium arsenide

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

製造プロセスの簡略化およびリフトオフ層の剥離の抑制が可能な太陽電池の製造方法を提供する。太陽電池の製造方法は、半導体基板１１の裏面側に第１半導体層材料膜を形成する工程と、この材料膜上にリフトオフ層を形成する工程と、リフトオフ層上に保護層を形成する工程と、パターン印刷レジスト９０を用いて、第１領域７にパターン化された第１半導体層２５、リフトオフ層４１および保護層５１を形成し、パターン印刷レジスト９０および保護層５１を除去する工程と、第１領域７のリフトオフ層４１上および第２領域８に、第２半導体層材料膜を形成する工程と、リフトオフ層４１を除去することにより、第２領域８にパターン化された第２半導体層を形成する工程とを含み、第１半導体層形成工程において、保護層５１は、パターン化に使用される溶液からリフトオフ層４１を保護し、パターン印刷レジスト９０を除去する溶液で除去される。

Description

太陽電池の製造方法
　本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法に関する。
　半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。
　特許文献１に記載の太陽電池は、光電変換層として機能する半導体基板と、半導体基板の裏面側の一部に順に積層された第１導電型半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える。
特開２０１４－７５５２６号公報
　一般に、第１導電型半導体層のパターニング（１回目のパターニング）および第２導電型半導体層のパターニング（２回目のパターニング）において、フォトリソグラフィ技術を用いたエッチング法が用いられる。しかし、フォトリソグラフィ技術を用いたエッチング法では、例えばスピンコート法によるフォトレジスト塗布、フォトレジスト乾燥、フォトレジスト露光、フォトレジスト現像、フォトレジストをマスクとして用いた半導体層のエッチング、およびフォトレジスト剥離のプロセスが必要であり、プロセスが複雑であった。
　この点に関し、特許文献１には、２回目のパターニングにおいて、リフトオフ層（犠牲層）を用いたリフトオフ法により、パターニングのプロセスの簡略化を図る技術が記載されている。リフトオフ層は、１回目のパターニングの前に形成され、１回目のパターニングにおいて半導体層とともにパターニングされる。この１回目のパターニングの際に、リフトオフ層の種類とパターニングに使用するレジストの組み合わせによっては、リフトオフ層が剥離してしまうことがあった。
　本発明は、製造プロセスの簡略化およびリフトオフ層の剥離の抑制が可能な太陽電池の製造方法を提供することを目的とする。
　本発明に係る太陽電池の製造方法は、半導体基板と、半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、半導体基板の他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、半導体基板の他方主面側に、第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、第１導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、リフトオフ層の上に、リフトオフ層を保護する第１保護層を形成する第１保護層形成工程と、パターン印刷レジストを用いて、第２領域における第１保護層、リフトオフ層および第１導電型半導体層の材料膜を除去することにより、第１領域に、パターン化された第１導電型半導体層、リフトオフ層および第１保護層を形成し、パターン印刷レジストおよび第１領域における第１保護層を除去する第１半導体層形成工程と、第１領域におけるリフトオフ層の上および第２領域に、第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、リフトオフ層を除去することにより、第１領域における第２導電型半導体層の材料膜を除去し、第２領域に、パターン化された第２導電型半導体層を形成する第２半導体層形成工程とを含み、第１半導体層形成工程において、第１領域における第１保護層は、パターン化に使用される溶液から第１領域におけるリフトオフ層を保護し、パターン印刷レジストを除去する溶液で除去される。
　本発明によれば、太陽電池の製造プロセスの簡略化およびリフトオフ層の剥離の抑制が可能である。
本実施形態に係る太陽電池を裏面側からみた図である。 図１の太陽電池におけるII-II線断面図である。 本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程、リフトオフ層形成工程、第１保護層形成工程、絶縁層形成工程および第２保護層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。 比較例の太陽電池の製造方法における第１半導体層材料膜形成工程およびリフトオフ層形成工程を示す図である。 比較例の太陽電池の製造方法における第１半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における第１半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における第１半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における第２半導体層材料膜形成工程を示す図である。 比較例の太陽電池の製造方法における第２半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における電極層形成工程を示す図である。 比較例の太陽電池の製造方法における光学調整層形成工程を示す図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池）
　図１は、本実施形態に係る太陽電池を裏面側からみた図である。図１に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備えるｎ型（第２導電型）半導体基板１１を備え、半導体基板１１の主面において第１領域７と第２領域８とを有する。
　第１領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向（Ｘ方向）に交差する第２方向（Ｙ方向）に延在する。
　同様に、第２領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第１方向（Ｘ方向）に交互に設けられている。
　なお、第１領域７および第２領域８は、ストライプ状に形成されてもよい。
　図２は、図１の太陽電池におけるII－II線断面図である。図２に示すように、太陽電池１は、半導体基板１１と、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に順に積層された真性半導体層１３および光学調整層１５を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側の一部（第１領域７）に順に積層された真性半導体層２３、ｐ型（第１導電型）半導体層２５および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（第２領域８）に順に積層された真性半導体層３３、ｎ型（第２導電型）半導体層３５、および第２電極層３７を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。
　半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　真性半導体層１３は、半導体基板１１の受光面側に形成されている。真性半導体層２３は、半導体基板１１の裏面側の第１領域７に形成されている。真性半導体層３３は、半導体基板１１の裏面側の第２領域８に形成されている。真性半導体層１３，２３，３３は、例えば真性（ｉ型）アモルファスシリコンを主成分とする材料で形成される。
　真性半導体層１３，２３，３３は、いわゆるパッシベーション層として機能し、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　光学調整層１５は、半導体基板１１の受光面側の真性半導体層１３上に形成されている。光学調整層１５は、入射光の反射を防止する反射防止層として機能するとともに、半導体基板１１の受光面側および真性半導体層１３を保護する保護層として機能する。光学調整層１５は、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁体材料で形成される。
　ｐ型半導体層２５は、真性半導体層２３上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。ｐ型半導体層２５は、例えばアモルファスシリコン材料で形成される。ｐ型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。
　ｎ型半導体層３５は、真性半導体層３３上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。ｎ型半導体層３５は、例えばアモルファスシリコン材料で形成される。ｎ型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。
　第１電極層２７は、ｐ型半導体層２５上に形成されており、第２電極層３７は、ｎ型半導体層３５上に形成されている。
　第１電極層２７は、ｐ型半導体層２５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、ｎ型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
　透明電極層２８，３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）、ＺｎＯ（Zinc Oxide：酸化亜鉛）が挙げられる。金属電極層２９，３９は、銀等の金属粉末を含有する導電性ペースト材料で形成される。
（比較例の太陽電池の製造方法）
　本願発明者らは、ｐ型半導体層のパターニング（１回目のパターニング）において、パターン印刷法によるパターン印刷レジストを用いることを考案している。これにより、スピンコート法によるフォトレジスト（フォトリソグラフィ法）を用いた場合と比較して、露光および現像の工程を削減することができ、太陽電池の製造プロセスの簡略化が可能となる。
　また、本願発明者らは、ｎ型半導体層のパターニング（２回目のパターニング）において、リフトオフ層（犠牲層）を用いたリフトオフ法を採用することを考案している。これにより、太陽電池の製造プロセスの簡略化が可能となる。
　更に、本願発明者らは、ｐ型半導体層のパターニングにおいて、パターン印刷レジストを除去する溶液として安価なアルカリ溶液を採用することを考案している。これにより、太陽電池の低コスト化が可能となる。
　なお、パターン印刷とは、フォトリソグラフィ法のように、一度、パターン化前のレジスト膜（非パターンレジスト膜）を形成した後に、露光・現像のような工程を経る印刷ではなく、スクリーン印刷若しくはグラビア印刷のようなプレス印刷、または、インクジェット印刷のような吐出印刷のような、レジスト付着面に対して、直接、パターン化したレジスト(印刷材料）を付着させる印刷法を意味する。また、パターン印刷レジストとは、パターン印刷に使用される印刷材料（レジスト材料）を意味する。
　以下に、図４Ａ～図４Ｈを参照して、本願発明者らの考案に基づく比較例の太陽電池１Ｘの製造方法、およびその課題について説明する。図４Ａは、比較例の太陽電池の製造方法における第１半導体層材料膜形成工程およびリフトオフ層形成工程を示す図であり、図４Ｂ～図４Ｄは、比較例の太陽電池の製造方法における第１半導体層形成工程を示す図である。また、図４Ｅは、比較例の太陽電池の製造方法における第２半導体層材料膜形成工程を示す図であり、図４Ｆは、比較例の太陽電池の製造方法における第２半導体層形成工程を示す図である。また、図４Ｇは、比較例の太陽電池の製造方法における電極層形成工程を示す図であり、図４Ｈは、比較例の太陽電池の製造方法における光学調整層形成工程を示す図である。
　まず、図４Ａに示すように、例えばＣＶＤ法（化学気相堆積法）を用いて、半導体基板１１Ｘの裏面側の全面に、真性半導体層材料膜２３ＺＸおよびｐ型半導体層材料膜２５ＺＸを順に積層（製膜）する（第１半導体層材料膜形成工程）。
　また、例えばＣＶＤ法を用いて、半導体基板１１Ｘの受光面側の全面に、真性半導体層１３Ｘを積層（製膜）する。なお、真性半導体層材料膜２３ＺＸおよびｐ型半導体層材料膜２５ＺＸと、真性半導体層１３Ｘとの製膜の順序は限定されない。
　次に、例えばＣＶＤ法を用いて、半導体基板１１Ｘの裏面側の全面に、具体的にはｐ型半導体層材料膜２５ＺＸ上の全面に、リフトオフ層（犠牲層）４１Ｘを積層（製膜）する（リフトオフ層形成工程）。
　リフトオフ層４１Ｘは、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の材料で形成される。
　次に、図４Ｂ～図４Ｄに示すように、パターン印刷レジストを用いて、半導体基板１１Ｘの裏面側において、第２領域８における真性半導体層材料膜２３ＺＸ、ｐ型半導体層材料膜２５ＺＸおよびリフトオフ層４１Ｘを除去することにより、第１領域７に、パターン化された真性半導体層２３Ｘ、ｐ型半導体層２５Ｘおよびリフトオフ層４１Ｘを形成する（第１半導体層形成工程）。
　具体的には、図４Ｂに示すように、半導体基板１１Ｘの裏面側の第１領域７、および半導体基板１１Ｘの受光面側の全面に、パターン印刷法を用いてパターン印刷レジスト９０Ｘを形成する。パターン印刷レジストの膜厚は、例えば１μｍ以上５０μｍ以下である。パターン印刷法を用いたパターン印刷レジストによれば、従来のスピンコート法を用いたフォトレジスト（フォトリソグラフィ法）におけるレジストの露光および現像が不要となる（製造プロセスの簡略化）。
　その後、図４Ｃに示すように、パターン印刷レジスト９０Ｘをマスクとして、第２領域８におけるリフトオフ層４１Ｘ、ｐ型半導体層材料膜２５ＺＸおよび真性半導体層材料膜２３ＺＸをエッチングすることにより、第１領域７に、パターン化された真性半導体層２３Ｘ、ｐ型半導体層２５Ｘおよびリフトオフ層４１Ｘを形成する。リフトオフ層４１Ｘ、ｐ型半導体層材料膜２５ＺＸおよび真性半導体層材料膜２３ＺＸに対するエッチング溶液としては、例えばフッ酸と硝酸との混合液等の酸性溶液が用いられる。このとき、第１の課題が生じる（詳細は後述する）。
　その後、図４Ｄに示すように、パターン印刷レジスト９０Ｘを除去する。パターン印刷レジスト９０Ｘに対するエッチング溶液としては、安価なアルカリ溶液が用いられる（低コスト化）。このとき、第２の課題が生じる（詳細は後述する）。
　次に、半導体基板１１Ｘの両面側をクリーニングする（第１洗浄工程）。第１洗浄工程では、例えばオゾン処理を行った後、フッ酸処理が行われる。フッ酸処理とは、フッ酸のみならず、フッ酸に他の種類の酸（第１洗浄工程では、例えば塩酸）を含めた混合物での処理も含むものとする。
　次に、図４Ｅに示すように、例えばＣＶＤ法を用いて、半導体基板１１Ｘの裏面側の全面に、真性半導体層材料膜３３ＺＸおよびｎ型半導体層材料膜３５ＺＸを順に積層（製膜）する（第２半導体層材料膜形成工程）。
　次に、図４Ｆに示すように、リフトオフ層（犠牲層）を用いたリフトオフ法を利用して、半導体基板１１Ｘの裏面側において、第１領域７における真性半導体層材料膜３３ＺＸおよびｎ型半導体層材料膜３５ＺＸを除去することにより、第２領域８に、パターン化された真性半導体層３３Ｘおよびｎ型半導体層３５Ｘを形成する（第２半導体層形成工程）。
　具体的には、リフトオフ層４１Ｘを除去することにより、リフトオフ層４１Ｘ上の真性半導体層材料膜３３ＺＸおよびｎ型半導体層材料膜３５ＺＸを除去し、第２領域８に真性半導体層３３Ｘおよびｎ型半導体層３５Ｘを形成する。リフトオフ層４１の除去溶液としては、例えばフッ酸等の酸性溶液が用いられる。
　次に、図４Ｇに示すように、半導体基板１１Ｘの裏面側に、第１電極層２７Ｘおよび第２電極層３７Ｘを形成する（電極層形成工程）。
　具体的には、例えばスパッタリング法等のＰＶＤ法（物理気相成長法）を用いて、半導体基板１１Ｘの裏面側の全面に、透明電極層材料膜を積層（製膜）する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、パターン化された透明電極層２８Ｘ，３８Ｘを形成する。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
　その後、例えばパターン印刷法または塗布法を用いて、透明電極層２８Ｘ上に金属電極層２９Ｘを形成し、透明電極層３８Ｘの上に金属電極層３９Ｘを形成することにより、第１電極層２７Ｘおよび第２電極層３７Ｘを形成する。
　次に、図４Ｈに示すように、半導体基板１１Ｘの受光面側の全面に、光学調整層１５Ｘを積層（製膜）する。
　以上の工程により、比較例の裏面電極型の太陽電池１Ｘが完成する。
（第１の課題）
　第１半導体層形成工程において、真性半導体層２３Ｘ、ｐ型半導体層２５Ｘおよびリフトオフ層４１Ｘのパターニングの際に、パターン印刷レジスト９０Ｘに覆われた第１領域７におけるリフトオフ層４１Ｘが剥離してしまうことがある。
　これは、従来のスピンコート法を用いたフォトレジスト（フォトリソグラフィ法）に代えて、レジストの露光および現像が不要な（製造プロセスの簡略化が可能な）、パターン印刷法を用いたパターン印刷レジストを使用したことによるものと予想される。
　パターン印刷法によるパターン印刷レジストの組成は、スピンコート法によるフォトレジストの組成と比較して粗いと予想される。これにより、エッチング液の含有成分であるフッ酸がパターン印刷レジスト９０Ｘを通過して、リフトオフ層４１Ｘに染み込み、リフトオフ層４１Ｘが剥離することが予想される。
　リフトオフ層４１Ｘが剥離してしまうと、第２半導体層形成工程におけるリフトオフプロセスが正常に行われなくなってしまう。
（第２の課題）
　第１半導体層形成工程において、パターン印刷レジスト９０Ｘを除去する際、受光面側の真性半導体層１３Ｘがアルカリ溶液によって溶けてしまい、太陽電池１Ｘの性能が低下してしまう。
　この点に関し、アルカリ溶液に耐性を有する、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の材料の絶縁層を、真性半導体層１３Ｘ上に形成することが考えられる。
　しかし、上述した第１の課題と同様の問題が発生することが予想される。すなわち、第１半導体層形成工程において、真性半導体層２３Ｘ、ｐ型半導体層２５Ｘおよびリフトオフ層４１Ｘのパターニングの際に、パターン印刷レジスト９０Ｘに覆われた受光面側の絶縁層が剥離してしまうことが予想される。すると、パターン印刷レジスト９０Ｘを除去する際、受光面側の真性半導体層１３Ｘがアルカリ溶液によって溶けてしまう。
　第１の課題に関し、本願発明者らは、ｐ型半導体層のエッチング溶液からリフトオフ層を保護し、パターン印刷レジストを除去するアルカリ溶液で自然に除去される保護層を、裏面側のリフトオフ層上に形成することを考案する。
　また、第２の課題に関し、本願発明者らは、パターン印刷レジストを除去するアルカリ溶液から真性半導体層を保護する絶縁層を、受光面側の真性半導体層上に形成することを考案する。更に、本願発明者らは、ｐ型半導体層のエッチング溶液から絶縁層を保護する保護層を、受光面側の絶縁層上に形成することを考案する。
（本実施形態の太陽電池の製造方法）
　以下、図３Ａ～図３Ｇを参照して、図１および図２に示す本実施形態の太陽電池１の製造方法について説明する。図３Ａは、本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程、リフトオフ層形成工程、第１保護層形成工程、絶縁層形成工程および第２保護層形成工程を示す図であり、図３Ｂ～図３Ｄは、本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。また、図３Ｅは、本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図であり、図３Ｆは、本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。また、図３Ｇは、本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。
　まず、図３Ａに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、真性半導体層材料膜２３Ｚおよびｐ型半導体層材料膜２５Ｚを順に積層（製膜）する（第１半導体層材料膜形成工程）。
　また、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の全面に、真性半導体層１３を積層（製膜）する。
　次に、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的にはｐ型半導体層材料膜２５Ｚ上の全面に、リフトオフ層（犠牲層）４１を積層（製膜）する（リフトオフ層形成工程）。
　また、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の全面に、具体的には真性半導体層１３上の全面に、絶縁層４３を積層（製膜）する（絶縁層形成工程）。
　リフトオフ層４１および絶縁層４３は、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の材料で形成される。これにより、リフトオフ層４１および絶縁層４３は、アルカリ溶液に対して耐性を有し、フッ酸処理（フッ酸、またはフッ酸と他の種類の酸との混合物での処理）で容易に除去される。リフトオフ層４１および絶縁層４３の膜厚は、例えば１ｎｍ以上１μｍ以下であると好ましい。
　次に、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的にはリフトオフ層４１上の全面に、リフトオフ層４１を保護する第１保護層５１を積層（製膜）する（第１保護層形成工程）。
　また、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の全面に、具体的には絶縁層４３上の全面に、絶縁層４３を保護する第２保護層５３を積層（製膜）する（第２保護層形成工程）。
　第１保護層５１および第２保護層５３は、シリコンを主成分とする材料で形成される。これにより、第１保護層５１および第２保護層５３は、酸処理、例えばフッ酸処理（フッ酸、またはフッ酸と他の種類の酸との混合物での処理）に対して耐性を有し、アルカリ溶液で容易に除去される。第１保護層５１および第２保護層５３の膜厚は、例えば１ｎｍ以上５０ｎｍ以下であると好ましい。
　次に、図３Ｂ～図３Ｄに示すように、パターン印刷レジストを用いて、半導体基板１１の裏面側において、第２領域８における第１保護層５１、リフトオフ層４１、ｐ型半導体層材料膜２５Ｚおよび真性半導体層材料膜２３Ｚを除去することにより、第１領域７に、パターン化された真性半導体層２３、ｐ型半導体層２５、リフトオフ層４１および第１保護層５１を形成する（第１半導体層形成工程）。
　具体的には、図３Ｂに示すように、半導体基板１１Ｘの裏面側の第１領域７、および半導体基板１１Ｘの受光面側の全面に、パターン印刷法を用いてパターン印刷レジスト９０を形成する。パターン印刷レジストの膜厚は、例えば１μｍ以上５０μｍ以下である。その後、図３Ｃに示すように、パターン印刷レジスト９０をマスクとして、第２領域８における第１保護層５１、リフトオフ層４１、第１導電型半導体層材料膜２５Ｚおよび真性半導体層材料膜２３Ｚをエッチングすることにより、真性半導体層２３、ｐ型半導体層２５、リフトオフ層４１および第１保護層５１を形成する。第１保護層５１、リフトオフ層４１、第１導電型半導体層材料膜２５Ｚおよび真性半導体層材料膜２３Ｚに対するエッチング溶液としては、例えばオゾンをフッ酸に溶解させた混合液、またはフッ酸と硝酸との混合液等の酸性溶液が用いられる。
　このとき、第１保護層５１は、パターン印刷レジスト９０を通過するエッチング溶液からリフトオフ層４１を保護する。ここで、リフトオフ層４１を保護するとは、パターン印刷レジスト９０を形成した第１領域７のリフトオフ層４１を第１半導体層形成工程完了時に残存させるよう、リフトオフ層４１上に形成した第１保護層５１により、リフトオフ層４１とエッチング溶液とが接触する時間や面積を抑制することを意味する。
　高いパターン精度を実現することや、パターン印刷レジストの使用量を削減する観点から、第１半導体層形成工程完了時に残存させるリフトオフ層４１の面積は、パターン印刷レジスト９０を形成した領域の３０％以上であることが好ましく、５０％以上であることがより好ましく、７０％以上であればさらに好ましい。
　第１半導体層形成工程完了時にリフトオフ層４１が残存するのであれば、第１保護層５１は第１半導体層形成工程完了時に必ずしも残存しなくてもよいが、リフトオフ層４１を精度よく残存させるためには、第１半導体層形成工程完了時に第１保護層５１が残存していることが好ましい。第１半導体層形成工程完了時に残存させる第１保護層５１の面積は、パターン印刷レジスト９０を形成した領域の３０％以上であることが好ましく、５０％以上であることがより好ましく、７０％以上であればさらに好ましい。
　パターン印刷レジスト９０を形成した領域と第１半導体層形成工程完了時のリフトオフ層４１や第１保護層５１が残存した領域の面積は、例えば、パターン印刷レジスト形成後と後述するパターン印刷レジスト剥離後に、同一領域を光学顕微鏡や走査型電子顕微鏡等により観察し、パターン印刷レジスト９０を形成した領域と、リフトオフ層４１や第１保護層５１の領域の面積とをそれぞれ測定することにより求めることができる。
　また、第１半導体層形成工程完了時に残存したリフトオフ層４１の膜厚と、リフトオフ層４１形成直後のリフトオフ層４１の膜厚との差は小さい方が好ましい。これは、膜厚の減少量が少ないほど、リフトオフ層４１の形成膜厚を減らし得るからである。具体的には、第１半導体層形成工程完了時に残存したリフトオフ層４１の膜厚は、リフトオフ層４１形成直後の膜厚の２０％以上であることが好ましく、５０％以上であることより好ましく、８０％以上であればさらに好ましい。
　第１半導体層形成工程完了時に残存したリフトオフ層４１の膜厚と、リフトオフ層４１形成直後のリフトオフ層４１や第１保護層５１の膜厚との比率は、例えば、次のようにして求めることができる。同じ膜厚になるように形成したリフトオフ層４１を有する工程仕掛品を２枚準備する。一方の工程仕掛品のリフトオフ層４１の膜厚をリフトオフ層４１と第１保護層５１の形成直後に測定する。もう一方の工程仕掛品に対し、第１半導体層形成工程を実施し、この工程完了後にリフトオフ層４１と第１保護層５１の膜厚を測定する。２つの工程仕掛品の膜厚を比較することで膜厚の比率を算出することができる。なお、リフトオフ層４１や第１保護層５１の膜厚は、工程仕掛品の断面を走査型顕微鏡等で観察することで測定することができる。また、リフトオフ層４１や第１保護層５１の膜厚に分布がある場合は、一つの工程仕掛品に対し、１０か所程度の場所でリフトオフ層４１や第１保護層５１の膜厚を測定し、平均値を求めればよい。
　ここで一例を挙げて考察すると、エッチング液としてフッ酸（ＨＦ）と硝酸（ＨＮＯ３）を用いる場合、フッ酸の含有量が少ないとパターン印刷レジスト９０をエッチング液が通過しても、第１保護層５１を適切な厚みとすることで、エッチング溶液からリフトオフ層４１を保護すると考えられる。
　また、エッチング液としてオゾンをフッ酸に溶解させた混合液を用いると、パターン印刷レジスト９０に覆われていない第１保護層５１を溶解させることができる。具体的には、オゾン（Ｏ３）によって第１保護層５１の表面が酸化してＳｉＯ２となり、フッ酸（ＨＦ）によってＳｉＯ２が溶ける。これを繰り返すことにより、第１保護層５１が溶解する。
　一方、パターン印刷レジスト９０に覆われる第１保護層５１では、オゾンがパターン印刷レジスト９０を通過する際に失活し、第１保護層５１の酸化が生じない。これにより、パターン印刷レジスト９０に覆われる第１保護層５１は、パターン印刷レジスト９０をフッ酸（ＨＦ）が通過しても、溶解しないものと考えられる。
　同様に、第２保護層５３は、パターン印刷レジスト９０を通過するエッチング溶液から絶縁層４３を保護する。
　その後、図３Ｄに示すように、パターン印刷レジスト９０を除去する。パターン印刷レジスト９０に対するエッチング溶液としては、安価なアルカリ溶液が用いられる。
　このとき、アルカリ溶液によって、裏面側の第１保護層５１が除去される。
　また、アルカリ溶液によって、受光面側の第２保護層５３が除去される。このとき、絶縁層４３は、アルカリ溶液から真性半導体層１３を保護する。
　次に、半導体基板１１の両面側をクリーニングする（第１洗浄工程）。第１洗浄工程では、例えばオゾン処理を行った後、フッ酸処理（フッ酸、またはフッ酸と他の種類の酸との混合物での処理）が行われる。
　次に、図３Ｅに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的には第１領域７におけるリフトオフ層４１上および第２領域８に、真性半導体層材料膜３３Ｚおよびｎ型半導体層材料膜３５Ｚを順に積層（製膜）する（第２半導体層材料膜形成工程）。
　次に、図３Ｆに示すように、リフトオフ層（犠牲層）を用いたリフトオフ法を利用して、半導体基板１１の裏面側において、第１領域７における真性半導体層材料膜３３Ｚおよびｎ型半導体層材料膜３５Ｚを除去し、第２領域８に、パターン化された真性半導体層３３およびｎ型半導体層３５を形成する（第２半導体層形成工程）。
　具体的には、リフトオフ層４１を除去することにより、リフトオフ層４１上の真性半導体層材料膜３３Ｚおよびｎ型半導体層材料膜３５Ｚを除去し、真性半導体層３３およびｎ型半導体層３５を形成する。リフトオフ層４１の除去溶液としては、例えばフッ酸等の酸性溶液が用いられる。
　このとき、半導体基板１１の受光面側の絶縁層４３も除去される。
　次に、図３Ｇに示すように、半導体基板１１の裏面側に、第１電極層２７および第２電極層３７を形成する（電極層形成工程）。
　具体的には、例えばスパッタリング法等のＰＶＤ法を用いて、半導体基板１１の裏面側の全面に、透明電極層材料膜を積層（製膜）する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、透明電極層２８，３８のパターニングを行う。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
　その後、例えばパターン印刷法または塗布法を用いて、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成することにより、第１電極層２７および第２電極層３７を形成する。
　次に、半導体基板１１の受光面側の全面に、光学調整層１５を形成する。
　以上の工程により、図１および図２に示す本実施形態の裏面電極型の太陽電池１が得られる。
　以上説明したように、本実施形態の太陽電池の製造方法によれば、第１半導体層形成工程において、パターン印刷法によるパターン印刷レジストを用いてｐ型半導体層２５をパターニングするので、スピンコート法によるフォトレジスト（フォトリソグラフィ法）を用いた場合と比較して、レジストの露光および現像の工程を削減することができ、太陽電池の製造プロセスの簡略化、短縮化が可能となる。
　また、第２半導体層形成工程において、リフトオフ層（犠牲層）を用いたリフトオフ法を利用してｎ型半導体層３５をパターニングするので、太陽電池の製造プロセスの簡略化、短縮化が可能となる。
　また、第１半導体層形成工程において、パターン印刷レジストを除去する溶液として安価なアルカリ溶液を採用する。
　これらにより、太陽電池の低コスト化、生産性向上が達成される。
　また、本実施形態の太陽電池の製造方法によれば、裏面側において、リフトオフ層４１上に第１保護層５１を形成するので、第１半導体層形成工程において、ｐ型半導体層２５をパターニングする際、第１保護層５１が、パターン印刷レジストを通過したエッチング溶液、例えばオゾンをフッ酸に溶解させた混合液から、リフトオフ層４１を保護する。これにより、ｐ型半導体層２５をパターニングする際に、リフトオフ層４１の剥離が抑制される。
　なお、第１保護層５１は、パターン印刷レジストを除去する際に、パターン印刷レジストを除去する溶液、例えばアルカリ溶液によって自然に除去される。
　また、本実施形態の太陽電池の製造方法によれば、受光面側において、真性半導体層１３上に絶縁層４３が形成されるので、第１半導体層形成工程において、パターン印刷レジストを除去する際、絶縁層４３が、パターン印刷レジストを除去する溶液、例えばアルカリ溶液から真性半導体層１３を保護する。これにより、真性半導体層１３の溶解が抑制され、太陽電池の性能低下が抑制される。
　なお、絶縁層４３は、第２半導体層形成工程において、リフトオフ層４１を除去する際に、リフトオフ層４１を除去する溶液、例えばフッ酸を含む酸性溶液によって自然に除去される。
　更に、絶縁層４３上に第２保護層５３が形成されるので、第１半導体層形成工程において、ｐ型半導体層２５をパターニングする際、第２保護層５３が、パターン印刷レジストを通過したエッチング溶液、例えばオゾンをフッ酸に溶解させた混合液から、絶縁層４３を保護する。これにより、ｐ型半導体層をパターニングする際に、絶縁層４３の剥離が抑制される。
　なお、第２保護層５３は、パターン印刷レジストを除去する際に、パターン印刷レジストを除去する溶液、例えばアルカリ溶液によって自然に除去される。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、第１導電型半導体層２５をｐ型半導体層、第２導電型半導体層３５をｎ型半導体層としたが、第１導電型半導体層２５をｎ型半導体層、第２導電型半導体層３５をｐ型半導体層に置き換えてもよい。
　また、上述した実施形態では、図２に示すようにヘテロ接合型の太陽電池１の製造方法を例示したが、本発明の特徴は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池の製造方法に適用可能である。
　また、上述した実施形態では、半導体基板１１としてｎ型半導体基板を例示したが、半導体基板１１は、結晶シリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。
　また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。
　１，１Ｘ　太陽電池
　７　第１領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　８　第２領域
　１１，１１Ｘ　半導体基板
　１３，１３Ｘ　真性半導体層
　１５，１５Ｘ　光学調整層
　２３，２３Ｘ　真性半導体層
　２３Ｚ，２３ＺＸ，３３Ｚ，３３ＺＸ　真性半導体層材料膜
　２５，２５Ｘ　第１導電型半導体層
　２５Ｚ，２５ＺＸ　第１導電型半導体層材料膜
　２７，２７Ｘ　第１電極層
　２８，２８Ｘ，３８，３８Ｘ　透明電極層
　２９，２９Ｘ，３９，３９Ｘ　金属電極層
　３３，３３Ｘ　真性半導体層
　３５，３５Ｘ　第２導電型半導体層
　３５Ｚ，３５ＺＸ　第２導電型半導体層材料膜
　３７，３７Ｘ　第２電極層
　４１　リフトオフ層
　４３　絶縁層
　５１　第１保護層
　５３　第２保護層

Claims (7)

  1. 　半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、
    　前記半導体基板の前記他方主面側に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、
    　前記第１導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、
    　前記リフトオフ層の上に、前記リフトオフ層を保護する第１保護層を形成する第１保護層形成工程と、
    　パターン印刷レジストを用いて、前記第２領域における前記第１保護層、前記リフトオフ層および前記第１導電型半導体層の材料膜を除去することにより、前記第１領域に、パターン化された前記第１導電型半導体層、前記リフトオフ層および前記第１保護層を形成し、前記パターン印刷レジストおよび前記第１領域における前記第１保護層を除去する第１半導体層形成工程と、
    　前記第１領域における前記リフトオフ層の上および前記第２領域に、前記第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、
    　前記リフトオフ層を除去することにより、前記第１領域における前記第２導電型半導体層の材料膜を除去し、前記第２領域に、パターン化された前記第２導電型半導体層を形成する第２半導体層形成工程と、
    を含み、
    　前記第１半導体層形成工程において、前記第１領域における前記第１保護層は、前記パターン化に使用される溶液から前記第１領域における前記リフトオフ層を保護し、前記パターン印刷レジストを除去する溶液で除去される、
    太陽電池の製造方法。
  2. 　前記第１半導体層形成工程は、
    　前記第１領域における前記第１保護層の上に、パターン印刷法を用いて前記パターン印刷レジストを形成する工程と、
    　前記パターン印刷レジストをマスクとして、前記第２領域における前記第１保護層、前記リフトオフ層および前記第１導電型半導体層の材料膜をエッチングすることにより、前記第１領域に、パターン化された前記第１導電型半導体層、前記リフトオフ層および前記第１保護層を形成する工程と、
    　前記パターン印刷レジストを除去するとともに、前記第１領域における前記第１保護層を除去する工程と、
    を含む、請求項１に記載の太陽電池の製造方法。
  3. 　前記リフトオフ層は、酸化珪素、窒化珪素、またはそれらの複合物を主成分とする材料を含み、
    　前記第１保護層は、シリコンを主成分とする材料を含み、
    　前記第１半導体層形成工程において、前記パターン化に使用される溶液はフッ酸を含み、
    　前記第１半導体層形成工程において、前記パターン印刷レジストを除去する溶液はアルカリ溶液である、
    請求項１または２に記載の太陽電池の製造方法。
  4. 　前記第１保護層形成工程において、前記第１保護層を１ｎｍ以上５０ｎｍ以下の膜厚で形成する、
    請求項１～３のいずれか１項に記載の太陽電池の製造方法。
  5. 　前記第１半導体層形成工程の前に、
    　前記半導体基板の前記一方主面側に、真性半導体層を形成する工程と、
    　前記真性半導体層の上に、絶縁層を形成する絶縁層形成工程と、
    　前記絶縁層の上に、前記絶縁層を保護する第２保護層を形成する第２保護層形成工程と、
    を含み、
    　前記第１半導体層形成工程において、
    　　前記第２保護層は、前記パターン化に使用される溶液から前記絶縁層を保護し、前記パターン印刷レジストを除去する溶液で除去され、
    　　前記絶縁層は、前記パターン印刷レジストを除去する溶液から前記真性半導体層を保護し、
    　前記第２半導体層形成工程において、前記絶縁層は、前記リフトオフ層を除去する溶液で除去される、
    請求項１～３のいずれか１項に記載の太陽電池の製造方法。
  6. 　前記真性半導体層は、シリコンを主成分とする材料を含み、
    　前記リフトオフ層および前記絶縁層は、酸化珪素、窒化珪素、またはそれらの複合物を主成分とする材料を含み、
    　前記第１保護層および前記第２保護層は、シリコンを主成分とする材料を含み、
    　前記第１半導体層形成工程において、前記パターン化に使用される溶液はフッ酸を含み、
    　前記第１半導体層形成工程において、前記パターン印刷レジストを除去する溶液はアルカリ溶液であり、
    　前記第２半導体層形成工程において、前記リフトオフ層を除去する溶液はフッ酸を含む、
    請求項５に記載の太陽電池の製造方法。
  7. 　前記第２保護層形成工程において、前記第２保護層を１ｎｍ以上５０ｎｍ以下の膜厚で形成する、
    請求項５または６に記載の太陽電池の製造方法。
PCT/JP2019/050859 2018-12-27 2019-12-25 太陽電池の製造方法 WO2020138185A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020563352A JP7053892B2 (ja) 2018-12-27 2019-12-25 太陽電池の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018244093 2018-12-27
JP2018-244093 2018-12-27

Publications (1)

Publication Number Publication Date
WO2020138185A1 true WO2020138185A1 (ja) 2020-07-02

Family

ID=71127210

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/050859 WO2020138185A1 (ja) 2018-12-27 2019-12-25 太陽電池の製造方法

Country Status (2)

Country Link
JP (1) JP7053892B2 (ja)
WO (1) WO2020138185A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7495341B2 (ja) 2020-12-21 2024-06-04 株式会社カネカ 太陽電池の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504636A (ja) * 2006-09-26 2010-02-12 コミサリア、ア、レネルジ、アトミク 背面ヘテロ接合太陽電池製造方法
US20130112253A1 (en) * 2011-11-08 2013-05-09 Min-Seok Oh Solar cell
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504636A (ja) * 2006-09-26 2010-02-12 コミサリア、ア、レネルジ、アトミク 背面ヘテロ接合太陽電池製造方法
US20130112253A1 (en) * 2011-11-08 2013-05-09 Min-Seok Oh Solar cell
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7495341B2 (ja) 2020-12-21 2024-06-04 株式会社カネカ 太陽電池の製造方法

Also Published As

Publication number Publication date
JPWO2020138185A1 (ja) 2021-10-14
JP7053892B2 (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
JP2011233657A (ja) 裏面電極型太陽電池、および裏面電極型太陽電池の製造方法
WO2016158226A1 (ja) 太陽電池及びその製造方法
JP7356445B2 (ja) 太陽電池の製造方法、太陽電池、および太陽電池モジュール
JP7101264B2 (ja) 太陽電池の製造方法
WO2020138185A1 (ja) 太陽電池の製造方法
JP7274899B2 (ja) 太陽電池の製造方法
JP7433152B2 (ja) 太陽電池および太陽電池の製造方法
JP7436299B2 (ja) 太陽電池の製造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
JP7506593B2 (ja) 太陽電池の製造方法
JP2013168605A (ja) 太陽電池の製造方法
WO2021124991A1 (ja) 太陽電池の製造方法
JP7169440B2 (ja) 太陽電池の製造方法および太陽電池
JP7459059B2 (ja) 太陽電池の製造方法および太陽電池
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
WO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
JP7241173B2 (ja) 素子の製造方法
JP7495341B2 (ja) 太陽電池の製造方法
CN113632241B (zh) 太阳能电池的制造方法
JP2022098248A (ja) 太陽電池の製造方法、および製膜方法
JP2021153132A (ja) 太陽電池の製造方法
JP2023111632A (ja) 太陽電池の製造方法および太陽電池
JP2022130823A (ja) 太陽電池および太陽電池の製造方法
JP5957102B2 (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19902636

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020563352

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19902636

Country of ref document: EP

Kind code of ref document: A1