JP7053892B2 - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
JP7053892B2
JP7053892B2 JP2020563352A JP2020563352A JP7053892B2 JP 7053892 B2 JP7053892 B2 JP 7053892B2 JP 2020563352 A JP2020563352 A JP 2020563352A JP 2020563352 A JP2020563352 A JP 2020563352A JP 7053892 B2 JP7053892 B2 JP 7053892B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
lift
forming step
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020563352A
Other languages
English (en)
Other versions
JPWO2020138185A1 (ja
Inventor
貴久 藤本
紳平 岡本
寛隆 石橋
大輔 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2020138185A1 publication Critical patent/JPWO2020138185A1/ja
Application granted granted Critical
Publication of JP7053892B2 publication Critical patent/JP7053892B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Description

本発明は、裏面電極型(バックコンタクト型)の太陽電池の製造方法に関する。
半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献1には、裏面電極型の太陽電池が開示されている。
特許文献1に記載の太陽電池は、光電変換層として機能する半導体基板と、半導体基板の裏面側の一部に順に積層された第1導電型半導体層および第1電極層と、半導体基板の裏面側の他の一部に順に積層された第2導電型半導体層および第2電極層とを備える。
特開2014-75526号公報
一般に、第1導電型半導体層のパターニング(1回目のパターニング)および第2導電型半導体層のパターニング(2回目のパターニング)において、フォトリソグラフィ技術を用いたエッチング法が用いられる。しかし、フォトリソグラフィ技術を用いたエッチング法では、例えばスピンコート法によるフォトレジスト塗布、フォトレジスト乾燥、フォトレジスト露光、フォトレジスト現像、フォトレジストをマスクとして用いた半導体層のエッチング、およびフォトレジスト剥離のプロセスが必要であり、プロセスが複雑であった。
この点に関し、特許文献1には、2回目のパターニングにおいて、リフトオフ層(犠牲層)を用いたリフトオフ法により、パターニングのプロセスの簡略化を図る技術が記載されている。リフトオフ層は、1回目のパターニングの前に形成され、1回目のパターニングにおいて半導体層とともにパターニングされる。この1回目のパターニングの際に、リフトオフ層の種類とパターニングに使用するレジストの組み合わせによっては、リフトオフ層が剥離してしまうことがあった。
本発明は、製造プロセスの簡略化およびリフトオフ層の剥離の抑制が可能な太陽電池の製造方法を提供することを目的とする。
本発明に係る太陽電池の製造方法は、半導体基板と、半導体基板の一方主面側と反対側の他方主面側の一部である第1領域に順に積層された第1導電型半導体層および第1電極層と、半導体基板の他方主面側の他の一部である第2領域に順に積層された第2導電型半導体層および第2電極層とを備える裏面電極型の太陽電池の製造方法であって、半導体基板の他方主面側に、第1導電型半導体層の材料膜を形成する第1半導体層材料膜形成工程と、第1導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、リフトオフ層の上に、リフトオフ層を保護する第1保護層を形成する第1保護層形成工程と、パターン印刷レジストを用いて、第2領域における第1保護層、リフトオフ層および第1導電型半導体層の材料膜を除去することにより、第1領域に、パターン化された第1導電型半導体層、リフトオフ層および第1保護層を形成し、パターン印刷レジストおよび第1領域における第1保護層を除去する第1半導体層形成工程と、第1領域におけるリフトオフ層の上および第2領域に、第2導電型半導体層の材料膜を形成する第2半導体層材料膜形成工程と、リフトオフ層を除去することにより、第1領域における第2導電型半導体層の材料膜を除去し、第2領域に、パターン化された第2導電型半導体層を形成する第2半導体層形成工程とを含み、第1半導体層形成工程において、第1領域における第1保護層は、パターン化に使用される溶液から第1領域におけるリフトオフ層を保護し、パターン印刷レジストを除去する溶液で除去される。
本発明によれば、太陽電池の製造プロセスの簡略化およびリフトオフ層の剥離の抑制が可能である。
本実施形態に係る太陽電池を裏面側からみた図である。 図1の太陽電池におけるII-II線断面図である。 本実施形態に係る太陽電池の製造方法における第1半導体層材料膜形成工程、リフトオフ層形成工程、第1保護層形成工程、絶縁層形成工程および第2保護層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第1半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第1半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第1半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第2半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第2半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。 比較例の太陽電池の製造方法における第1半導体層材料膜形成工程およびリフトオフ層形成工程を示す図である。 比較例の太陽電池の製造方法における第1半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における第1半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における第1半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における第2半導体層材料膜形成工程を示す図である。 比較例の太陽電池の製造方法における第2半導体層形成工程を示す図である。 比較例の太陽電池の製造方法における電極層形成工程を示す図である。 比較例の太陽電池の製造方法における光学調整層形成工程を示す図である。
以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
(太陽電池)
図1は、本実施形態に係る太陽電池を裏面側からみた図である。図1に示す太陽電池1は、裏面電極型の太陽電池である。太陽電池1は、2つの主面を備えるn型(第2導電型)半導体基板11を備え、半導体基板11の主面において第1領域7と第2領域8とを有する。
第1領域7は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部7fと、櫛歯の支持部に相当するバスバー部7bとを有する。バスバー部7bは、半導体基板11の一方の辺部に沿って第1方向(X方向)に延在し、フィンガー部7fは、バスバー部7bから、第1方向(X方向)に交差する第2方向(Y方向)に延在する。
同様に、第2領域8は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部8fと、櫛歯の支持部に相当するバスバー部8bとを有する。バスバー部8bは、半導体基板11の一方の辺部に対向する他方の辺部に沿って第1方向(X方向)に延在し、フィンガー部8fは、バスバー部8bから、第2方向(Y方向)に延在する。
フィンガー部7fとフィンガー部8fとは、第1方向(X方向)に交互に設けられている。
なお、第1領域7および第2領域8は、ストライプ状に形成されてもよい。
図2は、図1の太陽電池におけるII-II線断面図である。図2に示すように、太陽電池1は、半導体基板11と、半導体基板11の主面のうちの受光する側の一方の主面である受光面側に順に積層された真性半導体層13および光学調整層15を備える。また、太陽電池1は、半導体基板11の主面のうちの受光面の反対側の他方の主面である裏面側の一部(第1領域7)に順に積層された真性半導体層23、p型(第1導電型)半導体層25および第1電極層27を備える。また、太陽電池1は、半導体基板11の裏面側の他の一部(第2領域8)に順に積層された真性半導体層33、n型(第2導電型)半導体層35、および第2電極層37を備える。
半導体基板11は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板11は、例えば結晶シリコン材料にn型ドーパントがドープされたn型の半導体基板である。n型ドーパントとしては、例えばリン(P)が挙げられる。
半導体基板11は、受光面側からの入射光を吸収して光キャリア(電子および正孔)を生成する光電変換基板として機能する。
半導体基板11の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力(照度によらず安定した出力)が得られる。
真性半導体層13は、半導体基板11の受光面側に形成されている。真性半導体層23は、半導体基板11の裏面側の第1領域7に形成されている。真性半導体層33は、半導体基板11の裏面側の第2領域8に形成されている。真性半導体層13,23,33は、例えば真性(i型)アモルファスシリコンを主成分とする材料で形成される。
真性半導体層13,23,33は、いわゆるパッシベーション層として機能し、半導体基板11で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
光学調整層15は、半導体基板11の受光面側の真性半導体層13上に形成されている。光学調整層15は、入射光の反射を防止する反射防止層として機能するとともに、半導体基板11の受光面側および真性半導体層13を保護する保護層として機能する。光学調整層15は、例えば酸化珪素(SiO)、窒化珪素(SiN)、または酸窒化珪素(SiON)のようなそれらの複合物等の絶縁体材料で形成される。
p型半導体層25は、真性半導体層23上に、すなわち半導体基板11の裏面側の第1領域7に形成されている。p型半導体層25は、例えばアモルファスシリコン材料で形成される。p型半導体層25は、例えばアモルファスシリコン材料にp型ドーパントがドープされたp型の半導体層である。p型ドーパントとしては、例えばホウ素(B)が挙げられる。
n型半導体層35は、真性半導体層33上に、すなわち半導体基板11の裏面側の第2領域8に形成されている。n型半導体層35は、例えばアモルファスシリコン材料で形成される。n型半導体層35は、例えばアモルファスシリコン材料にn型ドーパント(例えば、上述したリン(P))がドープされたn型半導体層である。
第1電極層27は、p型半導体層25上に形成されており、第2電極層37は、n型半導体層35上に形成されている。
第1電極層27は、p型半導体層25上に順に積層された透明電極層28と金属電極層29とを有する。第2電極層37は、n型半導体層35上に順に積層された透明電極層38と金属電極層39とを有する。
透明電極層28,38は、透明な導電性材料で形成される。透明導電性材料としては、ITO(Indium Tin Oxide:酸化インジウムおよび酸化スズの複合酸化物)、ZnO(Zinc Oxide:酸化亜鉛)が挙げられる。金属電極層29,39は、銀等の金属粉末を含有する導電性ペースト材料で形成される。
(比較例の太陽電池の製造方法)
本願発明者らは、p型半導体層のパターニング(1回目のパターニング)において、パターン印刷法によるパターン印刷レジストを用いることを考案している。これにより、スピンコート法によるフォトレジスト(フォトリソグラフィ法)を用いた場合と比較して、露光および現像の工程を削減することができ、太陽電池の製造プロセスの簡略化が可能となる。
また、本願発明者らは、n型半導体層のパターニング(2回目のパターニング)において、リフトオフ層(犠牲層)を用いたリフトオフ法を採用することを考案している。これにより、太陽電池の製造プロセスの簡略化が可能となる。
更に、本願発明者らは、p型半導体層のパターニングにおいて、パターン印刷レジストを除去する溶液として安価なアルカリ溶液を採用することを考案している。これにより、太陽電池の低コスト化が可能となる。
なお、パターン印刷とは、フォトリソグラフィ法のように、一度、パターン化前のレジスト膜(非パターンレジスト膜)を形成した後に、露光・現像のような工程を経る印刷ではなく、スクリーン印刷若しくはグラビア印刷のようなプレス印刷、または、インクジェット印刷のような吐出印刷のような、レジスト付着面に対して、直接、パターン化したレジスト(印刷材料)を付着させる印刷法を意味する。また、パターン印刷レジストとは、パターン印刷に使用される印刷材料(レジスト材料)を意味する。
以下に、図4A~図4Hを参照して、本願発明者らの考案に基づく比較例の太陽電池1Xの製造方法、およびその課題について説明する。図4Aは、比較例の太陽電池の製造方法における第1半導体層材料膜形成工程およびリフトオフ層形成工程を示す図であり、図4B~図4Dは、比較例の太陽電池の製造方法における第1半導体層形成工程を示す図である。また、図4Eは、比較例の太陽電池の製造方法における第2半導体層材料膜形成工程を示す図であり、図4Fは、比較例の太陽電池の製造方法における第2半導体層形成工程を示す図である。また、図4Gは、比較例の太陽電池の製造方法における電極層形成工程を示す図であり、図4Hは、比較例の太陽電池の製造方法における光学調整層形成工程を示す図である。
まず、図4Aに示すように、例えばCVD法(化学気相堆積法)を用いて、半導体基板11Xの裏面側の全面に、真性半導体層材料膜23ZXおよびp型半導体層材料膜25ZXを順に積層(製膜)する(第1半導体層材料膜形成工程)。
また、例えばCVD法を用いて、半導体基板11Xの受光面側の全面に、真性半導体層13Xを積層(製膜)する。なお、真性半導体層材料膜23ZXおよびp型半導体層材料膜25ZXと、真性半導体層13Xとの製膜の順序は限定されない。
次に、例えばCVD法を用いて、半導体基板11Xの裏面側の全面に、具体的にはp型半導体層材料膜25ZX上の全面に、リフトオフ層(犠牲層)41Xを積層(製膜)する(リフトオフ層形成工程)。
リフトオフ層41Xは、酸化珪素(SiO)、窒化珪素(SiN)、または酸窒化珪素(SiON)のようなそれらの複合物等の材料で形成される。
次に、図4B~図4Dに示すように、パターン印刷レジストを用いて、半導体基板11Xの裏面側において、第2領域8における真性半導体層材料膜23ZX、p型半導体層材料膜25ZXおよびリフトオフ層41Xを除去することにより、第1領域7に、パターン化された真性半導体層23X、p型半導体層25Xおよびリフトオフ層41Xを形成する(第1半導体層形成工程)。
具体的には、図4Bに示すように、半導体基板11Xの裏面側の第1領域7、および半導体基板11Xの受光面側の全面に、パターン印刷法を用いてパターン印刷レジスト90Xを形成する。パターン印刷レジストの膜厚は、例えば1μm以上50μm以下である。パターン印刷法を用いたパターン印刷レジストによれば、従来のスピンコート法を用いたフォトレジスト(フォトリソグラフィ法)におけるレジストの露光および現像が不要となる(製造プロセスの簡略化)。
その後、図4Cに示すように、パターン印刷レジスト90Xをマスクとして、第2領域8におけるリフトオフ層41X、p型半導体層材料膜25ZXおよび真性半導体層材料膜23ZXをエッチングすることにより、第1領域7に、パターン化された真性半導体層23X、p型半導体層25Xおよびリフトオフ層41Xを形成する。リフトオフ層41X、p型半導体層材料膜25ZXおよび真性半導体層材料膜23ZXに対するエッチング溶液としては、例えばフッ酸と硝酸との混合液等の酸性溶液が用いられる。このとき、第1の課題が生じる(詳細は後述する)。
その後、図4Dに示すように、パターン印刷レジスト90Xを除去する。パターン印刷レジスト90Xに対するエッチング溶液としては、安価なアルカリ溶液が用いられる(低コスト化)。このとき、第2の課題が生じる(詳細は後述する)。
次に、半導体基板11Xの両面側をクリーニングする(第1洗浄工程)。第1洗浄工程では、例えばオゾン処理を行った後、フッ酸処理が行われる。フッ酸処理とは、フッ酸のみならず、フッ酸に他の種類の酸(第1洗浄工程では、例えば塩酸)を含めた混合物での処理も含むものとする。
次に、図4Eに示すように、例えばCVD法を用いて、半導体基板11Xの裏面側の全面に、真性半導体層材料膜33ZXおよびn型半導体層材料膜35ZXを順に積層(製膜)する(第2半導体層材料膜形成工程)。
次に、図4Fに示すように、リフトオフ層(犠牲層)を用いたリフトオフ法を利用して、半導体基板11Xの裏面側において、第1領域7における真性半導体層材料膜33ZXおよびn型半導体層材料膜35ZXを除去することにより、第2領域8に、パターン化された真性半導体層33Xおよびn型半導体層35Xを形成する(第2半導体層形成工程)。
具体的には、リフトオフ層41Xを除去することにより、リフトオフ層41X上の真性半導体層材料膜33ZXおよびn型半導体層材料膜35ZXを除去し、第2領域8に真性半導体層33Xおよびn型半導体層35Xを形成する。リフトオフ層41の除去溶液としては、例えばフッ酸等の酸性溶液が用いられる。
次に、図4Gに示すように、半導体基板11Xの裏面側に、第1電極層27Xおよび第2電極層37Xを形成する(電極層形成工程)。
具体的には、例えばスパッタリング法等のPVD法(物理気相成長法)を用いて、半導体基板11Xの裏面側の全面に、透明電極層材料膜を積層(製膜)する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、パターン化された透明電極層28X,38Xを形成する。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
その後、例えばパターン印刷法または塗布法を用いて、透明電極層28X上に金属電極層29Xを形成し、透明電極層38Xの上に金属電極層39Xを形成することにより、第1電極層27Xおよび第2電極層37Xを形成する。
次に、図4Hに示すように、半導体基板11Xの受光面側の全面に、光学調整層15Xを積層(製膜)する。
以上の工程により、比較例の裏面電極型の太陽電池1Xが完成する。
(第1の課題)
第1半導体層形成工程において、真性半導体層23X、p型半導体層25Xおよびリフトオフ層41Xのパターニングの際に、パターン印刷レジスト90Xに覆われた第1領域7におけるリフトオフ層41Xが剥離してしまうことがある。
これは、従来のスピンコート法を用いたフォトレジスト(フォトリソグラフィ法)に代えて、レジストの露光および現像が不要な(製造プロセスの簡略化が可能な)、パターン印刷法を用いたパターン印刷レジストを使用したことによるものと予想される。
パターン印刷法によるパターン印刷レジストの組成は、スピンコート法によるフォトレジストの組成と比較して粗いと予想される。これにより、エッチング液の含有成分であるフッ酸がパターン印刷レジスト90Xを通過して、リフトオフ層41Xに染み込み、リフトオフ層41Xが剥離することが予想される。
リフトオフ層41Xが剥離してしまうと、第2半導体層形成工程におけるリフトオフプロセスが正常に行われなくなってしまう。
(第2の課題)
第1半導体層形成工程において、パターン印刷レジスト90Xを除去する際、受光面側の真性半導体層13Xがアルカリ溶液によって溶けてしまい、太陽電池1Xの性能が低下してしまう。
この点に関し、アルカリ溶液に耐性を有する、酸化珪素(SiO)、窒化珪素(SiN)、または酸窒化珪素(SiON)のようなそれらの複合物等の材料の絶縁層を、真性半導体層13X上に形成することが考えられる。
しかし、上述した第1の課題と同様の問題が発生することが予想される。すなわち、第1半導体層形成工程において、真性半導体層23X、p型半導体層25Xおよびリフトオフ層41Xのパターニングの際に、パターン印刷レジスト90Xに覆われた受光面側の絶縁層が剥離してしまうことが予想される。すると、パターン印刷レジスト90Xを除去する際、受光面側の真性半導体層13Xがアルカリ溶液によって溶けてしまう。
第1の課題に関し、本願発明者らは、p型半導体層のエッチング溶液からリフトオフ層を保護し、パターン印刷レジストを除去するアルカリ溶液で自然に除去される保護層を、裏面側のリフトオフ層上に形成することを考案する。
また、第2の課題に関し、本願発明者らは、パターン印刷レジストを除去するアルカリ溶液から真性半導体層を保護する絶縁層を、受光面側の真性半導体層上に形成することを考案する。更に、本願発明者らは、p型半導体層のエッチング溶液から絶縁層を保護する保護層を、受光面側の絶縁層上に形成することを考案する。
(本実施形態の太陽電池の製造方法)
以下、図3A~図3Gを参照して、図1および図2に示す本実施形態の太陽電池1の製造方法について説明する。図3Aは、本実施形態に係る太陽電池の製造方法における第1半導体層材料膜形成工程、リフトオフ層形成工程、第1保護層形成工程、絶縁層形成工程および第2保護層形成工程を示す図であり、図3B~図3Dは、本実施形態に係る太陽電池の製造方法における第1半導体層形成工程を示す図である。また、図3Eは、本実施形態に係る太陽電池の製造方法における第2半導体層材料膜形成工程を示す図であり、図3Fは、本実施形態に係る太陽電池の製造方法における第2半導体層形成工程を示す図である。また、図3Gは、本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。
まず、図3Aに示すように、例えばCVD法を用いて、半導体基板11の裏面側の全面に、真性半導体層材料膜23Zおよびp型半導体層材料膜25Zを順に積層(製膜)する(第1半導体層材料膜形成工程)。
また、例えばCVD法を用いて、半導体基板11の受光面側の全面に、真性半導体層13を積層(製膜)する。
次に、例えばCVD法を用いて、半導体基板11の裏面側の全面に、具体的にはp型半導体層材料膜25Z上の全面に、リフトオフ層(犠牲層)41を積層(製膜)する(リフトオフ層形成工程)。
また、例えばCVD法を用いて、半導体基板11の受光面側の全面に、具体的には真性半導体層13上の全面に、絶縁層43を積層(製膜)する(絶縁層形成工程)。
リフトオフ層41および絶縁層43は、酸化珪素(SiO)、窒化珪素(SiN)、または酸窒化珪素(SiON)のようなそれらの複合物等の材料で形成される。これにより、リフトオフ層41および絶縁層43は、アルカリ溶液に対して耐性を有し、フッ酸処理(フッ酸、またはフッ酸と他の種類の酸との混合物での処理)で容易に除去される。リフトオフ層41および絶縁層43の膜厚は、例えば1nm以上1μm以下であると好ましい。
次に、例えばCVD法を用いて、半導体基板11の裏面側の全面に、具体的にはリフトオフ層41上の全面に、リフトオフ層41を保護する第1保護層51を積層(製膜)する(第1保護層形成工程)。
また、例えばCVD法を用いて、半導体基板11の受光面側の全面に、具体的には絶縁層43上の全面に、絶縁層43を保護する第2保護層53を積層(製膜)する(第2保護層形成工程)。
第1保護層51および第2保護層53は、シリコンを主成分とする材料で形成される。これにより、第1保護層51および第2保護層53は、酸処理、例えばフッ酸処理(フッ酸、またはフッ酸と他の種類の酸との混合物での処理)に対して耐性を有し、アルカリ溶液で容易に除去される。第1保護層51および第2保護層53の膜厚は、例えば1nm以上50nm以下であると好ましい。
次に、図3B~図3Dに示すように、パターン印刷レジストを用いて、半導体基板11の裏面側において、第2領域8における第1保護層51、リフトオフ層41、p型半導体層材料膜25Zおよび真性半導体層材料膜23Zを除去することにより、第1領域7に、パターン化された真性半導体層23、p型半導体層25、リフトオフ層41および第1保護層51を形成する(第1半導体層形成工程)。
具体的には、図3Bに示すように、半導体基板11Xの裏面側の第1領域7、および半導体基板11Xの受光面側の全面に、パターン印刷法を用いてパターン印刷レジスト90を形成する。パターン印刷レジストの膜厚は、例えば1μm以上50μm以下である。その後、図3Cに示すように、パターン印刷レジスト90をマスクとして、第2領域8における第1保護層51、リフトオフ層41、第1導電型半導体層材料膜25Zおよび真性半導体層材料膜23Zをエッチングすることにより、真性半導体層23、p型半導体層25、リフトオフ層41および第1保護層51を形成する。第1保護層51、リフトオフ層41、第1導電型半導体層材料膜25Zおよび真性半導体層材料膜23Zに対するエッチング溶液としては、例えばオゾンをフッ酸に溶解させた混合液、またはフッ酸と硝酸との混合液等の酸性溶液が用いられる。
このとき、第1保護層51は、パターン印刷レジスト90を通過するエッチング溶液からリフトオフ層41を保護する。ここで、リフトオフ層41を保護するとは、パターン印刷レジスト90を形成した第1領域7のリフトオフ層41を第1半導体層形成工程完了時に残存させるよう、リフトオフ層41上に形成した第1保護層51により、リフトオフ層41とエッチング溶液とが接触する時間や面積を抑制することを意味する。
高いパターン精度を実現することや、パターン印刷レジストの使用量を削減する観点から、第1半導体層形成工程完了時に残存させるリフトオフ層41の面積は、パターン印刷レジスト90を形成した領域の30%以上であることが好ましく、50%以上であることがより好ましく、70%以上であればさらに好ましい。
第1半導体層形成工程完了時にリフトオフ層41が残存するのであれば、第1保護層51は第1半導体層形成工程完了時に必ずしも残存しなくてもよいが、リフトオフ層41を精度よく残存させるためには、第1半導体層形成工程完了時に第1保護層51が残存していることが好ましい。第1半導体層形成工程完了時に残存させる第1保護層51の面積は、パターン印刷レジスト90を形成した領域の30%以上であることが好ましく、50%以上であることがより好ましく、70%以上であればさらに好ましい。
パターン印刷レジスト90を形成した領域と第1半導体層形成工程完了時のリフトオフ層41や第1保護層51が残存した領域の面積は、例えば、パターン印刷レジスト形成後と後述するパターン印刷レジスト剥離後に、同一領域を光学顕微鏡や走査型電子顕微鏡等により観察し、パターン印刷レジスト90を形成した領域と、リフトオフ層41や第1保護層51の領域の面積とをそれぞれ測定することにより求めることができる。
また、第1半導体層形成工程完了時に残存したリフトオフ層41の膜厚と、リフトオフ層41形成直後のリフトオフ層41の膜厚との差は小さい方が好ましい。これは、膜厚の減少量が少ないほど、リフトオフ層41の形成膜厚を減らし得るからである。具体的には、第1半導体層形成工程完了時に残存したリフトオフ層41の膜厚は、リフトオフ層41形成直後の膜厚の20%以上であることが好ましく、50%以上であることより好ましく、80%以上であればさらに好ましい。
第1半導体層形成工程完了時に残存したリフトオフ層41の膜厚と、リフトオフ層41形成直後のリフトオフ層41や第1保護層51の膜厚との比率は、例えば、次のようにして求めることができる。同じ膜厚になるように形成したリフトオフ層41を有する工程仕掛品を2枚準備する。一方の工程仕掛品のリフトオフ層41の膜厚をリフトオフ層41と第1保護層51の形成直後に測定する。もう一方の工程仕掛品に対し、第1半導体層形成工程を実施し、この工程完了後にリフトオフ層41と第1保護層51の膜厚を測定する。2つの工程仕掛品の膜厚を比較することで膜厚の比率を算出することができる。なお、リフトオフ層41や第1保護層51の膜厚は、工程仕掛品の断面を走査型顕微鏡等で観察することで測定することができる。また、リフトオフ層41や第1保護層51の膜厚に分布がある場合は、一つの工程仕掛品に対し、10か所程度の場所でリフトオフ層41や第1保護層51の膜厚を測定し、平均値を求めればよい。
ここで一例を挙げて考察すると、エッチング液としてフッ酸(HF)と硝酸(HNO)を用いる場合、フッ酸の含有量が少ないとパターン印刷レジスト90をエッチング液が通過しても、第1保護層51を適切な厚みとすることで、エッチング溶液からリフトオフ層41を保護すると考えられる。
また、エッチング液としてオゾンをフッ酸に溶解させた混合液を用いると、パターン印刷レジスト90に覆われていない第1保護層51を溶解させることができる。具体的には、オゾン(O)によって第1保護層51の表面が酸化してSiOとなり、フッ酸(HF)によってSiOが溶ける。これを繰り返すことにより、第1保護層51が溶解する。
一方、パターン印刷レジスト90に覆われる第1保護層51では、オゾンがパターン印刷レジスト90を通過する際に失活し、第1保護層51の酸化が生じない。これにより、パターン印刷レジスト90に覆われる第1保護層51は、パターン印刷レジスト90をフッ酸(HF)が通過しても、溶解しないものと考えられる。
同様に、第2保護層53は、パターン印刷レジスト90を通過するエッチング溶液から絶縁層43を保護する。
その後、図3Dに示すように、パターン印刷レジスト90を除去する。パターン印刷レジスト90に対するエッチング溶液としては、安価なアルカリ溶液が用いられる。
このとき、アルカリ溶液によって、裏面側の第1保護層51が除去される。
また、アルカリ溶液によって、受光面側の第2保護層53が除去される。このとき、絶縁層43は、アルカリ溶液から真性半導体層13を保護する。
次に、半導体基板11の両面側をクリーニングする(第1洗浄工程)。第1洗浄工程では、例えばオゾン処理を行った後、フッ酸処理(フッ酸、またはフッ酸と他の種類の酸との混合物での処理)が行われる。
次に、図3Eに示すように、例えばCVD法を用いて、半導体基板11の裏面側の全面に、具体的には第1領域7におけるリフトオフ層41上および第2領域8に、真性半導体層材料膜33Zおよびn型半導体層材料膜35Zを順に積層(製膜)する(第2半導体層材料膜形成工程)。
次に、図3Fに示すように、リフトオフ層(犠牲層)を用いたリフトオフ法を利用して、半導体基板11の裏面側において、第1領域7における真性半導体層材料膜33Zおよびn型半導体層材料膜35Zを除去し、第2領域8に、パターン化された真性半導体層33およびn型半導体層35を形成する(第2半導体層形成工程)。
具体的には、リフトオフ層41を除去することにより、リフトオフ層41上の真性半導体層材料膜33Zおよびn型半導体層材料膜35Zを除去し、真性半導体層33およびn型半導体層35を形成する。リフトオフ層41の除去溶液としては、例えばフッ酸等の酸性溶液が用いられる。
このとき、半導体基板11の受光面側の絶縁層43も除去される。
次に、図3Gに示すように、半導体基板11の裏面側に、第1電極層27および第2電極層37を形成する(電極層形成工程)。
具体的には、例えばスパッタリング法等のPVD法を用いて、半導体基板11の裏面側の全面に、透明電極層材料膜を積層(製膜)する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、透明電極層28,38のパターニングを行う。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
その後、例えばパターン印刷法または塗布法を用いて、透明電極層28上に金属電極層29を形成し、透明電極層38の上に金属電極層39を形成することにより、第1電極層27および第2電極層37を形成する。
次に、半導体基板11の受光面側の全面に、光学調整層15を形成する。
以上の工程により、図1および図2に示す本実施形態の裏面電極型の太陽電池1が得られる。
以上説明したように、本実施形態の太陽電池の製造方法によれば、第1半導体層形成工程において、パターン印刷法によるパターン印刷レジストを用いてp型半導体層25をパターニングするので、スピンコート法によるフォトレジスト(フォトリソグラフィ法)を用いた場合と比較して、レジストの露光および現像の工程を削減することができ、太陽電池の製造プロセスの簡略化、短縮化が可能となる。
また、第2半導体層形成工程において、リフトオフ層(犠牲層)を用いたリフトオフ法を利用してn型半導体層35をパターニングするので、太陽電池の製造プロセスの簡略化、短縮化が可能となる。
また、第1半導体層形成工程において、パターン印刷レジストを除去する溶液として安価なアルカリ溶液を採用する。
これらにより、太陽電池の低コスト化、生産性向上が達成される。
また、本実施形態の太陽電池の製造方法によれば、裏面側において、リフトオフ層41上に第1保護層51を形成するので、第1半導体層形成工程において、p型半導体層25をパターニングする際、第1保護層51が、パターン印刷レジストを通過したエッチング溶液、例えばオゾンをフッ酸に溶解させた混合液から、リフトオフ層41を保護する。これにより、p型半導体層25をパターニングする際に、リフトオフ層41の剥離が抑制される。
なお、第1保護層51は、パターン印刷レジストを除去する際に、パターン印刷レジストを除去する溶液、例えばアルカリ溶液によって自然に除去される。
また、本実施形態の太陽電池の製造方法によれば、受光面側において、真性半導体層13上に絶縁層43が形成されるので、第1半導体層形成工程において、パターン印刷レジストを除去する際、絶縁層43が、パターン印刷レジストを除去する溶液、例えばアルカリ溶液から真性半導体層13を保護する。これにより、真性半導体層13の溶解が抑制され、太陽電池の性能低下が抑制される。
なお、絶縁層43は、第2半導体層形成工程において、リフトオフ層41を除去する際に、リフトオフ層41を除去する溶液、例えばフッ酸を含む酸性溶液によって自然に除去される。
更に、絶縁層43上に第2保護層53が形成されるので、第1半導体層形成工程において、p型半導体層25をパターニングする際、第2保護層53が、パターン印刷レジストを通過したエッチング溶液、例えばオゾンをフッ酸に溶解させた混合液から、絶縁層43を保護する。これにより、p型半導体層をパターニングする際に、絶縁層43の剥離が抑制される。
なお、第2保護層53は、パターン印刷レジストを除去する際に、パターン印刷レジストを除去する溶液、例えばアルカリ溶液によって自然に除去される。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、第1導電型半導体層25をp型半導体層、第2導電型半導体層35をn型半導体層としたが、第1導電型半導体層25をn型半導体層、第2導電型半導体層35をp型半導体層に置き換えてもよい。
また、上述した実施形態では、図2に示すようにヘテロ接合型の太陽電池1の製造方法を例示したが、本発明の特徴は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池の製造方法に適用可能である。
また、上述した実施形態では、半導体基板11としてn型半導体基板を例示したが、半導体基板11は、結晶シリコン材料にp型ドーパント(例えば、上述したホウ素(B))がドープされたp型半導体基板であってもよい。
また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素(GaAs)基板を有していてもよい。
1,1X 太陽電池
7 第1領域
7b,8b バスバー部
7f,8f フィンガー部
8 第2領域
11,11X 半導体基板
13,13X 真性半導体層
15,15X 光学調整層
23,23X 真性半導体層
23Z,23ZX,33Z,33ZX 真性半導体層材料膜
25,25X 第1導電型半導体層
25Z,25ZX 第1導電型半導体層材料膜
27,27X 第1電極層
28,28X,38,38X 透明電極層
29,29X,39,39X 金属電極層
33,33X 真性半導体層
35,35X 第2導電型半導体層
35Z,35ZX 第2導電型半導体層材料膜
37,37X 第2電極層
41 リフトオフ層
43 絶縁層
51 第1保護層
53 第2保護層

Claims (7)

  1. 半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第1領域に順に積層された第1導電型半導体層および第1電極層と、前記半導体基板の前記他方主面側の他の一部である第2領域に順に積層された第2導電型半導体層および第2電極層とを備える裏面電極型の太陽電池の製造方法であって、
    前記半導体基板の前記他方主面側に、前記第1導電型半導体層の材料膜を形成する第1半導体層材料膜形成工程と、
    前記第1導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、
    前記リフトオフ層の上に、前記リフトオフ層を保護する第1保護層を形成する第1保護層形成工程と、
    パターン印刷レジストを用いて、前記第2領域における前記第1保護層、前記リフトオフ層および前記第1導電型半導体層の材料膜を除去することにより、前記第1領域に、パターン化された前記第1導電型半導体層、前記リフトオフ層および前記第1保護層を形成し、前記パターン印刷レジストおよび前記第1領域における前記第1保護層を除去する第1半導体層形成工程と、
    前記第1領域における前記リフトオフ層の上および前記第2領域に、前記第2導電型半導体層の材料膜を形成する第2半導体層材料膜形成工程と、
    前記リフトオフ層を除去することにより、前記第1領域における前記第2導電型半導体層の材料膜を除去し、前記第2領域に、パターン化された前記第2導電型半導体層を形成する第2半導体層形成工程と、
    を含み、
    前記第1半導体層形成工程において、前記第1領域における前記第1保護層は、前記パターン化に使用される溶液から前記第1領域における前記リフトオフ層を保護し、前記パターン印刷レジストを除去する溶液で除去される、
    太陽電池の製造方法。
  2. 前記第1半導体層形成工程は、
    前記第1領域における前記第1保護層の上に、パターン印刷法を用いて前記パターン印刷レジストを形成する工程と、
    前記パターン印刷レジストをマスクとして、前記第2領域における前記第1保護層、前記リフトオフ層および前記第1導電型半導体層の材料膜をエッチングすることにより、前記第1領域に、パターン化された前記第1導電型半導体層、前記リフトオフ層および前記第1保護層を形成する工程と、
    前記パターン印刷レジストを除去するとともに、前記第1領域における前記第1保護層を除去する工程と、
    を含む、請求項1に記載の太陽電池の製造方法。
  3. 前記リフトオフ層は、酸化珪素、窒化珪素、またはそれらの複合物を主成分とする材料を含み、
    前記第1保護層は、シリコンを主成分とする材料を含み、
    前記第1半導体層形成工程において、前記パターン化に使用される溶液はフッ酸を含み、
    前記第1半導体層形成工程において、前記パターン印刷レジストを除去する溶液はアルカリ溶液である、
    請求項1または2に記載の太陽電池の製造方法。
  4. 前記第1保護層形成工程において、前記第1保護層を1nm以上50nm以下の膜厚で形成する、
    請求項1~3のいずれか1項に記載の太陽電池の製造方法。
  5. 前記第1半導体層形成工程の前に、
    前記半導体基板の前記一方主面側に、真性半導体層を形成する工程と、
    前記真性半導体層の上に、絶縁層を形成する絶縁層形成工程と、
    前記絶縁層の上に、前記絶縁層を保護する第2保護層を形成する第2保護層形成工程と、
    を含み、
    前記第1半導体層形成工程において、
    前記第2保護層は、前記パターン化に使用される溶液から前記絶縁層を保護し、前記パターン印刷レジストを除去する溶液で除去され、
    前記絶縁層は、前記パターン印刷レジストを除去する溶液から前記真性半導体層を保護し、
    前記第2半導体層形成工程において、前記絶縁層は、前記リフトオフ層を除去する溶液で除去される、
    請求項1~3のいずれか1項に記載の太陽電池の製造方法。
  6. 前記真性半導体層は、シリコンを主成分とする材料を含み、
    前記リフトオフ層および前記絶縁層は、酸化珪素、窒化珪素、またはそれらの複合物を主成分とする材料を含み、
    前記第1保護層および前記第2保護層は、シリコンを主成分とする材料を含み、
    前記第1半導体層形成工程において、前記パターン化に使用される溶液はフッ酸を含み、
    前記第1半導体層形成工程において、前記パターン印刷レジストを除去する溶液はアルカリ溶液であり、
    前記第2半導体層形成工程において、前記リフトオフ層を除去する溶液はフッ酸を含む、
    請求項5に記載の太陽電池の製造方法。
  7. 前記第2保護層形成工程において、前記第2保護層を1nm以上50nm以下の膜厚で形成する、
    請求項5または6に記載の太陽電池の製造方法。
JP2020563352A 2018-12-27 2019-12-25 太陽電池の製造方法 Active JP7053892B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018244093 2018-12-27
JP2018244093 2018-12-27
PCT/JP2019/050859 WO2020138185A1 (ja) 2018-12-27 2019-12-25 太陽電池の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020138185A1 JPWO2020138185A1 (ja) 2021-10-14
JP7053892B2 true JP7053892B2 (ja) 2022-04-12

Family

ID=71127210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020563352A Active JP7053892B2 (ja) 2018-12-27 2019-12-25 太陽電池の製造方法

Country Status (2)

Country Link
JP (1) JP7053892B2 (ja)
WO (1) WO2020138185A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504636A (ja) 2006-09-26 2010-02-12 コミサリア、ア、レネルジ、アトミク 背面ヘテロ接合太陽電池製造方法
US20130112253A1 (en) 2011-11-08 2013-05-09 Min-Seok Oh Solar cell

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504636A (ja) 2006-09-26 2010-02-12 コミサリア、ア、レネルジ、アトミク 背面ヘテロ接合太陽電池製造方法
US20130112253A1 (en) 2011-11-08 2013-05-09 Min-Seok Oh Solar cell

Also Published As

Publication number Publication date
JPWO2020138185A1 (ja) 2021-10-14
WO2020138185A1 (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
JP5215330B2 (ja) 裏面電極型太陽電池の製造方法、裏面電極型太陽電池および裏面電極型太陽電池モジュール
JP2011233657A (ja) 裏面電極型太陽電池、および裏面電極型太陽電池の製造方法
WO2016158226A1 (ja) 太陽電池及びその製造方法
JP7356445B2 (ja) 太陽電池の製造方法、太陽電池、および太陽電池モジュール
JP7101264B2 (ja) 太陽電池の製造方法
JP7053892B2 (ja) 太陽電池の製造方法
JP7433152B2 (ja) 太陽電池および太陽電池の製造方法
JP7274899B2 (ja) 太陽電池の製造方法
WO2021201030A1 (ja) 太陽電池および太陽電池の製造方法
JP7436299B2 (ja) 太陽電池の製造方法
WO2021124991A1 (ja) 太陽電池の製造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
JP7169440B2 (ja) 太陽電池の製造方法および太陽電池
JP7459059B2 (ja) 太陽電池の製造方法および太陽電池
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
JP2022097253A (ja) 太陽電池の製造方法
WO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
WO2020230529A1 (ja) 素子の製造方法
WO2020195324A1 (ja) 太陽電池の製造方法
JP2022098248A (ja) 太陽電池の製造方法、および製膜方法
JP2022098247A (ja) 太陽電池の製造方法
JP5957102B2 (ja) 太陽電池の製造方法
JP2023111632A (ja) 太陽電池の製造方法および太陽電池
JP2022130823A (ja) 太陽電池および太陽電池の製造方法
JP2021153132A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7053892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150