WO2020230529A1 - 素子の製造方法 - Google Patents

素子の製造方法 Download PDF

Info

Publication number
WO2020230529A1
WO2020230529A1 PCT/JP2020/016964 JP2020016964W WO2020230529A1 WO 2020230529 A1 WO2020230529 A1 WO 2020230529A1 JP 2020016964 W JP2020016964 W JP 2020016964W WO 2020230529 A1 WO2020230529 A1 WO 2020230529A1
Authority
WO
WIPO (PCT)
Prior art keywords
lift
layer
substrate
thin film
material film
Prior art date
Application number
PCT/JP2020/016964
Other languages
English (en)
French (fr)
Inventor
将志 日野
崇 口山
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2021519322A priority Critical patent/JP7241173B2/ja
Publication of WO2020230529A1 publication Critical patent/WO2020230529A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing an element such as a semiconductor element.
  • Patent Document 1 describes a method for manufacturing a back-contact type solar cell (element) in which a patterned conductive semiconductor layer (thin film) is formed on a part of the back surface of a semiconductor substrate by using a lift-off method. ing. This makes it possible to simplify the patterning process of the conductive semiconductor layer as compared with the method of patterning the conductive semiconductor layer by using, for example, an etching method using a photolithography technique.
  • the lift-off method it is necessary to efficiently peel off the lift-off layer, and in the case of mass production, it is necessary to process a plurality of semiconductor substrates at the same time using a cassette.
  • the lift-off layer peeled off (lift-off) on the back surface side of one semiconductor substrate reattaches to the light receiving surface side of the other semiconductor substrate. If the lift-off layer is reattached to the light receiving surface side of the solar cell, pinholes are generated in the protective layer in the subsequent formation of the protective layer on the light receiving surface side, and the performance of the solar cell is deteriorated. In addition, the aesthetic appearance of the light receiving surface side of the solar cell is spoiled.
  • An object of the present invention is to provide a method for manufacturing an element, which suppresses deterioration of the performance of the element and deterioration of the aesthetic appearance of the element even when the lift-off method is used.
  • the method for manufacturing an element according to the present invention is a method for manufacturing an element in which a patterned thin film is formed on a part of a main surface of a substrate by using a lift-off method, and is one of the other main surfaces of the substrate.
  • the thin film forming step includes a removal step of putting the substrate into a removal solution tank for removing the lift-off layer to remove the lift-off layer, and putting the substrate into a rinse tank to remove the surface of the substrate.
  • the water surface of the removal solution tank is divided into two by a partition wall, and in the removal step, the water surface of the removal solution tank on the side where the substrate is taken out is the lift-off layer.
  • the water surface of the rinsing tank which is different from the water surface of the removing solution tank on the side where the thin film is removed is divided into two by a partition wall, and in the rinsing step, the water surface of the rinsing tank on the side where the substrate is taken out is , It is different from the water surface of the rinse tank on the side where the substrate is put.
  • Another method for manufacturing an element according to the present invention is a method for manufacturing an element in which a patterned thin film is formed on a part of the main surface of the substrate by using the lift-off method, in addition to the main surface of the substrate.
  • the thin film forming step includes a step of putting the substrate into a removal solution tank for removing the lift-off layer to remove the lift-off layer, and a step of putting the substrate into a rinse tank to remove the substrate.
  • a rinsing step of rinsing the surface of the object an object is suspended or settled in the removal solution tank, and in the removal step, the material film of the removed lift-off layer or thin film is attached to the object, or An object is suspended or settled in the rinsing tank, and in the rinsing step, the material film of the lift-off layer or the thin film removed is attached to the object.
  • Yet another method for manufacturing an element according to the present invention is a method for manufacturing an element in which a patterned thin film is formed on a part of the main surface of the substrate by using the lift-off method, and is a method for manufacturing the element of the main surface of the substrate.
  • the thin film forming step includes a forming step, and the thin film forming step includes a removing step of putting the substrate into a removal solution tank for removing the lift-off layer to remove the lift-off layer, and putting the substrate into a rinse tank to remove the lift-off layer.
  • the removal solution tank is provided with an adsorption column having a positive zeta potential, and in the removal step, a negatively charged removed lift-off layer or The material film of the thin film is adsorbed on the adsorption column, or the rinsing tank is provided with an adsorption column having a positive zeta potential, and in the rinsing step, a negatively charged lift-off layer or a removed lift-off layer or The material film of the thin film is adsorbed on the adsorption column.
  • the present invention even if the lift-off method is used, it is possible to suppress deterioration of the performance of the element and deterioration of the aesthetic appearance of the element.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell (element) of FIG. It is a figure which shows the 1st semiconductor layer material film formation process in the manufacturing method of the solar cell (element) which concerns on this embodiment. It is a figure which shows the lift-off layer forming process and the 1st semiconductor layer forming process in the manufacturing method of the solar cell (element) which concerns on this embodiment. It is a figure which shows the lift-off layer forming process and the 1st semiconductor layer forming process in the manufacturing method of the solar cell (element) which concerns on this embodiment.
  • FIG. 1 shows the lift-off layer forming process and the 1st semiconductor layer forming process in the manufacturing method of the solar cell (element) which concerns on this embodiment. It is a figure which shows the 2nd semiconductor layer material film formation process (thin film material film formation process) in the manufacturing method of the solar cell (element) which concerns on this embodiment. It is a figure which shows the 2nd semiconductor layer formation process (thin film formation process) in the manufacturing method of the solar cell (element) which concerns on this embodiment. It is a figure which shows the protective layer forming process in the manufacturing method of the solar cell (element) which concerns on this embodiment.
  • FIG. 3 is a diagram for explaining a removal step in the second semiconductor layer forming step (thin film forming step) according to the first embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F.
  • FIG. 3 is a diagram for explaining a removal step in the second semiconductor layer forming step (thin film forming step) according to the first embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F.
  • FIG. 3 is a diagram for explaining a removal step in the second semiconductor layer forming step (thin film forming step) according to the first embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F.
  • FIG. 3 is a diagram for explaining a removal step in the second semiconductor layer forming step (thin film forming step) according to the first embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F.
  • FIG. 3 is a diagram for explaining a rinsing step in the second semiconductor layer forming step (thin film forming step) according to the first embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F.
  • FIG. 3 is a diagram for explaining a rinsing step in the second semiconductor layer forming step (thin film forming step) according to the first embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F.
  • FIG. 3F is a diagram for explaining a removal step or a rinsing step in the second semiconductor layer forming step (thin film forming step) according to the second embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG.
  • FIG. 3F is a diagram for explaining a removal step or a rinsing step in the second semiconductor layer forming step (thin film forming step) according to the second embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F. ..
  • FIG. 3F is a diagram for explaining a removal step or a rinsing step in the second semiconductor layer forming step (thin film forming step) according to the third embodiment, which is the second semiconductor layer forming step (thin film forming step) shown in FIG. 3F. ..
  • FIG. 1 is a view of the solar cell (element) according to the present embodiment as viewed from the back surface side.
  • the solar cell 1 shown in FIG. 1 is a back contact type solar cell.
  • the solar cell 1 includes a semiconductor substrate 11 having two main surfaces, and has a first region 7 and a second region 8 on the main surface of the semiconductor substrate 11.
  • the first region 7 has a so-called comb-shaped shape, and has a plurality of finger portions 7f corresponding to comb teeth and a bus bar portion 7b corresponding to a support portion of the comb teeth.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f intersects the bus bar portion 7b in the first direction (X direction). It extends in the direction (Y direction).
  • the second region 8 has a so-called comb-shaped shape, and has a plurality of finger portions 8f corresponding to the comb teeth and a bus bar portion 8b corresponding to the support portion of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing one side portion of the semiconductor substrate 11, and the finger portion 8f extends from the bus bar portion 8b in the second direction (Y). Extends in the direction).
  • the finger portions 7f and the finger portions 8f are alternately provided in the first direction (X direction).
  • the first region 7 and the second region 8 may be formed in a striped shape.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell (element) of FIG.
  • the solar cell 1 includes a semiconductor substrate 11, an intrinsic semiconductor layer 13 and a protective layer 15 which are sequentially laminated on the light receiving surface side of the main surface of the semiconductor substrate 11.
  • the solar cell 1 includes an intrinsic semiconductor layer 23, a first conductive semiconductor layer 25, and a first electrode layer 27, which are sequentially laminated on a part (first region 7) of the main surface of the semiconductor substrate 11 on the back surface side.
  • the solar cell 1 includes an intrinsic semiconductor layer 33, a second conductive semiconductor layer 35, and a second electrode layer 37, which are sequentially laminated on another part (second region 8) on the back surface side of the semiconductor substrate 11.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant. Examples of the n-type dopant include phosphorus (P).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side to generate optical carriers (electrons and holes). By using crystalline silicon as the material of the semiconductor substrate 11, a relatively high output (stable output regardless of the illuminance) can be obtained even when the dark current is relatively small and the intensity of the incident light is low.
  • the intrinsic semiconductor layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layer 23 is formed in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layer 33 is formed in the second region 8 on the back surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layers 13, 23, 33 are formed of, for example, a material containing intrinsic (i-type) amorphous silicon as a main component.
  • the intrinsic semiconductor layers 13, 23, 33 function as so-called passivation layers, suppress recombination of carriers generated in the semiconductor substrate 11, and improve carrier recovery efficiency.
  • the protective layer 15 is formed on the intrinsic semiconductor layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the protective layer 15 functions as an antireflection layer (optical adjustment layer) for preventing reflection of incident light, and also functions as a protective layer for protecting the light receiving surface side of the semiconductor substrate 11 and the intrinsic semiconductor layer 13.
  • the protective layer 15 is formed of an insulating material such as a composite thereof such as silicon oxide (SiO), silicon nitride (SiN), or silicon oxynitride (SiON).
  • the first conductive semiconductor layer 25 is formed on the intrinsic semiconductor layer 23, that is, in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the first conductive semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the first conductive semiconductor layer 25 is, for example, a p-type semiconductor layer in which an amorphous silicon material is doped with a p-type dopant. Examples of the p-type dopant include boron (B).
  • the second conductive semiconductor layer 35 is formed on the intrinsic semiconductor layer 33, that is, in the second region 8 on the back surface side of the semiconductor substrate 11.
  • the second conductive semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the second conductive semiconductor layer 35 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, phosphorus (P) described above).
  • the first conductive semiconductor layer 25 may be an n-type semiconductor layer
  • the second conductive semiconductor layer 35 may be a p-type semiconductor layer
  • the semiconductor substrate 11 may be a p-type semiconductor substrate in which a crystalline silicon material is doped with a p-type dopant (for example, the above-mentioned boron (B)).
  • the first electrode layer 27 is formed on the first conductive semiconductor layer 25, and the second electrode layer 37 is formed on the second conductive semiconductor layer 35.
  • the first electrode layer 27 and the second electrode layer 37 may include a transparent electrode layer and a metal electrode layer, or may include only a metal electrode layer.
  • the first electrode layer 27 has a transparent electrode layer 28 and a metal electrode layer 29, which are sequentially laminated on the first conductive semiconductor layer 25.
  • the second electrode layer 37 has a transparent electrode layer 38 and a metal electrode layer 39, which are sequentially laminated on the second conductive semiconductor layer 35.
  • the transparent electrode layers 28 and 38 are formed of a transparent conductive material.
  • the transparent conductive material examples include ITO (Indium Tin Oxide: a composite oxide of indium tin oxide and tin oxide) and ZnO (Zinc Oxide: zinc oxide).
  • the metal electrode layers 29 and 39 are formed of a conductive paste material containing a metal powder such as silver.
  • FIG. 3A is a diagram showing an intrinsic semiconductor layer forming step and a first semiconductor layer material film forming step in the method for manufacturing a solar cell (element) according to the present embodiment
  • FIGS. 3B to 3D show the present embodiment. It is a figure which shows the lift-off layer forming process and the 1st semiconductor layer forming process in the manufacturing method of a solar cell (element).
  • FIG. 3A is a diagram showing an intrinsic semiconductor layer forming step and a first semiconductor layer material film forming step in the method for manufacturing a solar cell (element) according to the present embodiment
  • FIGS. 3B to 3D show the present embodiment. It is a figure which shows the lift-off layer forming process and the 1st semiconductor layer forming process in the manufacturing method of a solar cell (element).
  • FIG. 3A is a diagram showing an intrinsic semiconductor layer forming step and a first semiconductor layer material film forming step in the method for manufacturing a solar cell (element) according to the present embodiment
  • FIG. 3E is a diagram showing a second semiconductor layer material film forming step (thin film material film forming step) in the method for manufacturing a solar cell (element) according to the present embodiment
  • FIG. 3F is a diagram showing a solar cell according to the present embodiment. It is a figure which shows the 2nd semiconductor layer forming process (thin film forming process) in the manufacturing method of (element).
  • FIG. 3G is a diagram showing a protective layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • the intrinsic semiconductor layer 13 is laminated (film-formed) on the entire surface of the semiconductor substrate 11 on the light receiving surface side by, for example, a CVD method (chemical vapor deposition method) (formation of the intrinsic semiconductor layer). Process).
  • CVD method chemical vapor deposition method
  • the intrinsic semiconductor layer material film 23Z and the first conductive semiconductor layer material film 25Z are laminated (film-formed) in order on the back surface side of the semiconductor substrate 11 (first semiconductor layer material film forming step). ).
  • the lift-off layer (sacrificial layer) 40 is laminated (film formation) on the entire surface of the back surface side of the semiconductor substrate 11, specifically, on the entire surface of the first conductive semiconductor layer material film 25Z. ).
  • the lift-off layer 40 is formed of a material such as silicon oxide (SiO), silicon nitride (SiN), or a composite thereof such as silicon oxynitride (SiON).
  • the intrinsic semiconductor layer material film 23Z, the first conductive semiconductor layer material film 25Z, and the first conductive semiconductor layer material film 25Z in the second region 8 are used.
  • a patterned intrinsic semiconductor layer 23, a first conductive semiconductor layer 25, and a lift-off layer 40 are formed in the first region 7 (lift-off layer forming step and first semiconductor layer forming step).
  • the photoresist in the second region 8 on the back surface side is exposed and developed to be removed by using a mask. ..
  • the resist 90 that covers the first region 7 on the back surface side of the semiconductor substrate 11 and the entire surface on the light receiving surface side is formed.
  • the lift-off layer 40, the first conductive semiconductor layer material film 25Z, and the intrinsic semiconductor layer material film 23Z in the second region 8 are etched with the resist 90 as a mask to form the first region 7
  • a patterned intrinsic semiconductor layer 23, a first conductive semiconductor layer 25, and a lift-off layer 40 are formed.
  • an acidic solution such as a mixed solution of hydrofluoric acid and nitric acid is used.
  • the resist 90 is removed.
  • An organic solvent such as acetone is used as the etching solution for the resist 90.
  • the intrinsic semiconductor layer is formed on the entire surface of the back surface side of the semiconductor substrate 11, specifically on the lift-off layer 40 in the first region 7 and on the second region 8.
  • the material film (thin film material film) 33Z and the second conductive semiconductor layer material film (thin film material film) 35Z are laminated (film-formed) in this order (second semiconductor layer material film forming step (thin film material film forming step)).
  • the second conductive semiconductor layer material film (thin film material film) 35Z By removing the second conductive semiconductor layer material film (thin film material film) 35Z, the patterned intrinsic semiconductor layer (thin film) 33 and the second conductive semiconductor layer (thin film) 35 are formed in the second region 8. It is formed (second semiconductor layer forming step (thin film forming step)).
  • the intrinsic semiconductor layer material film (thin film material film) 33Z and the second conductive semiconductor layer material film (thin film material film) 35Z on the lift-off layer 40 are removed.
  • the intrinsic semiconductor layer (thin film) 33 and the second conductive semiconductor layer (thin film) 35 are formed in the two regions 8.
  • an acidic solution such as hydrofluoric acid is used.
  • the protective layer 15 is laminated (film-formed) on the entire surface of the intrinsic semiconductor layer 13 on the light receiving surface side of the semiconductor substrate 11 by using, for example, the CVD method (protective layer forming step). ..
  • the first electrode layer 27 and the second electrode layer 37 are formed on the back surface side of the semiconductor substrate 11 (electrode layer forming step).
  • a PVD method physical vapor deposition method
  • a sputtering method is used to laminate (form) a transparent electrode layer material film on the entire back surface side of the semiconductor substrate 11.
  • a patterned transparent electrode layer 28, 38 is formed by removing a part of the transparent electrode layer material film by, for example, an etching method using an etching paste.
  • the etching solution for the transparent electrode layer material film for example, hydrochloric acid or an aqueous ferric chloride solution is used.
  • a metal electrode layer 29 is formed on the transparent electrode layer 28, and a metal electrode layer 39 is formed on the transparent electrode layer 38, whereby the first electrode layer 27 and The second electrode layer 37 is formed.
  • the lift-off method using the lift-off layer is used to form the second conductive semiconductor layer 35. Since patterning is performed, it is possible to simplify, shorten, and reduce the cost of the solar cell manufacturing process.
  • the lift-off method it is necessary to efficiently peel off the lift-off layer, and in the case of mass production, it is necessary to process a plurality of semiconductor substrates at the same time using a cassette.
  • the lift-off layer peeled off (lift-off) on the back surface side of one semiconductor substrate reattaches to the light receiving surface side of the other semiconductor substrate. If the lift-off layer is reattached to the light receiving surface of the solar cell, pinholes are generated in the protective layer in the subsequent formation of the protective layer on the light receiving surface side, and the performance and reliability of the solar cell are deteriorated. In addition, the aesthetic appearance of the light receiving surface side of the solar cell is spoiled.
  • the second semiconductor layer forming step includes the following removing step and rinsing step.
  • the removal step the semiconductor substrate is put into a removal solution tank for removing the lift-off layer to remove the lift-off layer.
  • an acidic solution such as hydrofluoric acid or hydrochloric acid is used.
  • the rinsing process the semiconductor substrate is put into a rinsing tank to rinse the surface of the semiconductor substrate.
  • the rinsing solution a solution composed mainly of water (H 2 O) (bath) is used.
  • H 2 O water
  • three embodiments will be described as a removing step and a rinsing step in the second semiconductor layer forming step (thin film forming step).
  • the water surface of the removal solution tank is divided into two by a partition wall.
  • the water surface of the removal solution tank on the side from which the semiconductor substrate is taken out (left side of FIGS. 4A to 4C) is different from the water surface of the removal solution tank on the side from which the lift-off layer is removed (right side of FIGS. 4A to 4C).
  • the water surface of the removal solution tank on the side where the semiconductor substrate is charged may be either.
  • the semiconductor substrate is charged into the removal solution tank from the water surface on the left side of the partition wall in the removal solution tank.
  • the semiconductor substrate is placed under the partition wall on the right side of the partition wall in the removal solution tank to remove the lift-off layer.
  • the semiconductor substrate may be put into the removal solution tank from the water surface on the right side of the partition wall in the removal solution tank.
  • the semiconductor substrate is moved under the partition wall to the left side of the partition wall in the removal solution tank, and the semiconductor substrate is taken out from the water surface on the left side of the partition wall in the removal solution tank.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) (peeled piece) that has been removed (peeled) is removed. It may stay on the water surface on the lift-off layer removal side (right side of FIGS. 4A to 4C) in the solution tank and invade the water surface on the semiconductor substrate removal side (left side of FIGS. 4A to 4C) in the removal solution tank via the partition wall. Be prevented.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z) and the second conductive semiconductor layer material film (thin film) are removed (peeled). It is possible to prevent the material film) 35Z) (peeling piece) from reattaching to the surface of the semiconductor substrate (particularly, the light receiving surface side).
  • the water surface of the rinsing tank is divided into two by a partition wall.
  • the water surface of the rinsing tank on the side where the semiconductor substrate is taken out (right side of FIGS. 5A and 5B) is different from the water surface of the rinsing tank on the side where the semiconductor substrate is put in (left side of FIGS. 5A and 5B).
  • the semiconductor substrate is put into the rinsing tank from the water surface on the left side of the partition wall in the rinsing tank. Then, as shown in FIG. 5B, the semiconductor substrate is moved under the partition wall to the right side of the partition wall in the rinsing tank, and the semiconductor substrate is taken out from the water surface on the right side of the partition wall in the rinsing tank.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) peeled piece) removed (peeled) in the removing step).
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) peeling).
  • One piece) stays on the water surface on the semiconductor substrate input side in the rinse tank (left side in FIGS. 5A and 5B) and invades the water surface on the semiconductor substrate extraction side in the rinse tank (right side in FIGS. 5A and 5B) through the partition wall. Is prevented.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) brought in when the semiconductor substrate is taken out from the rinsing tank. ) (Peeled pieces) can be prevented from reattaching to the surface of the semiconductor substrate (particularly, the light receiving surface side).
  • the method for manufacturing a solar cell (element) of the present embodiment even if the manufacturing process is simplified by using the lift-off method, the performance of the solar cell (element) is lowered, the reliability is lowered, and the solar cell is lowered. It is possible to prevent the aesthetic appearance of the (element) from being spoiled.
  • an object is suspended or settled in the removal solution tank, and the removed lift-off layer (or intrinsic semiconductor layer material film (thin film material film) 33Z, second conductive semiconductor).
  • the layer material film (thin film material film) 35Z) (peeling piece) is attached to the object.
  • the object is resistant to the removal solution and may be spherical. When the object is spherical, there is an advantage that the surface area becomes large and a large amount of peeled pieces can be attached.
  • the removal solution may be convected.
  • the removed lift-off layer or the intrinsic semiconductor layer material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) (peeling piece) can be removed, for example, from the peripheral portion of the removal solution tank. Can be collected in.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z) was removed (peeled) when the semiconductor substrate was taken out from the removal solution tank in the removal step.
  • the second conductive semiconductor layer material film (thin film material film) 35Z) (peeling piece) can be prevented from reattaching to the surface (particularly, the light receiving surface side) of the semiconductor substrate.
  • the method for manufacturing a solar cell (element) of the present embodiment even if the manufacturing process is simplified by using the lift-off method, the performance of the solar cell (element) is lowered, the reliability is lowered, and the solar cell is lowered. It is possible to prevent the aesthetic appearance of the (element) from being spoiled.
  • Rinse process ⁇ Rinse process >> Alternatively, in the rinsing step, as shown in FIG. 6A, an object is suspended or settled in the rinsing tank, and the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z, second conductive type) is removed. The semiconductor layer material film (thin film material film) 35Z) (peeling piece) is attached to the object.
  • the rinse solution may be convected.
  • the removed lift-off layer or the intrinsic semiconductor layer material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) (peeling piece) can be removed, for example, from the peripheral portion of the removal solution tank. Can be collected in.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z) brought in when the semiconductor substrate is taken out from the rinsing tank in the rinsing step, the second conductive film. It is possible to prevent the type semiconductor layer material film (thin film material film) 35Z) (peeling piece) from reattaching to the surface of the semiconductor substrate (particularly, the light receiving surface side).
  • the method for manufacturing a solar cell (element) of the present embodiment even if the manufacturing process is simplified by using the lift-off method, the performance of the solar cell (element) is lowered, the reliability is lowered, and the solar cell is lowered. It is possible to prevent the aesthetic appearance of the (element) from being spoiled.
  • an adsorption column having a positive zeta potential is provided near the inner wall of the removal solution tank, and the negatively charged lift-off layer (or intrinsic semiconductor layer) is removed.
  • the material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) (peeling pieces) are adsorbed on the adsorption column.
  • the inventors of the present application have stated that when the pH value of the etching solution (removal solution) becomes extremely low, the peeled pieces are affected by the influence of hydrogen ions (for example, hydrogen ions are considered to adhere to the surface of the peeled pieces).
  • a small amount of an additive such as a surfactant or a chelating agent may be added to the etching solution (removal solution).
  • the potential of the peeled piece in the etching solution (removal solution) can be adjusted, and the peeled piece can be negatively charged.
  • a small amount of an additive such as a surfactant or a chelating agent is added to the etching solution (removal solution)
  • the exfoliated pieces may aggregate, but the aggregated exfoliated pieces precipitate.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z) was removed (peeled) when the semiconductor substrate was taken out from the removal solution tank in the removal step.
  • the second conductive semiconductor layer material film (thin film material film) 35Z) (peeling piece) can be prevented from reattaching to the surface (particularly, the light receiving side) of the semiconductor substrate.
  • the method for manufacturing a solar cell (element) of the present embodiment even if the manufacturing process is simplified by using the lift-off method, the performance of the solar cell (element) is lowered, the reliability is lowered, and the solar cell is lowered. It is possible to prevent the aesthetic appearance of the (element) from being spoiled.
  • ⁇ Rinse process >> Alternatively, in the rinsing step, as shown in FIG. 7, an adsorption column having a positive zeta potential is provided near the inner wall of the rinsing tank, and the material film of the removed lift-off layer or thin film which is negatively charged is provided. (Alternatively, the intrinsic semiconductor layer material film (thin film material film) 33Z, the second conductive semiconductor layer material film (thin film material film) 35Z) (peeling piece) is adsorbed on the adsorption column.
  • a small amount of an additive such as a surfactant or a chelating agent may be added to the rinse solution.
  • an additive such as a surfactant or a chelating agent
  • the potential of the peeled piece in the rinse solution can be adjusted, and the peeled piece can be negatively charged.
  • the lift-off layer (or the intrinsic semiconductor layer material film (thin film material film) 33Z) brought in when the semiconductor substrate is taken out from the rinsing tank in the rinsing step, the second conductive film. It is possible to prevent the type semiconductor layer material film (thin film material film) 35Z) (peeling piece) from reattaching to the surface of the semiconductor substrate (particularly, the light receiving surface side).
  • the method for manufacturing a solar cell (element) of the present embodiment even if the manufacturing process is simplified by using the lift-off method, the performance of the solar cell (element) is lowered, the reliability is lowered, and the solar cell is lowered. It is possible to prevent the aesthetic appearance of the (element) from being spoiled.
  • a back-contact type solar cell in which a patterned second conductive semiconductor layer (thin film) is formed on the back surface of the semiconductor substrate by using the lift-off method.
  • a patterned semiconductor layer, a patterned transparent electrode layer (TCO), or a patterning is performed on a part of the main surface of the semiconductor substrate by using the lift-off method. It can also be applied to various methods for manufacturing a solar cell that forms a metal electrode layer.
  • the features of the present invention can also be applied to a method for manufacturing various devices for forming various patterned thin films on a part of the main surface of various substrates by using the lift-off method.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

リフトオフ法を用いても、素子の性能低下および素子の美観が損なわれることを抑制する素子の製造方法を提供する。素子の製造方法は、基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、基板の他の一部におけるリフトオフ層の上および基板の一部に、薄膜の材料膜を形成する薄膜材料膜形成工程と、リフトオフ層を除去することにより、基板の他の一部における薄膜の材料膜を除去し、基板の一部に、パターン化された薄膜を形成する薄膜形成工程とを含み、薄膜形成工程は、基板を、リフトオフ層を除去する除去溶液槽に投入してリフトオフ層を除去する除去工程と、基板をリンス槽に投入して基板の表面をリンスするリンス工程とを含み、除去溶液槽には、プラスのゼータ電位を有する吸着カラムが設けられており、除去工程では、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜を吸着カラムに吸着させる。

Description

素子の製造方法
　本発明は、半導体素子等の素子の製造方法に関する。
　特許文献１には、リフトオフ法を用いて、半導体基板の裏面の一部に、パターン化された導電型半導体層（薄膜）を形成したバックコンタクト型の太陽電池（素子）の製造方法が記載されている。これにより、例えばフォトリソグラフィ技術を用いたエッチング法を用いて導電型半導体層をパターニングする方法と比較して、導電型半導体層のパターニングのプロセスの簡略化を図ることができる。
特開２０１４－７５５２６号公報
　リフトオフ法では、リフトオフ層を効率よく剥離する必要があり、大量生産する場合は、カセットを用いて複数の半導体基板を同時に処理する必要がある。このような場合、例えば隣り合う半導体基板において、一方の半導体基板の裏面側で剥離（リフトオフ）されたリフトオフ層が、他方の半導体基板の受光面側に再付着してしまうという問題がある。リフトオフされたリフトオフ層が太陽電池の受光面側に再付着すると、その後の受光面側の保護層形成において保護層にピンホールが生じ、太陽電池の性能が低下してしまう。また、太陽電池の受光面側の美観が損なわれてしまう。
　本発明は、リフトオフ法を用いても、素子の性能低下および素子の美観が損なわれることを抑制する素子の製造方法を提供することを目的とする。
　本発明に係る素子の製造方法は、リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、を含み、前記薄膜形成工程は、前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、を含み、前記除去溶液槽の水面が、隔壁によって２つに仕切られており、前記除去工程では、前記基板を取り出す側の前記除去溶液槽の水面が、前記リフトオフ層を除去する側の前記除去溶液槽の水面と異なる、または、前記リンス槽の水面は、隔壁によって２つに仕切られており、前記リンス工程では、前記基板を取り出す側の前記リンス槽の水面が、前記基板を投入する側の前記リンス槽の水面と異なる。
　本発明に係る別の素子の製造方法は、リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、を含み、前記薄膜形成工程は、前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、を含み、前記除去溶液槽には、物体が浮遊または沈殿しており、前記除去工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる、または、前記リンス槽には、物体が浮遊または沈殿しており、前記リンス工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる。
　本発明に係る更に別の素子の製造方法は、リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、を含み、前記薄膜形成工程は、前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、を含み、前記除去溶液槽には、プラスのゼータ電位を有する吸着カラムが設けられており、前記除去工程では、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜を前記吸着カラムに吸着させる、または、前記リンス槽には、プラスのゼータ電位を有する吸着カラムが設けられており、前記リンス工程では、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜を前記吸着カラムに吸着させる。
　本発明によれば、リフトオフ法を用いても、素子の性能低下および素子の美観が損なわれることを抑制することができる。
本実施形態に係る太陽電池（素子）を裏面側からみた図である。 図１の太陽電池（素子）におけるII-II線断面図である。 本実施形態に係る太陽電池（素子）の製造方法における第１半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池（素子）の製造方法におけるリフトオフ層形成工程および第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池（素子）の製造方法におけるリフトオフ層形成工程および第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池（素子）の製造方法におけるリフトオフ層形成工程および第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池（素子）の製造方法における第２半導体層材料膜形成工程（薄膜材料膜形成工程）を示す図である。 本実施形態に係る太陽電池（素子）の製造方法における第２半導体層形成工程（薄膜形成工程）を示す図である。 本実施形態に係る太陽電池（素子）の製造方法における保護層形成工程を示す図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第１実施形態に係る第２半導体層形成工程（薄膜形成工程）における除去工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第１実施形態に係る第２半導体層形成工程（薄膜形成工程）における除去工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第１実施形態に係る第２半導体層形成工程（薄膜形成工程）における除去工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第１実施形態に係る第２半導体層形成工程（薄膜形成工程）におけるリンス工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第１実施形態に係る第２半導体層形成工程（薄膜形成工程）におけるリンス工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第２実施形態に係る第２半導体層形成工程（薄膜形成工程）における除去工程またはリンス工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第２実施形態に係る第２半導体層形成工程（薄膜形成工程）における除去工程またはリンス工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程（薄膜形成工程）であって、第３実施形態に係る第２半導体層形成工程（薄膜形成工程）における除去工程またはリンス工程を説明するための図である。
　以下、添付の図面を参照して本発明の実施形態の素子の製造方法の一例として太陽電池の製造方法について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池）
　図１は、本実施形態に係る太陽電池（素子）を裏面側からみた図である。図１に示す太陽電池１は、バックコンタクト型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１領域７と第２領域８とを有する。
　第１領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向（Ｘ方向）に交差する第２方向（Ｙ方向）に延在する。
　同様に、第２領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第１方向（Ｘ方向）に交互に設けられている。
　なお、第１領域７および第２領域８は、ストライプ状に形成されてもよい。
　図２は、図１の太陽電池（素子）におけるII－II線断面図である。図２に示すように、太陽電池１は、半導体基板１１と、半導体基板１１の主面のうちの受光面側に順に積層された真性半導体層１３および保護層１５を備える。また、太陽電池１は、半導体基板１１の主面のうちの裏面側の一部（第１領域７）に順に積層された真性半導体層２３、第１導電型半導体層２５および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（第２領域８）に順に積層された真性半導体層３３、第２導電型半導体層３５および第２電極層３７を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。
　半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　真性半導体層１３は、半導体基板１１の受光面側に形成されている。真性半導体層２３は、半導体基板１１の裏面側の第１領域７に形成されている。真性半導体層３３は、半導体基板１１の裏面側の第２領域８に形成されている。真性半導体層１３，２３，３３は、例えば真性（ｉ型）アモルファスシリコンを主成分とする材料で形成される。
　真性半導体層１３，２３，３３は、いわゆるパッシベーション層として機能し、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　保護層１５は、半導体基板１１の受光面側の真性半導体層１３上に形成されている。保護層１５は、入射光の反射を防止する反射防止層（光学調整層）として機能するとともに、半導体基板１１の受光面側および真性半導体層１３を保護する保護層として機能する。保護層１５は、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁体材料で形成される。
　第１導電型半導体層２５は、真性半導体層２３上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。第１導電型半導体層２５は、例えばアモルファスシリコン材料で形成される。第１導電型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。
　第２導電型半導体層３５は、真性半導体層３３上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。第２導電型半導体層３５は、例えばアモルファスシリコン材料で形成される。第２導電型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。
　なお、第１導電型半導体層２５がｎ型半導体層であり、第２導電型半導体層３５がｐ型半導体層であってもよい。
　また、半導体基板１１は、結晶シリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。
　第１電極層２７は、第１導電型半導体層２５上に形成されており、第２電極層３７は、第２導電型半導体層３５上に形成されている。
　第１電極層２７および第２電極層３７は、透明電極層と金属電極層とを含んでもよいし、金属電極層のみを含んでもよい。本実施形態では、第１電極層２７は、第１導電型半導体層２５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
　透明電極層２８，３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）、ＺｎＯ（Zinc Oxide：酸化亜鉛）が挙げられる。金属電極層２９，３９は、銀等の金属粉末を含有する導電性ペースト材料で形成される。
（太陽電池の製造方法）
　次に、図３Ａ～図３Ｇを参照して、図１および図２に示す本実施形態の太陽電池（素子）１の製造方法について説明する。図３Ａは、本実施形態に係る太陽電池（素子）の製造方法における真性半導体層形成工程および第１半導体層材料膜形成工程を示す図であり、図３Ｂ～図３Ｄは、本実施形態に係る太陽電池（素子）の製造方法におけるリフトオフ層形成工程および第１半導体層形成工程を示す図である。図３Ｅは、本実施形態に係る太陽電池（素子）の製造方法における第２半導体層材料膜形成工程（薄膜材料膜形成工程）を示す図であり、図３Ｆは、本実施形態に係る太陽電池（素子）の製造方法における第２半導体層形成工程（薄膜形成工程）を示す図である。図３Ｇは、本実施形態に係る太陽電池の製造方法における保護層形成工程を示す図である。
　まず、図３Ａに示すように、例えばＣＶＤ法（化学気相堆積法）を用いて、半導体基板１１の受光面側の全面に、真性半導体層１３を積層（製膜）する（真性半導体層形成工程）。
　また、例えばＣＶＤ法を用いて、半導体基板１１の裏面側に、真性半導体層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚを順に積層（製膜）する（第１半導体層材料膜形成工程）。
　次に、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的には第１導電型半導体層材料膜２５Ｚ上の全面に、リフトオフ層（犠牲層）４０を積層（製膜）する。
　リフトオフ層４０は、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の材料で形成される。
　次に、図３Ｂ～図３Ｄに示すように、例えばレジスト９０を用いて、半導体基板１１の裏面側において、第２領域８における真性半導体層材料膜２３Ｚ、第１導電型半導体層材料膜２５Ｚおよびリフトオフ層４０を除去することにより、第１領域７に、パターン化された真性半導体層２３、第１導電型半導体層２５およびリフトオフ層４０を形成する（リフトオフ層形成工程および第１半導体層形成工程）。
　具体的には、フォトリソグラフィ法を用いて、半導体基板１１の両面側の全面にフォトレジストを塗布した後に、マスクを用いて裏面側の第２領域８におけるフォトレジストを露光および現像して除去する。これにより、図３Ｂに示すように、半導体基板１１の裏面側の第１領域７および受光面側の全面を覆うレジスト９０を形成する。
　その後、図３Ｃに示すように、レジスト９０をマスクとして、第２領域８におけるリフトオフ層４０、第１導電型半導体層材料膜２５Ｚおよび真性半導体層材料膜２３Ｚをエッチングすることにより、第１領域７に、パターン化された真性半導体層２３、第１導電型半導体層２５およびリフトオフ層４０を形成する。リフトオフ層４０、第１導電型半導体層材料膜２５Ｚおよび真性半導体層材料膜１３Ｚに対するエッチング溶液としては、例えばフッ酸と硝酸との混合液等の酸性溶液が用いられる。
　その後、図３Ｄに示すように、レジスト９０を除去する。レジスト９０に対するエッチング溶液としては、アセトンなどの有機溶剤が用いられる。
　次に、図３Ｅに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的には第１領域７におけるリフトオフ層４０上および第２領域８に、真性半導体層材料膜（薄膜材料膜）３３Ｚおよび第２導電型半導体層材料膜（薄膜材料膜）３５Ｚを順に積層（製膜）する（第２半導体層材料膜形成工程（薄膜材料膜形成工程））。
　次に、図３Ｆに示すように、リフトオフ層（犠牲層）を用いたリフトオフ法を利用して、半導体基板１１の裏面側において、第１領域７における真性半導体層材料膜（薄膜材料膜）３３Ｚおよび第２導電型半導体層材料膜（薄膜材料膜）３５Ｚを除去することにより、第２領域８に、パターン化された真性半導体層（薄膜）３３および第２導電型半導体層（薄膜）３５を形成する（第２半導体層形成工程（薄膜形成工程））。
　具体的には、リフトオフ層４０を除去することにより、リフトオフ層４０上の真性半導体層材料膜（薄膜材料膜）３３Ｚおよび第２導電型半導体層材料膜（薄膜材料膜）３５Ｚを除去し、第２領域８に真性半導体層（薄膜）３３および第２導電型半導体層（薄膜）３５を形成する。リフトオフ層４０の除去溶液としては、例えばフッ酸等の酸性溶液が用いられる。
　次に、図３Ｇに示すように、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の真性半導体層１３上の全面に、保護層１５を積層（製膜）する（保護層形成工程）。
　次に、半導体基板１１の裏面側に、第１電極層２７および第２電極層３７を形成する（電極層形成工程）。
　具体的には、例えばスパッタリング法等のＰＶＤ法（物理気相成長法）を用いて、半導体基板１１の裏面側の全面に、透明電極層材料膜を積層（製膜）する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、パターン化された透明電極層２８，３８を形成する。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
　その後、例えばパターン印刷法または塗布法を用いて、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成することにより、第１電極層２７および第２電極層３７を形成する。
　以上の工程により、図１および図２に示す本実施形態のバックコンタクト型の太陽電池１が完成する。
　以上説明したように、本実施形態の太陽電池の製造方法によれば、第２半導体層形成工程において、リフトオフ層（犠牲層）を用いたリフトオフ法を利用して第２導電型半導体層３５のパターニングを行うので、太陽電池の製造プロセスの簡略化、短縮化、低コスト化が可能となる。
　ここで、リフトオフ法では、リフトオフ層を効率よく剥離する必要があり、大量生産する場合は、カセットを用いて複数の半導体基板を同時に処理する必要がある。このような場合、例えば隣り合う半導体基板において、一方の半導体基板の裏面側で剥離（リフトオフ）されたリフトオフ層が、他方の半導体基板の受光面側に再付着してしまうという問題がある。リフトオフされたリフトオフ層が太陽電池の受光面に再付着すると、その後の受光面側の保護層形成において保護層にピンホールが生じ、太陽電池の性能および信頼性が低下してしまう。また、太陽電池の受光面側の美観が損なわれてしまう。
　この点に関し、本実施形態では、第２半導体層形成工程（薄膜形成工程）は、以下に示す除去工程とリンス工程とを含む。除去工程では、半導体基板を、リフトオフ層を除去する除去溶液槽に投入してリフトオフ層を除去する。除去溶液（除去溶液槽）としては、上述したように、例えばフッ酸または塩酸等の酸性溶液（酸性溶液槽）が用いられる。リンス工程では、半導体基板をリンス槽に投入して半導体基板の表面をリンスする。リンス溶液（リンス槽）としては、水（Ｈ２Ｏ）を主成分とする溶液（槽）が用いられる。
　以下では、第２半導体層形成工程（薄膜形成工程）における除去工程およびリンス工程として、３つの実施形態について説明する。
＜第１実施形態の第２半導体層形成工程（薄膜形成工程）＞
<<除去工程>>
　除去工程において、図４Ａ～図４Ｃに示すように、除去溶液槽の水面が、隔壁によって２つに仕切られている。除去工程では、半導体基板を取り出す側の除去溶液槽の水面（図４Ａ～図４Ｃの左側）が、リフトオフ層を除去する側の除去溶液槽の水面（図４Ａ～図４Ｃの右側）と異なる。なお、半導体基板を投入する側の除去溶液槽の水面は、どちらでもよい。
　例えば、図４Ａに示すように、除去溶液槽における隔壁の左側の水面から、半導体基板を除去溶液槽に投入する。その後、図４Ｂに示すように、半導体基板を、隔壁の下を通して、除去溶液槽における隔壁の右側に配置させ、リフトオフ層の除去を行う。なお、半導体基板は、除去溶液槽における隔壁の右側の水面から除去溶液槽に投入されてもよい。
　リフトオフ層の除去後、図４Ｃに示すように、半導体基板を、隔壁の下を通して、除去溶液槽における隔壁の左側に移動させ、除去溶液槽における隔壁の左側の水面から半導体基板を取り出す。
　これによれば、除去（剥離）されたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）は、除去溶液槽におけるリフトオフ層除去側の水面（図４Ａ～図４Ｃの右側）に留まり、隔壁を介して、除去溶液槽における半導体基板取出側の水面（図４Ａ～図４Ｃの左側）に侵入することが防止される。
　そのため、除去工程において、除去溶液槽から半導体基板を取り出す際に、除去（剥離）されたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）が、半導体基板の表面（特に、受光面側）に再付着することを抑制することができる。
　これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
　したがって、本実施形態の太陽電池（素子）の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池（素子）の性能低下、信頼性低下、および太陽電池（素子）の美観が損なわれることを抑制することができる。
<<リンス工程>>
　或いは、リンス工程において、図５Ａおよび図５Ｂに示すように、リンス槽の水面は、隔壁によって２つに仕切られている。リンス工程では、半導体基板を取り出す側のリンス槽の水面（図５Ａおよび図５Ｂの右側）が、半導体基板を投入する側のリンス槽の水面（図５Ａおよび図５Ｂの左側）と異なる。
　例えば、図５Ａに示すように、リンス槽における隔壁の左側の水面から、半導体基板をリンス槽に投入する。その後、図５Ｂに示すように、半導体基板を、隔壁の下を通して、リンス槽における隔壁の右側に移動させ、リンス槽における隔壁の右側の水面から半導体基板を取り出す。
　これによれば、除去工程において除去（剥離）されたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）が除去溶液槽からリンス槽へ持ち込まれる場合に、持ち込まれたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）は、リンス槽における半導体基板投入側の水面（図５Ａおよび図５Ｂの左側）に留まり、隔壁を介して、リンス槽における半導体基板取出側の水面（図５Ａおよび図５Ｂの右側）に侵入することが防止される。
　そのため、リンス工程において、リンス槽から半導体基板を取り出す際に、持ち込まれたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）が、半導体基板の表面（特に、受光面側）に再付着することを抑制することができる。
　これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
　したがって、本実施形態の太陽電池（素子）の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池（素子）の性能低下、信頼性低下、および太陽電池（素子）の美観が損なわれることを抑制することができる。
＜第２実施形態の第２半導体層形成工程（薄膜形成工程）＞
<<除去工程>>
　除去工程において、図６Ａに示すように、除去溶液槽には、物体が浮遊または沈殿しており、除去したリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）を、物体に付着させる。
　物体は、除去溶液に耐性を有し、球状をなしていてもよい。物体が球状であると、表面積が大きくなり剥離片を多く付着させることができるという利点がある。
　また、図６Ｂに示すように、除去溶液を対流させてもよい。これにより、除去したリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）を、例えば除去溶液槽の周縁部に集めることができる。
　これによれば、第１実施形態と同様に、除去工程において、除去溶液槽から半導体基板を取り出す際に、除去（剥離）されたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）が、半導体基板の表面（特に、受光面側）に再付着することを抑制することができる。
　これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
　したがって、本実施形態の太陽電池（素子）の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池（素子）の性能低下、信頼性低下、および太陽電池（素子）の美観が損なわれることを抑制することができる。
<<リンス工程>>
　或いは、リンス工程において、図６Ａに示すように、リンス槽には、物体が浮遊または沈殿しており、除去したリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）を、物体に付着させる。
　また、図６Ｂに示すように、リンス溶液を対流させてもよい。これにより、除去したリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）を、例えば除去溶液槽の周縁部に集めることができる。
　これによれば、第１実施形態と同様に、リンス工程において、リンス槽から半導体基板を取り出す際に、持ち込まれたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）が、半導体基板の表面（特に、受光面側）に再付着することを抑制することができる。
　これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
　したがって、本実施形態の太陽電池（素子）の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池（素子）の性能低下、信頼性低下、および太陽電池（素子）の美観が損なわれることを抑制することができる。
＜第３実施形態の第２半導体層形成工程（薄膜形成工程）＞
<<除去工程>>
　除去工程において、図７に示すように、除去溶液槽の内壁近傍には、プラスのゼータ電位を有する吸着カラムが設けられており、マイナスに帯電している除去したリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）を、吸着カラムに吸着させる。
　ここで、本願発明者（ら）は、エッチング溶液（除去溶液）のｐＨ値が極めて低くなると、水素イオンの影響により（例えば、剥離片の表面に水素イオンが付着すると考えられる）、剥離片がプラスに帯電する可能性があるとの知見を得ている。このような場合は、エッチング溶液（除去溶液）に界面活性剤またはキレート剤などの添加剤を微量添加してもよい。これにより、エッチング溶液（除去溶液）中の剥離片の電位を調整し、剥離片をマイナスに帯電させることができる。なお、エッチング溶液（除去溶液）に、界面活性剤またはキレート剤などの添加剤を微量添加すると、剥離片が凝集する可能性があるが、凝集した剥離片は沈殿する。
　これによれば、第１実施形態と同様に、除去工程において、除去溶液槽から半導体基板を取り出す際に、除去（剥離）されたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）が、半導体基板の表面（特に、受光側）に再付着することを抑制することができる。
　これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
　したがって、本実施形態の太陽電池（素子）の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池（素子）の性能低下、信頼性低下、および太陽電池（素子）の美観が損なわれることを抑制することができる。
<<リンス工程>>
　或いは、リンス工程において、図７に示すように、リンス槽の内壁近傍には、プラスのゼータ電位を有する吸着カラムが設けられており、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）を、吸着カラムに吸着させる。
　この場合にも、上述したように、リンス溶液に、界面活性剤またはキレート剤などの添加剤を微量添加してもよい。これにより、リンス溶液中の剥離片の電位を調整し、剥離片をマイナスに帯電させることができる。
　これによれば、第１実施形態と同様に、リンス工程において、リンス槽から半導体基板を取り出す際に、持ち込まれたリフトオフ層（または、真性半導体層材料膜（薄膜材料膜）３３Ｚ、第２導電型半導体層材料膜（薄膜材料膜）３５Ｚ）（剥離片）が、半導体基板の表面（特に、受光面側）に再付着することを抑制することができる。
　これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
　したがって、本実施形態の太陽電池（素子）の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池（素子）の性能低下、信頼性低下、および太陽電池（素子）の美観が損なわれることを抑制することができる。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、上述した実施形態では、リフトオフ法を用いて、半導体基板の裏面に、パターン化された第２導電型半導体層（薄膜）を形成したバックコンタクト型の太陽電池（素子）の製造方法について説明した。しかし、本発明の特徴はこれに限定されず、リフトオフ法を用いて、半導体基板の主面の一部に、パターン化された半導体層、パターン化された透明電極層（ＴＣＯ）、またはパターン化された金属電極層を形成する種々の太陽電池の製造方法にも適用可能である。更には、本発明の特徴は、リフトオフ法を用いて、種々の基板の主面の一部に、パターン化された種々の薄膜を形成する種々の素子の製造方法にも適用可能である。
　１　太陽電池
　７　第１領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　８　第２領域
　１１　半導体基板
　１３　真性半導体層
　１５　保護層
　２３　真性半導体層
　２３Ｚ　真性半導体層材料膜
　２５　第１導電型半導体層
　２５Ｚ　第１導電型半導体層材料膜
　２７　第１電極層
　２８，３８　透明電極層
　２９，３９　金属電極層
　３３　真性半導体層
　３３Ｚ　真性半導体層材料膜
　３５　第２導電型半導体層
　３５Ｚ　第２導電型半導体層材料膜
　３７　第２電極層
　４０　リフトオフ層（犠牲層）
　９０　マスク

Claims (6)

  1. 　リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、
    　前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、
    　前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、
    　前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、
    を含み、
    　前記薄膜形成工程は、
    　前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、
    　前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、
    を含み、
    　前記除去溶液槽には、プラスのゼータ電位を有する吸着カラムが設けられており、前記除去工程では、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜を前記吸着カラムに吸着させる、または、
    　前記リンス槽には、プラスのゼータ電位を有する吸着カラムが設けられており、前記リンス工程では、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜を前記吸着カラムに吸着させる、
    素子の製造方法。
  2. 　リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、
    　前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、
    　前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、
    　前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、
    を含み、
    　前記薄膜形成工程は、
    　前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、
    　前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、
    を含み、
    　前記除去溶液槽には、物体が浮遊または沈殿しており、前記除去工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる、または、
    　前記リンス槽には、物体が浮遊または沈殿しており、前記リンス工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる、
    素子の製造方法。
  3. 　前記物体は、除去溶液に耐性を有し、球状をなす、請求項２に記載の素子の製造方法。
  4. 　前記除去工程では、除去溶液を対流させる、または、
    　前記リンス工程では、リンス溶液を対流させる、
    請求項２または３に記載の素子の製造方法。
  5. 　リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、
    　前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、
    　前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、
    　前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、
    を含み、
    　前記薄膜形成工程は、
    　前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、
    　前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、
    を含み、
    　前記除去溶液槽の水面が、隔壁によって２つに仕切られており、前記除去工程では、前記基板を取り出す側の前記除去溶液槽の水面が、前記リフトオフ層を除去する側の前記除去溶液槽の水面と異なる、または、
    　前記リンス槽の水面は、隔壁によって２つに仕切られており、前記リンス工程では、前記基板を取り出す側の前記リンス槽の水面が、前記基板を投入する側の前記リンス槽の水面と異なる、
    素子の製造方法。
  6. 　前記素子は、バックコンタクト型の太陽電池である、請求項１～５のいずれか１項に記載の素子の製造方法。
PCT/JP2020/016964 2019-05-15 2020-04-17 素子の製造方法 WO2020230529A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021519322A JP7241173B2 (ja) 2019-05-15 2020-04-17 素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019092215 2019-05-15
JP2019-092215 2019-05-15

Publications (1)

Publication Number Publication Date
WO2020230529A1 true WO2020230529A1 (ja) 2020-11-19

Family

ID=73289957

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/016964 WO2020230529A1 (ja) 2019-05-15 2020-04-17 素子の製造方法

Country Status (2)

Country Link
JP (1) JP7241173B2 (ja)
WO (1) WO2020230529A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021527A (ja) * 1983-07-15 1985-02-02 Sanyo Electric Co Ltd パタ−ンのリフトオフ形成方法
JPS6432636A (en) * 1987-07-29 1989-02-02 Matsushita Electronics Corp Wet etching device
JPH04342131A (ja) * 1991-05-17 1992-11-27 Nec Corp ウェハー洗浄装置
JPH104093A (ja) * 1996-06-17 1998-01-06 Mitsubishi Electric Corp 配線の形成方法
JPH10163149A (ja) * 1996-11-29 1998-06-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2004055629A (ja) * 2002-07-17 2004-02-19 Nec Kansai Ltd レジスト除去方法及び装置
JP2005311023A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 薬液処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021527A (ja) * 1983-07-15 1985-02-02 Sanyo Electric Co Ltd パタ−ンのリフトオフ形成方法
JPS6432636A (en) * 1987-07-29 1989-02-02 Matsushita Electronics Corp Wet etching device
JPH04342131A (ja) * 1991-05-17 1992-11-27 Nec Corp ウェハー洗浄装置
JPH104093A (ja) * 1996-06-17 1998-01-06 Mitsubishi Electric Corp 配線の形成方法
JPH10163149A (ja) * 1996-11-29 1998-06-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2004055629A (ja) * 2002-07-17 2004-02-19 Nec Kansai Ltd レジスト除去方法及び装置
JP2005311023A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 薬液処理装置

Also Published As

Publication number Publication date
JPWO2020230529A1 (ja) 2021-12-23
JP7241173B2 (ja) 2023-03-16

Similar Documents

Publication Publication Date Title
US20130133729A1 (en) Solar cell and manufacturing method thereof
JP7101264B2 (ja) 太陽電池の製造方法
WO2020230529A1 (ja) 素子の製造方法
JP7053892B2 (ja) 太陽電池の製造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
JP2013168605A (ja) 太陽電池の製造方法
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
JP7146786B2 (ja) 太陽電池の製造方法、太陽電池および太陽電池モジュール
WO2020217999A1 (ja) 太陽電池の製造方法および太陽電池
JP7274899B2 (ja) 太陽電池の製造方法
JP7459059B2 (ja) 太陽電池の製造方法および太陽電池
WO2020195324A1 (ja) 太陽電池の製造方法
WO2015145886A1 (ja) 電極パターンの形成方法及び太陽電池の製造方法
WO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
WO2017203751A1 (ja) 太陽電池及びその製造方法、並びに太陽電池パネル
WO2021124991A1 (ja) 太陽電池の製造方法
JP7506593B2 (ja) 太陽電池の製造方法
CN113632245B (zh) 太阳能电池的制造方法
WO2012132616A1 (ja) 光電変換素子の製造方法
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
JP5957102B2 (ja) 太陽電池の製造方法
JP2022098248A (ja) 太陽電池の製造方法、および製膜方法
JP2023111632A (ja) 太陽電池の製造方法および太陽電池
JP2022098247A (ja) 太陽電池の製造方法
JP2022130823A (ja) 太陽電池および太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20805758

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021519322

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20805758

Country of ref document: EP

Kind code of ref document: A1