JP7241173B2 - 素子の製造方法 - Google Patents

素子の製造方法 Download PDF

Info

Publication number
JP7241173B2
JP7241173B2 JP2021519322A JP2021519322A JP7241173B2 JP 7241173 B2 JP7241173 B2 JP 7241173B2 JP 2021519322 A JP2021519322 A JP 2021519322A JP 2021519322 A JP2021519322 A JP 2021519322A JP 7241173 B2 JP7241173 B2 JP 7241173B2
Authority
JP
Japan
Prior art keywords
layer
lift
thin film
semiconductor layer
material film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021519322A
Other languages
English (en)
Other versions
JPWO2020230529A1 (ja
Inventor
将志 日野
崇 口山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2020230529A1 publication Critical patent/JPWO2020230529A1/ja
Application granted granted Critical
Publication of JP7241173B2 publication Critical patent/JP7241173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Description

本発明は、半導体素子等の素子の製造方法に関する。
特許文献1には、リフトオフ法を用いて、半導体基板の裏面の一部に、パターン化された導電型半導体層(薄膜)を形成したバックコンタクト型の太陽電池(素子)の製造方法が記載されている。これにより、例えばフォトリソグラフィ技術を用いたエッチング法を用いて導電型半導体層をパターニングする方法と比較して、導電型半導体層のパターニングのプロセスの簡略化を図ることができる。
特開2014-75526号公報
リフトオフ法では、リフトオフ層を効率よく剥離する必要があり、大量生産する場合は、カセットを用いて複数の半導体基板を同時に処理する必要がある。このような場合、例えば隣り合う半導体基板において、一方の半導体基板の裏面側で剥離(リフトオフ)されたリフトオフ層が、他方の半導体基板の受光面側に再付着してしまうという問題がある。リフトオフされたリフトオフ層が太陽電池の受光面側に再付着すると、その後の受光面側の保護層形成において保護層にピンホールが生じ、太陽電池の性能が低下してしまう。また、太陽電池の受光面側の美観が損なわれてしまう。
本発明は、リフトオフ法を用いても、素子の性能低下および素子の美観が損なわれることを抑制する素子の製造方法を提供することを目的とする。
本発明に係る素子の製造方法は、リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、を含み、前記薄膜形成工程は、前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、を含み、前記除去溶液槽の水面が、隔壁によって2つに仕切られており、前記除去工程では、前記基板を取り出す側の前記除去溶液槽の水面が、前記リフトオフ層を除去する側の前記除去溶液槽の水面と異なる、または、前記リンス槽の水面は、隔壁によって2つに仕切られており、前記リンス工程では、前記基板を取り出す側の前記リンス槽の水面が、前記基板を投入する側の前記リンス槽の水面と異なる。
本発明に係る別の素子の製造方法は、リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、を含み、前記薄膜形成工程は、前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、を含み、前記除去溶液槽には、物体が浮遊または沈殿しており、前記除去工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる、または、前記リンス槽には、物体が浮遊または沈殿しており、前記リンス工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる。
本発明に係る更に別の素子の製造方法は、リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、を含み、前記薄膜形成工程は、前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、を含み、前記除去溶液槽には、プラスのゼータ電位を有する吸着カラムが設けられており、前記除去工程では、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜を前記吸着カラムに吸着させる、または、前記リンス槽には、プラスのゼータ電位を有する吸着カラムが設けられており、前記リンス工程では、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜を前記吸着カラムに吸着させる。
本発明によれば、リフトオフ法を用いても、素子の性能低下および素子の美観が損なわれることを抑制することができる。
本実施形態に係る太陽電池(素子)を裏面側からみた図である。 図1の太陽電池(素子)におけるII-II線断面図である。 本実施形態に係る太陽電池(素子)の製造方法における第1半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池(素子)の製造方法におけるリフトオフ層形成工程および第1半導体層形成工程を示す図である。 本実施形態に係る太陽電池(素子)の製造方法におけるリフトオフ層形成工程および第1半導体層形成工程を示す図である。 本実施形態に係る太陽電池(素子)の製造方法におけるリフトオフ層形成工程および第1半導体層形成工程を示す図である。 本実施形態に係る太陽電池(素子)の製造方法における第2半導体層材料膜形成工程(薄膜材料膜形成工程)を示す図である。 本実施形態に係る太陽電池(素子)の製造方法における第2半導体層形成工程(薄膜形成工程)を示す図である。 本実施形態に係る太陽電池(素子)の製造方法における保護層形成工程を示す図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第1実施形態に係る第2半導体層形成工程(薄膜形成工程)における除去工程を説明するための図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第1実施形態に係る第2半導体層形成工程(薄膜形成工程)における除去工程を説明するための図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第1実施形態に係る第2半導体層形成工程(薄膜形成工程)における除去工程を説明するための図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第1実施形態に係る第2半導体層形成工程(薄膜形成工程)におけるリンス工程を説明するための図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第1実施形態に係る第2半導体層形成工程(薄膜形成工程)におけるリンス工程を説明するための図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第2実施形態に係る第2半導体層形成工程(薄膜形成工程)における除去工程またはリンス工程を説明するための図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第2実施形態に係る第2半導体層形成工程(薄膜形成工程)における除去工程またはリンス工程を説明するための図である。 図3Fに示す第2半導体層形成工程(薄膜形成工程)であって、第3実施形態に係る第2半導体層形成工程(薄膜形成工程)における除去工程またはリンス工程を説明するための図である。
以下、添付の図面を参照して本発明の実施形態の素子の製造方法の一例として太陽電池の製造方法について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
(太陽電池)
図1は、本実施形態に係る太陽電池(素子)を裏面側からみた図である。図1に示す太陽電池1は、バックコンタクト型の太陽電池である。太陽電池1は、2つの主面を備える半導体基板11を備え、半導体基板11の主面において第1領域7と第2領域8とを有する。
第1領域7は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部7fと、櫛歯の支持部に相当するバスバー部7bとを有する。バスバー部7bは、半導体基板11の一方の辺部に沿って第1方向(X方向)に延在し、フィンガー部7fは、バスバー部7bから、第1方向(X方向)に交差する第2方向(Y方向)に延在する。
同様に、第2領域8は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部8fと、櫛歯の支持部に相当するバスバー部8bとを有する。バスバー部8bは、半導体基板11の一方の辺部に対向する他方の辺部に沿って第1方向(X方向)に延在し、フィンガー部8fは、バスバー部8bから、第2方向(Y方向)に延在する。
フィンガー部7fとフィンガー部8fとは、第1方向(X方向)に交互に設けられている。
なお、第1領域7および第2領域8は、ストライプ状に形成されてもよい。
図2は、図1の太陽電池(素子)におけるII-II線断面図である。図2に示すように、太陽電池1は、半導体基板11と、半導体基板11の主面のうちの受光面側に順に積層された真性半導体層13および保護層15を備える。また、太陽電池1は、半導体基板11の主面のうちの裏面側の一部(第1領域7)に順に積層された真性半導体層23、第1導電型半導体層25および第1電極層27を備える。また、太陽電池1は、半導体基板11の裏面側の他の一部(第2領域8)に順に積層された真性半導体層33、第2導電型半導体層35および第2電極層37を備える。
半導体基板11は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板11は、例えば結晶シリコン材料にn型ドーパントがドープされたn型の半導体基板である。n型ドーパントとしては、例えばリン(P)が挙げられる。
半導体基板11は、受光面側からの入射光を吸収して光キャリア(電子および正孔)を生成する光電変換基板として機能する。
半導体基板11の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力(照度によらず安定した出力)が得られる。
真性半導体層13は、半導体基板11の受光面側に形成されている。真性半導体層23は、半導体基板11の裏面側の第1領域7に形成されている。真性半導体層33は、半導体基板11の裏面側の第2領域8に形成されている。真性半導体層13,23,33は、例えば真性(i型)アモルファスシリコンを主成分とする材料で形成される。
真性半導体層13,23,33は、いわゆるパッシベーション層として機能し、半導体基板11で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
保護層15は、半導体基板11の受光面側の真性半導体層13上に形成されている。保護層15は、入射光の反射を防止する反射防止層(光学調整層)として機能するとともに、半導体基板11の受光面側および真性半導体層13を保護する保護層として機能する。保護層15は、例えば酸化珪素(SiO)、窒化珪素(SiN)、または酸窒化珪素(SiON)のようなそれらの複合物等の絶縁体材料で形成される。
第1導電型半導体層25は、真性半導体層23上に、すなわち半導体基板11の裏面側の第1領域7に形成されている。第1導電型半導体層25は、例えばアモルファスシリコン材料で形成される。第1導電型半導体層25は、例えばアモルファスシリコン材料にp型ドーパントがドープされたp型の半導体層である。p型ドーパントとしては、例えばホウ素(B)が挙げられる。
第2導電型半導体層35は、真性半導体層33上に、すなわち半導体基板11の裏面側の第2領域8に形成されている。第2導電型半導体層35は、例えばアモルファスシリコン材料で形成される。第2導電型半導体層35は、例えばアモルファスシリコン材料にn型ドーパント(例えば、上述したリン(P))がドープされたn型半導体層である。
なお、第1導電型半導体層25がn型半導体層であり、第2導電型半導体層35がp型半導体層であってもよい。
また、半導体基板11は、結晶シリコン材料にp型ドーパント(例えば、上述したホウ素(B))がドープされたp型半導体基板であってもよい。
第1電極層27は、第1導電型半導体層25上に形成されており、第2電極層37は、第2導電型半導体層35上に形成されている。
第1電極層27および第2電極層37は、透明電極層と金属電極層とを含んでもよいし、金属電極層のみを含んでもよい。本実施形態では、第1電極層27は、第1導電型半導体層25上に順に積層された透明電極層28と金属電極層29とを有する。第2電極層37は、第2導電型半導体層35上に順に積層された透明電極層38と金属電極層39とを有する。
透明電極層28,38は、透明な導電性材料で形成される。透明導電性材料としては、ITO(Indium Tin Oxide:酸化インジウムおよび酸化スズの複合酸化物)、ZnO(Zinc Oxide:酸化亜鉛)が挙げられる。金属電極層29,39は、銀等の金属粉末を含有する導電性ペースト材料で形成される。
(太陽電池の製造方法)
次に、図3A~図3Gを参照して、図1および図2に示す本実施形態の太陽電池(素子)1の製造方法について説明する。図3Aは、本実施形態に係る太陽電池(素子)の製造方法における真性半導体層形成工程および第1半導体層材料膜形成工程を示す図であり、図3B~図3Dは、本実施形態に係る太陽電池(素子)の製造方法におけるリフトオフ層形成工程および第1半導体層形成工程を示す図である。図3Eは、本実施形態に係る太陽電池(素子)の製造方法における第2半導体層材料膜形成工程(薄膜材料膜形成工程)を示す図であり、図3Fは、本実施形態に係る太陽電池(素子)の製造方法における第2半導体層形成工程(薄膜形成工程)を示す図である。図3Gは、本実施形態に係る太陽電池の製造方法における保護層形成工程を示す図である。
まず、図3Aに示すように、例えばCVD法(化学気相堆積法)を用いて、半導体基板11の受光面側の全面に、真性半導体層13を積層(製膜)する(真性半導体層形成工程)。
また、例えばCVD法を用いて、半導体基板11の裏面側に、真性半導体層材料膜23Zおよび第1導電型半導体層材料膜25Zを順に積層(製膜)する(第1半導体層材料膜形成工程)。
次に、例えばCVD法を用いて、半導体基板11の裏面側の全面に、具体的には第1導電型半導体層材料膜25Z上の全面に、リフトオフ層(犠牲層)40を積層(製膜)する。
リフトオフ層40は、酸化珪素(SiO)、窒化珪素(SiN)、または酸窒化珪素(SiON)のようなそれらの複合物等の材料で形成される。
次に、図3B~図3Dに示すように、例えばレジスト90を用いて、半導体基板11の裏面側において、第2領域8における真性半導体層材料膜23Z、第1導電型半導体層材料膜25Zおよびリフトオフ層40を除去することにより、第1領域7に、パターン化された真性半導体層23、第1導電型半導体層25およびリフトオフ層40を形成する(リフトオフ層形成工程および第1半導体層形成工程)。
具体的には、フォトリソグラフィ法を用いて、半導体基板11の両面側の全面にフォトレジストを塗布した後に、マスクを用いて裏面側の第2領域8におけるフォトレジストを露光および現像して除去する。これにより、図3Bに示すように、半導体基板11の裏面側の第1領域7および受光面側の全面を覆うレジスト90を形成する。
その後、図3Cに示すように、レジスト90をマスクとして、第2領域8におけるリフトオフ層40、第1導電型半導体層材料膜25Zおよび真性半導体層材料膜23Zをエッチングすることにより、第1領域7に、パターン化された真性半導体層23、第1導電型半導体層25およびリフトオフ層40を形成する。リフトオフ層40、第1導電型半導体層材料膜25Zおよび真性半導体層材料膜13Zに対するエッチング溶液としては、例えばフッ酸と硝酸との混合液等の酸性溶液が用いられる。
その後、図3Dに示すように、レジスト90を除去する。レジスト90に対するエッチング溶液としては、アセトンなどの有機溶剤が用いられる。
次に、図3Eに示すように、例えばCVD法を用いて、半導体基板11の裏面側の全面に、具体的には第1領域7におけるリフトオフ層40上および第2領域8に、真性半導体層材料膜(薄膜材料膜)33Zおよび第2導電型半導体層材料膜(薄膜材料膜)35Zを順に積層(製膜)する(第2半導体層材料膜形成工程(薄膜材料膜形成工程))。
次に、図3Fに示すように、リフトオフ層(犠牲層)を用いたリフトオフ法を利用して、半導体基板11の裏面側において、第1領域7における真性半導体層材料膜(薄膜材料膜)33Zおよび第2導電型半導体層材料膜(薄膜材料膜)35Zを除去することにより、第2領域8に、パターン化された真性半導体層(薄膜)33および第2導電型半導体層(薄膜)35を形成する(第2半導体層形成工程(薄膜形成工程))。
具体的には、リフトオフ層40を除去することにより、リフトオフ層40上の真性半導体層材料膜(薄膜材料膜)33Zおよび第2導電型半導体層材料膜(薄膜材料膜)35Zを除去し、第2領域8に真性半導体層(薄膜)33および第2導電型半導体層(薄膜)35を形成する。リフトオフ層40の除去溶液としては、例えばフッ酸等の酸性溶液が用いられる。
次に、図3Gに示すように、例えばCVD法を用いて、半導体基板11の受光面側の真性半導体層13上の全面に、保護層15を積層(製膜)する(保護層形成工程)。
次に、半導体基板11の裏面側に、第1電極層27および第2電極層37を形成する(電極層形成工程)。
具体的には、例えばスパッタリング法等のPVD法(物理気相成長法)を用いて、半導体基板11の裏面側の全面に、透明電極層材料膜を積層(製膜)する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、パターン化された透明電極層28,38を形成する。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
その後、例えばパターン印刷法または塗布法を用いて、透明電極層28上に金属電極層29を形成し、透明電極層38の上に金属電極層39を形成することにより、第1電極層27および第2電極層37を形成する。
以上の工程により、図1および図2に示す本実施形態のバックコンタクト型の太陽電池1が完成する。
以上説明したように、本実施形態の太陽電池の製造方法によれば、第2半導体層形成工程において、リフトオフ層(犠牲層)を用いたリフトオフ法を利用して第2導電型半導体層35のパターニングを行うので、太陽電池の製造プロセスの簡略化、短縮化、低コスト化が可能となる。
ここで、リフトオフ法では、リフトオフ層を効率よく剥離する必要があり、大量生産する場合は、カセットを用いて複数の半導体基板を同時に処理する必要がある。このような場合、例えば隣り合う半導体基板において、一方の半導体基板の裏面側で剥離(リフトオフ)されたリフトオフ層が、他方の半導体基板の受光面側に再付着してしまうという問題がある。リフトオフされたリフトオフ層が太陽電池の受光面に再付着すると、その後の受光面側の保護層形成において保護層にピンホールが生じ、太陽電池の性能および信頼性が低下してしまう。また、太陽電池の受光面側の美観が損なわれてしまう。
この点に関し、本実施形態では、第2半導体層形成工程(薄膜形成工程)は、以下に示す除去工程とリンス工程とを含む。除去工程では、半導体基板を、リフトオフ層を除去する除去溶液槽に投入してリフトオフ層を除去する。除去溶液(除去溶液槽)としては、上述したように、例えばフッ酸または塩酸等の酸性溶液(酸性溶液槽)が用いられる。リンス工程では、半導体基板をリンス槽に投入して半導体基板の表面をリンスする。リンス溶液(リンス槽)としては、水(HO)を主成分とする溶液(槽)が用いられる。
以下では、第2半導体層形成工程(薄膜形成工程)における除去工程およびリンス工程として、3つの実施形態について説明する。
<第1実施形態の第2半導体層形成工程(薄膜形成工程)>
<<除去工程>>
除去工程において、図4A~図4Cに示すように、除去溶液槽の水面が、隔壁によって2つに仕切られている。除去工程では、半導体基板を取り出す側の除去溶液槽の水面(図4A~図4Cの左側)が、リフトオフ層を除去する側の除去溶液槽の水面(図4A~図4Cの右側)と異なる。なお、半導体基板を投入する側の除去溶液槽の水面は、どちらでもよい。
例えば、図4Aに示すように、除去溶液槽における隔壁の左側の水面から、半導体基板を除去溶液槽に投入する。その後、図4Bに示すように、半導体基板を、隔壁の下を通して、除去溶液槽における隔壁の右側に配置させ、リフトオフ層の除去を行う。なお、半導体基板は、除去溶液槽における隔壁の右側の水面から除去溶液槽に投入されてもよい。
リフトオフ層の除去後、図4Cに示すように、半導体基板を、隔壁の下を通して、除去溶液槽における隔壁の左側に移動させ、除去溶液槽における隔壁の左側の水面から半導体基板を取り出す。
これによれば、除去(剥離)されたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)は、除去溶液槽におけるリフトオフ層除去側の水面(図4A~図4Cの右側)に留まり、隔壁を介して、除去溶液槽における半導体基板取出側の水面(図4A~図4Cの左側)に侵入することが防止される。
そのため、除去工程において、除去溶液槽から半導体基板を取り出す際に、除去(剥離)されたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)が、半導体基板の表面(特に、受光面側)に再付着することを抑制することができる。
これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
したがって、本実施形態の太陽電池(素子)の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池(素子)の性能低下、信頼性低下、および太陽電池(素子)の美観が損なわれることを抑制することができる。
<<リンス工程>>
或いは、リンス工程において、図5Aおよび図5Bに示すように、リンス槽の水面は、隔壁によって2つに仕切られている。リンス工程では、半導体基板を取り出す側のリンス槽の水面(図5Aおよび図5Bの右側)が、半導体基板を投入する側のリンス槽の水面(図5Aおよび図5Bの左側)と異なる。
例えば、図5Aに示すように、リンス槽における隔壁の左側の水面から、半導体基板をリンス槽に投入する。その後、図5Bに示すように、半導体基板を、隔壁の下を通して、リンス槽における隔壁の右側に移動させ、リンス槽における隔壁の右側の水面から半導体基板を取り出す。
これによれば、除去工程において除去(剥離)されたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)が除去溶液槽からリンス槽へ持ち込まれる場合に、持ち込まれたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)は、リンス槽における半導体基板投入側の水面(図5Aおよび図5Bの左側)に留まり、隔壁を介して、リンス槽における半導体基板取出側の水面(図5Aおよび図5Bの右側)に侵入することが防止される。
そのため、リンス工程において、リンス槽から半導体基板を取り出す際に、持ち込まれたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)が、半導体基板の表面(特に、受光面側)に再付着することを抑制することができる。
これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
したがって、本実施形態の太陽電池(素子)の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池(素子)の性能低下、信頼性低下、および太陽電池(素子)の美観が損なわれることを抑制することができる。
<第2実施形態の第2半導体層形成工程(薄膜形成工程)>
<<除去工程>>
除去工程において、図6Aに示すように、除去溶液槽には、物体が浮遊または沈殿しており、除去したリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)を、物体に付着させる。
物体は、除去溶液に耐性を有し、球状をなしていてもよい。物体が球状であると、表面積が大きくなり剥離片を多く付着させることができるという利点がある。
また、図6Bに示すように、除去溶液を対流させてもよい。これにより、除去したリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)を、例えば除去溶液槽の周縁部に集めることができる。
これによれば、第1実施形態と同様に、除去工程において、除去溶液槽から半導体基板を取り出す際に、除去(剥離)されたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)が、半導体基板の表面(特に、受光面側)に再付着することを抑制することができる。
これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
したがって、本実施形態の太陽電池(素子)の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池(素子)の性能低下、信頼性低下、および太陽電池(素子)の美観が損なわれることを抑制することができる。
<<リンス工程>>
或いは、リンス工程において、図6Aに示すように、リンス槽には、物体が浮遊または沈殿しており、除去したリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)を、物体に付着させる。
また、図6Bに示すように、リンス溶液を対流させてもよい。これにより、除去したリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)を、例えば除去溶液槽の周縁部に集めることができる。
これによれば、第1実施形態と同様に、リンス工程において、リンス槽から半導体基板を取り出す際に、持ち込まれたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)が、半導体基板の表面(特に、受光面側)に再付着することを抑制することができる。
これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
したがって、本実施形態の太陽電池(素子)の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池(素子)の性能低下、信頼性低下、および太陽電池(素子)の美観が損なわれることを抑制することができる。
<第3実施形態の第2半導体層形成工程(薄膜形成工程)>
<<除去工程>>
除去工程において、図7に示すように、除去溶液槽の内壁近傍には、プラスのゼータ電位を有する吸着カラムが設けられており、マイナスに帯電している除去したリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)を、吸着カラムに吸着させる。
ここで、本願発明者(ら)は、エッチング溶液(除去溶液)のpH値が極めて低くなると、水素イオンの影響により(例えば、剥離片の表面に水素イオンが付着すると考えられる)、剥離片がプラスに帯電する可能性があるとの知見を得ている。このような場合は、エッチング溶液(除去溶液)に界面活性剤またはキレート剤などの添加剤を微量添加してもよい。これにより、エッチング溶液(除去溶液)中の剥離片の電位を調整し、剥離片をマイナスに帯電させることができる。なお、エッチング溶液(除去溶液)に、界面活性剤またはキレート剤などの添加剤を微量添加すると、剥離片が凝集する可能性があるが、凝集した剥離片は沈殿する。
これによれば、第1実施形態と同様に、除去工程において、除去溶液槽から半導体基板を取り出す際に、除去(剥離)されたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)が、半導体基板の表面(特に、受光側)に再付着することを抑制することができる。
これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
したがって、本実施形態の太陽電池(素子)の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池(素子)の性能低下、信頼性低下、および太陽電池(素子)の美観が損なわれることを抑制することができる。
<<リンス工程>>
或いは、リンス工程において、図7に示すように、リンス槽の内壁近傍には、プラスのゼータ電位を有する吸着カラムが設けられており、マイナスに帯電している除去したリフトオフ層または薄膜の材料膜(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)を、吸着カラムに吸着させる。
この場合にも、上述したように、リンス溶液に、界面活性剤またはキレート剤などの添加剤を微量添加してもよい。これにより、リンス溶液中の剥離片の電位を調整し、剥離片をマイナスに帯電させることができる。
これによれば、第1実施形態と同様に、リンス工程において、リンス槽から半導体基板を取り出す際に、持ち込まれたリフトオフ層(または、真性半導体層材料膜(薄膜材料膜)33Z、第2導電型半導体層材料膜(薄膜材料膜)35Z)(剥離片)が、半導体基板の表面(特に、受光面側)に再付着することを抑制することができる。
これにより、その後の受光面側の保護層形成において保護層にピンホールが生じることを抑制することができる。
したがって、本実施形態の太陽電池(素子)の製造方法によれば、リフトオフ法を利用して製造プロセスの簡略化を行っても、太陽電池(素子)の性能低下、信頼性低下、および太陽電池(素子)の美観が損なわれることを抑制することができる。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、上述した実施形態では、リフトオフ法を用いて、半導体基板の裏面に、パターン化された第2導電型半導体層(薄膜)を形成したバックコンタクト型の太陽電池(素子)の製造方法について説明した。しかし、本発明の特徴はこれに限定されず、リフトオフ法を用いて、半導体基板の主面の一部に、パターン化された半導体層、パターン化された透明電極層(TCO)、またはパターン化された金属電極層を形成する種々の太陽電池の製造方法にも適用可能である。更には、本発明の特徴は、リフトオフ法を用いて、種々の基板の主面の一部に、パターン化された種々の薄膜を形成する種々の素子の製造方法にも適用可能である。
1 太陽電池
7 第1領域
7b,8b バスバー部
7f,8f フィンガー部
8 第2領域
11 半導体基板
13 真性半導体層
15 保護層
23 真性半導体層
23Z 真性半導体層材料膜
25 第1導電型半導体層
25Z 第1導電型半導体層材料膜
27 第1電極層
28,38 透明電極層
29,39 金属電極層
33 真性半導体層
33Z 真性半導体層材料膜
35 第2導電型半導体層
35Z 第2導電型半導体層材料膜
37 第2電極層
40 リフトオフ層(犠牲層)
90 マスク

Claims (4)

  1. リフトオフ法を用いて、基板の主面の一部に、パターン化された薄膜を形成した素子の製造方法であって、
    前記基板の主面の他の一部に、リフトオフ層を形成するリフトオフ層形成工程と、
    前記基板の前記他の一部における前記リフトオフ層の上および前記基板の前記一部に、前記薄膜の材料膜を形成する薄膜材料膜形成工程と、
    前記リフトオフ層を除去することにより、前記基板の前記他の一部における前記薄膜の材料膜を除去し、前記基板の前記一部に、パターン化された前記薄膜を形成する薄膜形成工程と、
    を含み、
    前記薄膜形成工程は、
    前記基板を、前記リフトオフ層を除去する除去溶液槽に投入して前記リフトオフ層を除去する除去工程と、
    前記基板をリンス槽に投入して前記基板の表面をリンスするリンス工程と、
    を含み、
    前記除去溶液槽には、物体が浮遊または沈殿しており、前記除去工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる、または、
    前記リンス槽には、物体が浮遊または沈殿しており、前記リンス工程では、除去したリフトオフ層または薄膜の材料膜を前記物体に付着させる、
    素子の製造方法。
  2. 前記物体は、除去溶液に耐性を有し、球状をなす、請求項に記載の素子の製造方法。
  3. 前記除去工程では、除去溶液を対流させる、または、
    前記リンス工程では、リンス溶液を対流させる、
    請求項またはに記載の素子の製造方法。
  4. 前記素子は、バックコンタクト型の太陽電池である、請求項1~のいずれか1項に記載の素子の製造方法。
JP2021519322A 2019-05-15 2020-04-17 素子の製造方法 Active JP7241173B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019092215 2019-05-15
JP2019092215 2019-05-15
PCT/JP2020/016964 WO2020230529A1 (ja) 2019-05-15 2020-04-17 素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020230529A1 JPWO2020230529A1 (ja) 2021-12-23
JP7241173B2 true JP7241173B2 (ja) 2023-03-16

Family

ID=73289957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021519322A Active JP7241173B2 (ja) 2019-05-15 2020-04-17 素子の製造方法

Country Status (2)

Country Link
JP (1) JP7241173B2 (ja)
WO (1) WO2020230529A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055629A (ja) 2002-07-17 2004-02-19 Nec Kansai Ltd レジスト除去方法及び装置
JP2005311023A (ja) 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 薬液処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021527A (ja) * 1983-07-15 1985-02-02 Sanyo Electric Co Ltd パタ−ンのリフトオフ形成方法
JPS6432636A (en) * 1987-07-29 1989-02-02 Matsushita Electronics Corp Wet etching device
JPH04342131A (ja) * 1991-05-17 1992-11-27 Nec Corp ウェハー洗浄装置
JP3490571B2 (ja) * 1996-06-17 2004-01-26 三菱電機株式会社 配線の形成方法
JPH10163149A (ja) * 1996-11-29 1998-06-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055629A (ja) 2002-07-17 2004-02-19 Nec Kansai Ltd レジスト除去方法及び装置
JP2005311023A (ja) 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 薬液処理装置

Also Published As

Publication number Publication date
WO2020230529A1 (ja) 2020-11-19
JPWO2020230529A1 (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
US20130133729A1 (en) Solar cell and manufacturing method thereof
US20100218821A1 (en) Solar cell and method for manufacturing the same
JP2014053459A (ja) 光電変換素子の製造方法
JP7241173B2 (ja) 素子の製造方法
JP2014072209A (ja) 光電変換素子および光電変換素子の製造方法
JP7202456B2 (ja) 太陽電池および太陽電池の製造方法
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
CN114365294B (zh) 太阳能电池和太阳能电池的制造方法
JP2013168605A (ja) 太陽電池の製造方法
US20130127005A1 (en) Photovoltaic device and method of manufacturing the same
JP7458834B2 (ja) 太陽電池および太陽電池の製造方法
WO2020149128A1 (ja) 太陽電池の製造方法
JP7459059B2 (ja) 太陽電池の製造方法および太陽電池
JP7190555B2 (ja) 太陽電池の製造方法
JP7169440B2 (ja) 太陽電池の製造方法および太陽電池
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
CN113632245B (zh) 太阳能电池的制造方法
TWI605603B (zh) 半導體基板
WO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
TW201924081A (zh) 太陽電池之製造方法、太陽電池及太陽電池模組
JP5957102B2 (ja) 太陽電池の製造方法
WO2021124991A1 (ja) 太陽電池の製造方法
JP2022130823A (ja) 太陽電池および太陽電池の製造方法
TWI581447B (zh) 異質接面太陽能電池結構及其製作方法
WO2012132616A1 (ja) 光電変換素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7241173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150