JPS6021527A - パタ−ンのリフトオフ形成方法 - Google Patents

パタ−ンのリフトオフ形成方法

Info

Publication number
JPS6021527A
JPS6021527A JP12992083A JP12992083A JPS6021527A JP S6021527 A JPS6021527 A JP S6021527A JP 12992083 A JP12992083 A JP 12992083A JP 12992083 A JP12992083 A JP 12992083A JP S6021527 A JPS6021527 A JP S6021527A
Authority
JP
Japan
Prior art keywords
resist
substrate
container
pattern
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12992083A
Other languages
English (en)
Inventor
Akira Shirakawa
白川 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12992083A priority Critical patent/JPS6021527A/ja
Publication of JPS6021527A publication Critical patent/JPS6021527A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、半導体基板もしくはマスク基板(以下、本発
明に於いては単1こ基板と称す)上に微細な金属パター
ンを高精度に形成するのに適用されるパターンのリフト
オフ成形方法に関する。
幹)従来技術 半一体・集積回路#j年々微細化・高密度化され、微細
なパターンを精度良く形成する技術が不可欠となってい
る。特に微細線幅の金属パターンの形成においては、従
来のエツチング方法ではアンダーカットのために寸法精
度が劣化する4■が問題となって来た。そのためエツチ
ングに代るパターン形成技術として!J 71−オフ法
が注目されている。
以下にす7トオフ法の主な工程を記す。
(I)基板」〕にレジスト膜を形成する。
〔1〕レジスト膜に、紫外線・荷電ビーム等でパターン
を露光する。
(1)L’Qスト膜を現像してレジストパターンを得る
(ff)レジストバター・ン全面に金属膜を堆積させる
(V)レジストを剥離すると同時1こレジスト膜上に堆
積した金属膜も持ち去り、レジストで覆われていない部
分Iこ金属膜パターンを残す。
(Vl)最終的に最初のレジストパターンと反転した金
属パターンが基板上に形成される。
この方法は、エツチングによるアンダーカットも無く、
レジストと基板の密着性・レジストのエツチング耐性等
に影響されないため、X線・市、子ビームなどあらゆる
寂光方法に適用可能でちゃ、金属パターンの微細化傾向
に応じてまずます適用範囲が広まるものと予想される。
ところが、このリフトオフ法においては、レジスト剥離
時に持ち去られたレジスト上の金属膜が基板に再付着す
る場合が多く、この再付着した金属膜は容易に除去出来
ないなめ、デバイスに対する欠陥となってしまう慣れが
あった。
(ハ)発明の目的 本発明は、このような問題点に鑑みて為されたものであ
って、レジスト剥離時に持ち去られた金属膜が基板に再
付着する事なく、金属パターンを形成するリフトオフ法
を提供する事を目的としている。
←)発明の構成 本発明は、密閉容器1月こ金属膜堆積後の基板をパター
ンを上にして保持し、容器下面又は側面よシレジスト剥
離液を導入し容器上面へ排出させてレジスト剥離を行う
事により、持ち去られた金属膜を基板に回付Mlする串
なく、レジスト剥離液と共に排出するものである (1()実施例 第1図〜第5図は4:発明に依るリフトオフ工程を11
@に示している。第1図において、半導体もしくけマス
ク基板(1)上にレジスト膜(2)を形成し、紫外線・
荷電ビーム< 、P > < P > (P >により
パターンを躇光する。続いてレジストを現像する事によ
りレジストパターン(2r(2r(21′を得る(第2
図)。
レジストパターン(2((21(2)′及び露出した基
板(1)全面に例えばアMミ;−ウムの如き金属膜(3
)・・・を堆積させる(第5図)。次に第4図に示す如
く、密閉容器(4)中に上記金属膜(3)・・・堆積後
の基板を保持し、容器側面の吸入II (411(al
lよりレジスト剥離液(5)を導入し、容器下面の排出
[1(@より排出させる。この時レジストパターン(2
((2r(2)′の剥離と同時にレジスト膜上に堆積し
た金属膜(3)も持ち去られ、レジスト剥離液(5)中
に剥離された金属膜(3)が浮遊する事はなくただちに
レジスト剥離液(5)と共に容器(4)上面より排出さ
れる。そして最終的にレジストパター ン(21’(2
1’(21’トti転t、7’e金属z(ター ン(3
ft3r(3)′カ形成される(第1灼。
次に具体例を記述する。
4インチ角ガラス基板(1)上にポジ型フオトレジス)
テ、ThルA Z −1550VシX )(21を約5
00OAの厚さに塗布し、90°Cで30分のベーク後
紫外線により5秒間のパターン露光を行った。AZ−3
51現像液によりレジストを現像し、得られたレジスト
パターン(2蝕+’+2+’及び露出基板(1)全面に
金属クロミウム膜(3)を堆積した。金属密閉容器(4
)中に基板を保持し、容器(4)側面よりレジスト剥離
液(5)であるアセトンを流速FM/分で導入し、容器
(4)上面より排出した。約6分でアセトンによるレジ
スト剥離を完了し、基板(1)を容器(4)よシ取り出
した。ガラス基板(1)上には金属クロミウムのパター
ン+涌3+fa+′が形成されており、クロミウム破片
(3)の基板(1)への再付随は皆無であった。
以上の説明に於いて目、レジスト剥離液(5)は、容器
(4)側面から導入され、容器(4)上面より導出され
る実施例を示したが、容器(4)下面に吸入口を設け、
レジスト剥離液(5)をこの下面の吸入口から導入する
事もできる。
(へ)発明の効果 本発明のパターンのリフトオフ形成方法は以上の説明か
ら明らかな如く、レジスト剥離の際、剥離液を基板が保
持された密閉容器から外部に排出させているので、剥離
された金属膜が基板に再付着する事なく金属パターンを
形成する事ができる。
従って、微細な金属パターンを高精度に、しかも無欠陥
で形成する事が可能となる。
【図面の簡単な説明】
第1図〜第5図は本発明のパターンのりフトオフ形成方
法の一実施例を示す工程図である。 (1)・・・・・・基板、(2)・・・・・・レジスト
膜、(2)・・・・・・レジストパターン、 (31・
・・・・・金J[、ta)・・・・・・金属パターン。

Claims (1)

    【特許請求の範囲】
  1. 1)基板」二に塗布したレジスト膜にパターンを露光し
    、これを現像して得られるレジストパターン及びこれに
    依って露出した基板上に金属膜を一面に被着し、この状
    態の基板を密閉賽器中に金属膜を上にして保持し、該密
    閉宣器の下面方向又は側面方向からレジスト剥離液を導
    入し1ニーW而方向に該レジスト剥m液を導出する事!
    こ依って、上記レジスト膜上の金属膜部分を上記レジス
    ト剥Meと共に密閉容器外へ排出して、所望の残存金属
    パターンを得る事を特徴としたパターンのリフトオフ形
    成力法。
JP12992083A 1983-07-15 1983-07-15 パタ−ンのリフトオフ形成方法 Pending JPS6021527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12992083A JPS6021527A (ja) 1983-07-15 1983-07-15 パタ−ンのリフトオフ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12992083A JPS6021527A (ja) 1983-07-15 1983-07-15 パタ−ンのリフトオフ形成方法

Publications (1)

Publication Number Publication Date
JPS6021527A true JPS6021527A (ja) 1985-02-02

Family

ID=15021665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12992083A Pending JPS6021527A (ja) 1983-07-15 1983-07-15 パタ−ンのリフトオフ形成方法

Country Status (1)

Country Link
JP (1) JPS6021527A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020230529A1 (ja) * 2019-05-15 2020-11-19 株式会社カネカ 素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020230529A1 (ja) * 2019-05-15 2020-11-19 株式会社カネカ 素子の製造方法
JPWO2020230529A1 (ja) * 2019-05-15 2021-12-23 株式会社カネカ 素子の製造方法

Similar Documents

Publication Publication Date Title
US4174219A (en) Method of making a negative exposure mask
TWI226971B (en) Photomask blank and photomask
CN108735582A (zh) 一种光刻胶膜的制备方法
JPH03500227A (ja) 金属を引上げる低温処理方法
JPH035573B2 (ja)
US3986876A (en) Method for making a mask having a sloped relief
JPS6021527A (ja) パタ−ンのリフトオフ形成方法
JPS60117723A (ja) 微細パタ−ンの形成方法
JPS5898733A (ja) 現像装置
CN104407503B (zh) 曝光方法和半导体器件的制造方法
TWI310579B (en) Method for utilizing a dry film
JPS6013302B2 (ja) フオトレジストの処理方法
JPS6034015A (ja) パタ−ン形成方法
JP2500526B2 (ja) フォトマスクブランクおよびフォトマスク
JP2008244323A (ja) ステンシルマスク
JPH06230561A (ja) リソグラフィー用ペリクル膜の製造方法
JPS61267762A (ja) フォトマスクブランクとフォトマスクの製造方法
JP2003183811A (ja) メタルマスク、及び、その製造方法
JPS5837924A (ja) プラズマエッチング装置
JPH0551893B2 (ja)
JPS6218560A (ja) フオトマスクブランクとフオトマスク
JPH04324445A (ja) 露光用マスクおよびその製造方法
JPS63213343A (ja) 微細パタ−ンの形成方法
CN113380607A (zh) 一种晶圆曝光方法
JPS625241A (ja) フオトマスクの製造方法