JPH104093A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPH104093A
JPH104093A JP15584596A JP15584596A JPH104093A JP H104093 A JPH104093 A JP H104093A JP 15584596 A JP15584596 A JP 15584596A JP 15584596 A JP15584596 A JP 15584596A JP H104093 A JPH104093 A JP H104093A
Authority
JP
Japan
Prior art keywords
resist
wiring
metal
forming
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15584596A
Other languages
English (en)
Other versions
JP3490571B2 (ja
Inventor
Takahide Ishikawa
高英 石川
Kenji Hosoki
健治 細木
Masahiro Totsuka
正裕 戸塚
Yuuki Oku
友希 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15584596A priority Critical patent/JP3490571B2/ja
Publication of JPH104093A publication Critical patent/JPH104093A/ja
Application granted granted Critical
Publication of JP3490571B2 publication Critical patent/JP3490571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 有用な配線を傷つけることなく不要な金属片
を容易に除去することができ、信頼性の高い金属配線が
得られる配線の形成方法を提供する。 【解決手段】 半導体基板1上に、配線金属を配置する
部分が開口部となるようにレジスト2をパターン形成す
る。続いて、上記半導体基板1上の全面に、真空蒸着法
等により、膨張係数の異なる2つ以上の金属7、8から
なる多層構造の配線金属を形成する。次に、ウエハの主
表面が下向きになるようにレジスト除去剤9の中に浸漬
する。この時、レジスト除去剤9の温度は、室温より高
くもしくは低く設定しておく。このようにすることで、
不要な配線金属7b、8bがバイメタル効果により大き
く反り、有用な配線金属7a、8aを傷つけることなく
容易に剥がれる。なお、レジスト除去液9の温度は、高
温、低温、高温・・の温度サイクルをかけると、より高
い除去性が期待できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、配線の形成方
法、特にマイクロ波ICに適用される低ダメージの配線
形成方法に関するものである。
【0002】
【従来の技術】図6は、従来のマイクロ波ICに適用さ
れてきたリフトオフ方式の配線形成方法を示す図であ
る。図において、1は半導体基板、2はレジストパター
ン、3aは所望のパターンを形成する有用な配線金属、
3bは不要な配線金属、4はウエハ状の半導体基板、5
はレジスト除去剤をウエハに吹き付けるノズル、6は溶
剤溜めをそれぞれ示す。
【0003】従来のリフトオフ方式の配線形成方法を図
について説明する。まず、例えばGaAs基板等の半導
体基板1上に、配線金属を配置する部分が開口部となる
ようにレジスト2をパターン形成する(図6−a)。次
に、上記半導体基板1上の全面に、真空蒸着法等によ
り、配線金属3a、3bを形成する(図6−b)。次
に、上記半導体基板1を回転させながら、レジスト除去
剤を吹き付けることで、レジスト2および不要な配線金
属3bを吹き飛ばし除去する(図6−c、d)。この
時、不要な配線金属3bの金属片がウエハ上を走り、有
用な配線金属3aの表面を損傷してしまうことが知られ
ている(図6−e)。また、図7は従来の他のリフトオ
フ方式の配線形成方法を示す断面図である。配線金属を
配置する部分が開口部となるようにパターン形成された
レジスト2および配線金属3a、3bが形成された半導
体基板1を、図7に示すように、レジスト除去剤9の槽
に浸漬し、レジスト2を溶解することによりレジスト2
上に形成されている不要な配線金属3bを除去するもの
である。
【0004】
【発明が解決しようとする課題】このように、従来のリ
フトオフ方式の配線形成方法(図6)では、不要な配線
金属3b片を除去する際に有用な配線金属3aの表面に
傷がついてしまい、半導体回路としての信頼性を著しく
劣化させるという問題があった。また、ウエハをレジス
ト除去剤9に浸漬し、不要な配線金属3bの下部に形成
されているレジスト2を溶解し、同時に不要な配線金属
3bを除去する方法(図7)では、所望の配線金属3a
のパターン面積が小さい場合、レジスト除去剤9がレジ
スト2に十分に浸透できず、不要な配線金属3bが完全
に除去できなかったり、非常に時間がかかる等、リフト
オフ性が悪いという問題があった。
【0005】この発明は、上記のような問題点を解消す
るためになされたもので、有用な配線金属を傷つけるこ
となく不要な金属片を容易に除去でき、信頼性の高い金
属配線が得られる配線の形成方法を提供するものであ
る。
【0006】
【課題を解決するための手段】この発明に係わる配線の
形成方法は、半導体基板上に、配線を配置する部分が開
口部となるようにレジストをパターン形成する工程と、
半導体基板上の全面に、真空蒸着法等により膨張係数の
異なる2つ以上の金属からなる多層構造の配線金属を形
成する工程と、室温と異なる温度の液体状のレジスト除
去剤に、半導体基板を浸漬し、レジストを溶解するとと
もに不要な配線金属を除去する工程を含んで配線を形成
するものである。また、半導体基板上に、配線を配置す
る部分が開口部となるように第1のレジストをパターン
形成する工程と、第1のレジストにレジスト除去剤を浸
透させるための開口部を有する第2のレジストを、第1
のレジスト上にパターン形成する工程と、半導体基板上
の全面に、真空蒸着法等により配線金属を形成する工程
と、液体状のレジスト除去剤に半導体基板を浸漬し、レ
ジストを溶解するとともに不要な配線金属を除去する工
程を含んで配線を形成するものである。
【0007】また、配線金属は、膨張係数の異なる2つ
以上の金属からなる多層構造をとるものである。また、
配線金属は、Ti/Au/Moの多層構造をとるもので
ある。さらに、レジスト除去剤を、高温、低温、高温・
・・の温度サイクルのもとで用いるものである。また、
半導体基板は、表面を下向きにしてレジスト除去剤に浸
漬されるものである。また、レジスト除去剤は、槽の底
面より流出し外部経路を通って再び槽の上部へ流入する
ように循環されているものである。また、レジスト除去
剤をスターラ等で撹拌することにより揺動させるもので
ある。
【0008】また、半導体基板上に、配線を配置する部
分が開口部となるように第1のレジストをパターン形成
する工程と、半導体基板上の全面に、真空蒸着法等によ
り配線金属を形成する工程と、第2のレジストを半導体
基板全面に塗布する工程と、第2のレジストを酸素プラ
ズマエッチング等にてエッチバックし、不要な配線金属
を露出させる工程と、イオンミリングやウエットエッチ
ング等の金属エッチング法を用いて露出された不要な配
線金属をエッチングする工程と、第1および第2のレジ
ストを除去する工程を含んで配線を形成するものであ
る。
【0009】
【発明の実施の形態】
実施の形態1.図1は、本発明の実施の形態1である配
線の形成方法を示す断面図である。図において、1は半
導体基板、2はレジスト、7、8はそれぞれ膨張係数の
異なる金属であり、多層構造で配線を形成するものであ
る。なお、7a、8aは所望のパターンを形成する、有
用な配線金属、7b、8bは不要な配線金属をそれぞれ
示す。9はレジスト除去剤である。本実施の形態は、配
線金属を、膨張係数の異なる2つ以上の金属7、8から
なる多層構造とし、バイメタル効果により不要金属7
b、8bを容易に除去するものである。
【0010】次に、本実施の形態による配線の形成方法
を図について説明する。まず、例えばGaAs基板等の
半導体基板1上に、配線金属を配置する部分が開口部と
なるようにレジスト2をパターン形成する。続いて、上
記半導体基板上の全面に、真空蒸着法等により、配線金
属を形成する。この時、本実施の形態では、配線金属
を、膨張係数の異なる2つ以上の金属7、8からなる多
層構造とする。次に、ウエハの主表面が下向きになるよ
うにレジスト除去剤9の中に浸漬する(図1−a)。こ
の時、レジスト除去剤9の温度は、室温より高くもしく
は低く設定しておく。このようにすることで、不要な配
線金属7b、8bがバイメタル効果により大きく反り、
より容易に剥がれる(図1−b)。
【0011】配線金属を膨張係数の異なる金属からなる
多層構造とすることにより、不要な金属がバイメタル効
果により大きく反り、容易に剥がれるということは、実
験でも明らかになっている。以下に実験結果を開示す
る。配線金属はTi/Au/Moの3層構造とし、層の
厚さはそれぞれ50nm、2μm、50nmとした。ま
た、それぞれの金属の膨張係数は、Ti:8. 6×10
-6、Au:14. 2×10-6、Mo:4. 0×10-6
ある。このような多層構造の金属配線を、レジスト除去
剤である80℃のピロリドンに浸漬したところ、不要な
金属が非常に短時間で容易に剥離するという実験結果を
得た。
【0012】本実施の形態によれば、配線金属を、膨張
係数の異なる2つ以上の金属からなる多層構造とし、バ
イメタル効果により不要な金属を容易に除去することが
できるので、有用な配線金属に傷をつけることがなく、
信頼性の高い金属配線を形成することができる。なお、
本実施の形態においては、レジスト除去液9の温度を一
定に保つ必要はなく、高温、低温、高温・・の温度サイ
クルをかけると、より高い除去性が期待できる。
【0013】実施の形態2.上記実施の形態1の配線形
成方法において、レジスト除去剤9を下方または横方向
に揺動することにより、不要金属の除去をさらに効果的
に行うことができる。図2は、本発明の実施の形態2で
ある配線の形成方法を示す断面図である。図において、
10は不要金属7bおよび8bを回収するためのネッ
ト、11はレジスト除去剤9を循環させるためのポンプ
を示す。なお、図中同一、相当部分には同一符号を付
し、説明を省略する。
【0014】本実施の形態によれば、ポンプ11により
レジスト除去剤9を循環させ、槽の下方に向かう流れを
作ることで、不要な配線金属7b、8bをより容易に除
去することができる。不要な配線金属7b、8bは、レ
ジスト除去剤9により容易に剥離され下方に落ち、ネッ
ト10に回収される。ネット10を設置することによ
り、ポンプ11の損傷が少なく、寿命が長くなる。
【0015】実施の形態3.実施の形態3は、実施の形
態2の変形例であり、レジスト除去剤9を撹拌すること
により、不要金属7b、8bの除去をさらに効果的に行
うものである。図3は、本発明の実施の形態3である配
線の形成方法を示す断面図である。図において、12は
レジスト除去剤9を撹拌するためのスターラ(撹拌子)
である。なお、図中同一、相当部分には同一符号を付
し、説明を省略する。本実施の形態によれば、スターラ
12をレジスト除去剤9の容器の底に設置し、レジスト
除去剤9を撹拌することにより、不要な配線金属7b、
8bを揺動し、ウエハからの剥離をより容易に行うこと
ができる。
【0016】実施の形態4.図4は、本発明の実施の形
態4である配線の形成方法を示す断面図である。図にお
いて、1は半導体基板、7、8はそれぞれ膨張係数の異
なる金属であり、多層構造で配線を形成するものであ
る。なお、7a、8aは所望のパターンを形成する、有
用な配線金属、7b、8bは不要な配線金属をそれぞれ
示す。9はレジスト除去剤、16は第1のレジスト、1
7は第2のレジストを示す。本実施の形態では、実施の
形態1〜3に示した配線の形成方法において、所望する
配線パターンの面積が小さい場合にも、レジスト除去剤
9が第1のレジスト16に十分に浸透でき、不要な配線
金属7b、8bを容易に除去できる方法を提案するもの
である。
【0017】本実施の形態による配線の形成方法を図に
ついて説明する。まず、例えばGaAs基板等の半導体
基板1上に、配線金属を配置する部分が開口部となるよ
うに第1のレジスト16をパターン形成する(図4−
a)。続いて、第1のレジスト16上に第2のレジスト
17を形成する。この時、第1のレジスト16で開口部
とした箇所に加えて他の第1のレジスト16上の領域に
も開口部を有するようにパターン形成をする(図4−
b)。上記半導体基板1上の全面に、真空蒸着法等によ
り、配線金属7a、7bおよび8a、8bを形成する
(図4−c)。次に、ウエハの主表面が下向きになるよ
うにレジスト除去剤9の中に浸漬すると、形成された各
開口部よりレジスト除去剤9が浸透し、容易にレジスト
16、17を溶解せしめ、不要な配線金属7b、8bを
除去することができる(図4−d、e)。
【0018】本実施の形態によれば、配線を所望する箇
所を開口部とする第1のレジスト16上に、レジスト除
去剤9を浸透させるための数個の開口部を有する第2の
レジスト17を設けたので、所望する配線パターンの面
積が小さい場合にも、レジスト除去剤9が十分に浸透で
き、不要な配線金属7b、8bを容易に除去することが
可能である。
【0019】実施の形態5.図5は、本発明の実施の形
態5である配線の形成方法を示す断面図である。図にお
いて、1は半導体基板、13は第1のレジスト、14a
は所望のパターンを形成する、有用な配線金属、14b
は不要な配線金属、15は第2のレジストをそれぞれ示
す。本実施の形態では、有用な配線金属14aを第2の
レジスト15により保護しながら、不要な配線金属14
bを、レジストエッチバックプロセスとメタルエッチン
グを組み合わせることにより、除去する方法を提案する
ものである。
【0020】本実施の形態による配線の形成方法を図に
ついて説明する。まず、例えばGaAs基板等の半導体
基板1上に、配線金属を配置する部分が開口部となるよ
うに第1のレジスト13をパターン形成する。続いて、
上記半導体基板1上の全面に、真空蒸着法等により、配
線金属14aおよび14bを形成する(図5−a)。次
に、第2のレジスト15を基板全面に塗布する(図5−
b)。引き続き、この第2のレジスト15を酸素プラズ
マエッチングにてエッチバックし、不要な配線金属14
bを露出させる(図5−c)。次に、適当な金属エッチ
ング方法、例えばイオンミリングエッチングやウエット
エッチング法を用いて不要な配線金属14bをエッチン
グする(図5−d)。最後に第2のレジスト15および
第1のレジスト13を除去して、所望の配線パターンの
配線金属14aを得る(図5−e)。
【0021】本実施の形態によれば、レジストエッチバ
ックプロセスとメタルエッチングを組み合わせることに
より、有用な配線金属14aを保護しながら不要な配線
金属14bを除去するので、所望の配線金属14aに傷
をつけることがなく、信頼性の高い金属配線を形成する
ことができる。
【0022】
【発明の効果】以上のように、この発明によれば、配線
金属を、膨張係数の異なる2つ以上の金属からなる多層
構造としたので、バイメタル効果により、有用な配線を
傷つけることなく不要な金属片を容易に除去することが
可能である。
【0023】また、配線を配置する箇所が開口部となる
ように形成された第1のレジスト上に、レジスト除去剤
を浸透させるための開口部を有する第2のレジストを設
けたので、形成される配線の面積が小さい場合でも、第
2のレジストに設けられた開口部よりレジスト除去剤が
浸透し、迅速にレジストを溶解するとともに不要な配線
金属を容易に除去することができる。
【0024】さらに、レジストをエッチバックして不要
な配線金属のみを露出させ、これを金属エッチング法を
用いてエッチングするようにしたので、所望の配線金属
に傷をつけることがなく、信頼性の高い金属配線を形成
することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1である配線の形成方
法を示す断面図である。
【図2】 この発明の実施の形態2である配線の形成方
法を示す断面図である。
【図3】 この発明の実施の形態3である配線の形成方
法を示す断面図である。
【図4】 この発明の実施の形態4である配線の形成方
法を示す断面図である。
【図5】 この発明の実施の形態5である配線の形成方
法を示す断面図である。
【図6】 従来のリフトオフ法による配線の形成方法を
示す図である。
【図7】 従来の他のリフトオフ法による配線の形成方
法を示す断面図である。
【符号の説明】
1 半導体基板、2、13、15、16、17 レジス
ト、3a、7a、8a、14a 有用な配線金属、3
b、7b、8b、14b 不要な配線金属、4 ウエハ
状の半導体基板、5 ノズル、6 溶剤溜め、9 レジ
スト除去剤、10 ネット、11 ポンプ、12 スタ
ーラ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/88 C (72)発明者 奥 友希 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に、配線を配置する部分が
    開口部となるようにレジストをパターン形成する工程、
    上記半導体基板上の全面に、真空蒸着法等により膨張係
    数の異なる2つ以上の金属からなる多層構造の配線金属
    を形成する工程、室温と異なる温度の液体状のレジスト
    除去剤に、上記半導体基板を浸漬し、レジストを溶解す
    るとともに不要な配線金属を除去する工程を含むことを
    特徴とする配線の形成方法。
  2. 【請求項2】 半導体基板上に、配線を配置する部分が
    開口部となるように第1のレジストをパターン形成する
    工程、上記第1のレジストにレジスト除去剤を浸透させ
    るための開口部を有する第2のレジストを、上記第1の
    レジスト上にパターン形成する工程、上記半導体基板上
    の全面に、真空蒸着法等により配線金属を形成する工
    程、液体状のレジスト除去剤に上記半導体基板を浸漬
    し、レジストを溶解するとともに不要な配線金属を除去
    する工程を含むことを特徴とする配線の形成方法。
  3. 【請求項3】 配線金属は、膨張係数の異なる2つ以上
    の金属からなる多層構造であることを特徴とする請求項
    2記載の配線の形成方法。
  4. 【請求項4】 配線金属は、Ti/Au/Moの多層構
    造であることを特徴とする請求項1または請求項3に記
    載の配線の形成方法。
  5. 【請求項5】 レジスト除去剤を、高温、低温、高温・
    ・・の温度サイクルのもとで用いることを特徴とする請
    求項1〜請求項4のいずれか一項に記載の配線の形成方
    法。
  6. 【請求項6】 半導体基板は、表面を下向きにしてレジ
    スト除去剤に浸漬されることを特徴とする請求項1〜請
    求項5のいずれか一項に記載の配線の形成方法。
  7. 【請求項7】 レジスト除去剤は、槽の底面より流出し
    外部経路を通って再び槽の上部へ流入するように循環さ
    れていることを特徴とする請求項1〜請求項6のいずれ
    か一項に記載の配線の形成方法。
  8. 【請求項8】 レジスト除去剤をスターラ等で撹拌する
    ことにより揺動させることを特徴とする請求項1〜請求
    項6のいずれか一項に記載の配線の形成方法。
  9. 【請求項9】 半導体基板上に、配線を配置する部分が
    開口部となるように第1のレジストをパターン形成する
    工程、上記半導体基板上の全面に、真空蒸着法等により
    配線金属を形成する工程、第2のレジストを上記半導体
    基板全面に塗布する工程、上記第2のレジストを酸素プ
    ラズマエッチング等にてエッチバックし、不要な配線金
    属を露出させる工程、イオンミリングやウエットエッチ
    ング等の金属エッチング法を用いて露出された不要な配
    線金属をエッチングする工程、第1および第2のレジス
    トを除去する工程を含むことを特徴とする配線の形成方
    法。
JP15584596A 1996-06-17 1996-06-17 配線の形成方法 Expired - Fee Related JP3490571B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15584596A JP3490571B2 (ja) 1996-06-17 1996-06-17 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15584596A JP3490571B2 (ja) 1996-06-17 1996-06-17 配線の形成方法

Publications (2)

Publication Number Publication Date
JPH104093A true JPH104093A (ja) 1998-01-06
JP3490571B2 JP3490571B2 (ja) 2004-01-26

Family

ID=15614762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15584596A Expired - Fee Related JP3490571B2 (ja) 1996-06-17 1996-06-17 配線の形成方法

Country Status (1)

Country Link
JP (1) JP3490571B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962630B2 (en) 2001-11-09 2005-11-08 Oki Electric Industry Co., Ltd. Lift-off method and chemical liquid tank
WO2020230529A1 (ja) * 2019-05-15 2020-11-19 株式会社カネカ 素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962630B2 (en) 2001-11-09 2005-11-08 Oki Electric Industry Co., Ltd. Lift-off method and chemical liquid tank
US7235141B2 (en) 2001-11-09 2007-06-26 Oki Electric Industry Co., Ltd. Lift-off method and chemical liquid tank
WO2020230529A1 (ja) * 2019-05-15 2020-11-19 株式会社カネカ 素子の製造方法
JPWO2020230529A1 (ja) * 2019-05-15 2021-12-23 株式会社カネカ 素子の製造方法

Also Published As

Publication number Publication date
JP3490571B2 (ja) 2004-01-26

Similar Documents

Publication Publication Date Title
JP3554685B2 (ja) Icチップを支持基板に接合する方法
EP0200082B1 (en) Barrierless high-temperature lift-off process for forming a patterned interconnection layer
JPS5944824A (ja) 自己整合型コンタクトを形成するリフトオフ方法
JPS606537B2 (ja) 金属層を形成するためのリフト・オフ法
US4029562A (en) Forming feedthrough connections for multi-level interconnections metallurgy systems
US5051811A (en) Solder or brazing barrier
US5759437A (en) Etching of Ti-W for C4 rework
JPH104093A (ja) 配線の形成方法
JP3087726B2 (ja) 半導体装置の製造プロセスにおけるパターニング方法
JPH098082A (ja) ハンダボンディングの方法
JPH1064910A (ja) 基板上に金属パターンを形成する方法
JPH03198342A (ja) 半導体装置の製造方法
JP2001196369A (ja) 配線形成方法及び電子部品
JP2003142475A (ja) 半導体装置の製造方法
JPH05275549A (ja) 半導体装置の製造方法
JP3132194B2 (ja) 半導体装置の製造方法
JPS62245650A (ja) 多層配線構造体の製造法
JPH0290623A (ja) 半導体装置の製造方法
JP3061040B2 (ja) 半導体装置の製造方法
JP3532972B2 (ja) 化合物半導体装置の製造方法
JPS62213140A (ja) 配線の製造方法
JP3036086B2 (ja) 半導体装置の製造方法
JP2001028477A (ja) 金属配線の形成方法および金属配線
JPS62249451A (ja) 多層配線構造体の製造法
JP2004103625A (ja) 低温液体を用いたリフトオフプロセス

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees