JP3132194B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3132194B2 JP3132194B2 JP04285008A JP28500892A JP3132194B2 JP 3132194 B2 JP3132194 B2 JP 3132194B2 JP 04285008 A JP04285008 A JP 04285008A JP 28500892 A JP28500892 A JP 28500892A JP 3132194 B2 JP3132194 B2 JP 3132194B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- hole
- film
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】金配線を積層した半導体装置において、
層間膜としては、無機膜（Ｐ−ＳｉＯ又はＰ−ＳｉＯＮ
等）や有機膜（ポリイミド等）が用いられる。このう
ち、無機膜を使用した層間膜の場合、図４（ａ）〜
（ｅ）に示すような方法にてスルーホールを開口する。
まず、金配線２が形成されたＳｉ基板１全体にプラズマ
ＣＶＤ法により酸化膜３を５０００Å成長する。次に、
その上面全体にポジ型のフォトレジスト４を塗布し、熱
処理，露光，現像を行い所望の箇所にスルーホール５の
パターンを形成する。
層間膜としては、無機膜（Ｐ−ＳｉＯ又はＰ−ＳｉＯＮ
等）や有機膜（ポリイミド等）が用いられる。このう
ち、無機膜を使用した層間膜の場合、図４（ａ）〜
（ｅ）に示すような方法にてスルーホールを開口する。
まず、金配線２が形成されたＳｉ基板１全体にプラズマ
ＣＶＤ法により酸化膜３を５０００Å成長する。次に、
その上面全体にポジ型のフォトレジスト４を塗布し、熱
処理，露光，現像を行い所望の箇所にスルーホール５の
パターンを形成する。
【０００３】このフォトレジスト４をマスクとして異方
性のドライエッチングでスルーホール部の酸化膜３を除
去し、スルーホール５を形成する。その後、フォトレジ
スト４をプラズマアッシングにより除去する。または、
プラズマアッシング後、フォトレジストのハクリ液に浸
し、フォトレジストを除去する。
性のドライエッチングでスルーホール部の酸化膜３を除
去し、スルーホール５を形成する。その後、フォトレジ
スト４をプラズマアッシングにより除去する。または、
プラズマアッシング後、フォトレジストのハクリ液に浸
し、フォトレジストを除去する。
【０００４】
【発明が解決しようとする課題】金配線と無機膜や有機
膜は、もともと密着性がよくない。前述した方法にてス
ルーホールを形成した場合、フォトレジスト４を除去す
るため、ハクリ液に浸さなければならないが、この時、
ハクリ液がスルーホール開口部の金と層間膜の界面から
しみ込み、金と層間膜の密着力を低下させてしまう。
膜は、もともと密着性がよくない。前述した方法にてス
ルーホールを形成した場合、フォトレジスト４を除去す
るため、ハクリ液に浸さなければならないが、この時、
ハクリ液がスルーホール開口部の金と層間膜の界面から
しみ込み、金と層間膜の密着力を低下させてしまう。
【０００５】その後に熱処理等を行なうと、密着力の低
下したスルーホール部より金配線と層間膜のハガレが発
生してしまうという問題点があった。
下したスルーホール部より金配線と層間膜のハガレが発
生してしまうという問題点があった。
【０００６】本発明の目的は、金配線と無機膜の密着性
の低下を防止した半導体装置及びその製造方法を提供す
ることにある。
の低下を防止した半導体装置及びその製造方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、積層した配
線構造を有する半導体装置の製造方法において、相互に
積層された配線用の層間膜にスルーホールを開口すると
ともに、スルーホール底部の配線の一部をエッチング
し、その後、フォトレジストを除去する前に、金属薄膜
をスルーホール内に形成することにより配線と層間膜の
開口内側面に現れる界面を前記金属薄膜で覆うものであ
る。
め、本発明に係る半導体装置の製造方法は、積層した配
線構造を有する半導体装置の製造方法において、相互に
積層された配線用の層間膜にスルーホールを開口すると
ともに、スルーホール底部の配線の一部をエッチング
し、その後、フォトレジストを除去する前に、金属薄膜
をスルーホール内に形成することにより配線と層間膜の
開口内側面に現れる界面を前記金属薄膜で覆うものであ
る。
【０００８】
【作用】フォトレジストを除去する前に金属薄膜をスル
ーホール内部に形成するため、スルーホール内部の金配
線と層間膜の界面が金属薄膜により覆われることとな
り、密着力の低下が防止される。
ーホール内部に形成するため、スルーホール内部の金配
線と層間膜の界面が金属薄膜により覆われることとな
り、密着力の低下が防止される。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】（実施例１）図１は、本発明の実施例１を
工程順に示す断面図である。図１（ａ），（ｂ），
（ｃ）に示すようにＳｉ基板１上に金配線２をメッキに
より形成し、その上面にプラズマＣＶＤ法により酸化膜
３を５０００Å程度成長させる。次に、フォトレジスト
４を塗布し、露光，現像を行ない、スルーホールパター
ン５を形成する。その後、ＣＦ4 などのガスによりドラ
イエッチングにて、スルーホール５を開口する。
工程順に示す断面図である。図１（ａ），（ｂ），
（ｃ）に示すようにＳｉ基板１上に金配線２をメッキに
より形成し、その上面にプラズマＣＶＤ法により酸化膜
３を５０００Å程度成長させる。次に、フォトレジスト
４を塗布し、露光，現像を行ない、スルーホールパター
ン５を形成する。その後、ＣＦ4 などのガスによりドラ
イエッチングにて、スルーホール５を開口する。
【００１１】次に図１（ｄ）に示すように、この状態の
ままスパッタ法によりチタン−タングステン６（以下、
ＴｉＷと略す）を５００Å程度、ウェハー全面に形成す
る。この時、ＴｉＷ６はスルーホール５の内部も全て覆
われる。
ままスパッタ法によりチタン−タングステン６（以下、
ＴｉＷと略す）を５００Å程度、ウェハー全面に形成す
る。この時、ＴｉＷ６はスルーホール５の内部も全て覆
われる。
【００１２】その後図１（ｅ）に示すように、フォトリ
ソグラフィによりスルーホール５以外の部分に開口部を
つくり、ウェットエッチング又はドライエッチングによ
りＴｉＷ６をエッチングし、フォトレジストのハクリ液
にウェハーを浸す。フォトレジスト４は、開口部より入
り込んだハクリ液により除去される。その後、粘着力を
持ったシートをウェハーにかぶせ、ＴｉＷ６をシートに
密着させ、シートを剥がすことによりＴｉＷ６を除去す
る。この時、スルーホール５の部分のＴｉＷ６は、Ｔｉ
Ｗ６の膜厚が薄いためスルーホール５の開口部のところ
で切れる。
ソグラフィによりスルーホール５以外の部分に開口部を
つくり、ウェットエッチング又はドライエッチングによ
りＴｉＷ６をエッチングし、フォトレジストのハクリ液
にウェハーを浸す。フォトレジスト４は、開口部より入
り込んだハクリ液により除去される。その後、粘着力を
持ったシートをウェハーにかぶせ、ＴｉＷ６をシートに
密着させ、シートを剥がすことによりＴｉＷ６を除去す
る。この時、スルーホール５の部分のＴｉＷ６は、Ｔｉ
Ｗ６の膜厚が薄いためスルーホール５の開口部のところ
で切れる。
【００１３】（実施例２）図２は、本発明の実施例２を
工程順に示す断面図である。実施例１では、スルーホー
ル工程のフォトレジスト４の除去には、全てリフトオフ
法を使うことになり、工程が非常に煩雑となる。そこで
図２（ｂ），（ｃ）のように、まず等方性のエッチング
（ウェットエッチング又はドライエッチング）により、
スルーホール５の開口部のフォトレジスト４の下部の酸
化膜３がなくなるように、かつ、酸化膜３の途中でエッ
チングが止まるようにする。
工程順に示す断面図である。実施例１では、スルーホー
ル工程のフォトレジスト４の除去には、全てリフトオフ
法を使うことになり、工程が非常に煩雑となる。そこで
図２（ｂ），（ｃ）のように、まず等方性のエッチング
（ウェットエッチング又はドライエッチング）により、
スルーホール５の開口部のフォトレジスト４の下部の酸
化膜３がなくなるように、かつ、酸化膜３の途中でエッ
チングが止まるようにする。
【００１４】その後、異方性ドライエッチングにより、
フォトレジスト５のパターン通りに酸化膜３をエッチン
グする（図２（ｃ））。このような形状になった後に、
ＴｉＷ６をスパッタすると、ＴｉＷ６は等方性エッチン
グでエッチングした部分には付着せず、段切れを起こ
す。このようにして、フォトレジストのハクリ液に入れ
れば、フォトレジスト４の露出した部分よりハクリ液が
入り込むので、リフトオフ法なしでフォトレジスト４の
除去ができる。
フォトレジスト５のパターン通りに酸化膜３をエッチン
グする（図２（ｃ））。このような形状になった後に、
ＴｉＷ６をスパッタすると、ＴｉＷ６は等方性エッチン
グでエッチングした部分には付着せず、段切れを起こ
す。このようにして、フォトレジストのハクリ液に入れ
れば、フォトレジスト４の露出した部分よりハクリ液が
入り込むので、リフトオフ法なしでフォトレジスト４の
除去ができる。
【００１５】また、実施例１と同様にスルーホール５底
部の金配線２と酸化膜３の界面はＴｉＷ６により覆われ
ているため、酸化膜３のハガレの発生は防げる。
部の金配線２と酸化膜３の界面はＴｉＷ６により覆われ
ているため、酸化膜３のハガレの発生は防げる。
【００１６】（実施例３）図３は、本発明の実施例３を
工程順に示す断面図である。実施例２で述べた方法で
は、フォトレジスト４を除去した時に、ハクリ液中にＴ
ｉＷ６が浮いてしまい、フォトレジスト４の除去中にＴ
ｉＷ６が再付着してしまう可能性がある。そこで、図３
に示すように酸化膜２の異方性ドライエッチングの時
に、金配線２を５００Å程度エッチングし、金配線２を
凹型にする。
工程順に示す断面図である。実施例２で述べた方法で
は、フォトレジスト４を除去した時に、ハクリ液中にＴ
ｉＷ６が浮いてしまい、フォトレジスト４の除去中にＴ
ｉＷ６が再付着してしまう可能性がある。そこで、図３
に示すように酸化膜２の異方性ドライエッチングの時
に、金配線２を５００Å程度エッチングし、金配線２を
凹型にする。
【００１７】その後、ＴｉＷ６をスパッタ法により形成
し、異方性ドライエッチングでＴｉＷ６をエッチングす
る。こうすることにより、フォトレジスト４上のＴｉＷ
６と、金配線２上のＴｉＷ６だけが除去され、側壁のＴ
ｉＷ６は残るため、金配線２と酸化膜３の界面は、Ｔｉ
Ｗ６で覆われる。この後、従来技術と同様の方法でフォ
トレジスト４を除去する。
し、異方性ドライエッチングでＴｉＷ６をエッチングす
る。こうすることにより、フォトレジスト４上のＴｉＷ
６と、金配線２上のＴｉＷ６だけが除去され、側壁のＴ
ｉＷ６は残るため、金配線２と酸化膜３の界面は、Ｔｉ
Ｗ６で覆われる。この後、従来技術と同様の方法でフォ
トレジスト４を除去する。
【００１８】以上のような製法をとることで、金配線２
と酸化膜３の界面へのハクリ液の侵入をなくすことがで
きる。
と酸化膜３の界面へのハクリ液の侵入をなくすことがで
きる。
【００１９】
【発明の効果】以上説明したように本発明は、スルーホ
ール開口後、フォトレジストがついたままスルーホール
内部に金属薄膜を形成することにより、スルーホール内
部の金配線と層間膜の界面が金属薄膜により覆われるこ
ととなり、フォトレジストを除去するのにハクリ液へ入
れる場合や、ウェットエッチ等を行なった場合でも、水
分が金配線と層間膜の界面へ入りこまず、金配線層間膜
の密着力の低下を防止できる。
ール開口後、フォトレジストがついたままスルーホール
内部に金属薄膜を形成することにより、スルーホール内
部の金配線と層間膜の界面が金属薄膜により覆われるこ
ととなり、フォトレジストを除去するのにハクリ液へ入
れる場合や、ウェットエッチ等を行なった場合でも、水
分が金配線と層間膜の界面へ入りこまず、金配線層間膜
の密着力の低下を防止できる。
【図１】本発明の実施例１を工程順に示す断面図であ
る。
る。
【図２】本発明の実施例２を工程順に示す断面図であ
る。
る。
【図３】本発明の実施例３を工程順に示す断面図であ
る。
る。
【図４】従来例を工程順に示す断面図である。
１ Ｓｉ基板 ２ 金配線 ３ 酸化膜 ４ フォトレジスト ５ スルーホール ６ チタン−タングステン（ＴｉＷ）
Claims (1)
- 【請求項１】 積層した配線構造を有する半導体装置の
製造方法において、 相互に積層された配線用の層間膜にスルーホールを開口
するとともに、スルーホール底部の配線の一部をエッチ
ングし、その後、 フォトレジストを除去する前に、金属薄膜をス
ルーホール内に形成することにより配線と層間膜の開口
内側面に現れる界面を前記金属薄膜で覆うことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04285008A JP3132194B2 (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04285008A JP3132194B2 (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120352A JPH06120352A (ja) | 1994-04-28 |
| JP3132194B2 true JP3132194B2 (ja) | 2001-02-05 |
Family
ID=17685960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04285008A Expired - Fee Related JP3132194B2 (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132194B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037075B (zh) * | 2018-08-09 | 2023-01-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、晶体管和显示基板 |
-
1992
- 1992-09-30 JP JP04285008A patent/JP3132194B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120352A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2740050B2 (ja) | 溝埋込み配線形成方法 | |
| EP0200082B1 (en) | Barrierless high-temperature lift-off process for forming a patterned interconnection layer | |
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| JP3132194B2 (ja) | 半導体装置の製造方法 | |
| JP3009032B2 (ja) | 半導体装置の製造方法 | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JP2001127062A (ja) | 配線の形成方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JP3061040B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP2531373B2 (ja) | 半導体装置の製造方法 | |
| JPH0567620A (ja) | バンプ形成方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH06342849A (ja) | 半導体装置の製造方法 | |
| JPH09246376A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |