JP2531373B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2531373B2 JP2531373B2 JP5280563A JP28056393A JP2531373B2 JP 2531373 B2 JP2531373 B2 JP 2531373B2 JP 5280563 A JP5280563 A JP 5280563A JP 28056393 A JP28056393 A JP 28056393A JP 2531373 B2 JP2531373 B2 JP 2531373B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- titanium
- semiconductor device
- alumina
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、ＴＡＢ電極を設けるときの方法であるリフ
トオフ工程の製造方法に関する。
関し、特に、ＴＡＢ電極を設けるときの方法であるリフ
トオフ工程の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置のリフトオフ工程の製
造方法を図３により説明する。配線形成がおわり、バン
プ用のスルーホールを開口したＳｉ基板（１）上に、チ
タン３０００Å、アルミ７０００Å程度スパッタ法によ
り形成する。次にアルミ（３）の表面を化成法によりア
ルミナ（Ａｌ２Ｏ３）（４）にする（図３（ａ））。次
にバンプを形成する部分に、バンプより少し大きくフォ
トリソグラフィでパターンニングし、ＰＨＣ等のウェッ
トエッチでアルミ（３）、アルミナ（４）を除去する。
その時、アルミナ（４）はアルミ（３）よりエッチング
レートが遅いため、アルミ（３）上にアルミナ（４）の
ヒサシがつくような形状となる（図３（ｂ））。
造方法を図３により説明する。配線形成がおわり、バン
プ用のスルーホールを開口したＳｉ基板（１）上に、チ
タン３０００Å、アルミ７０００Å程度スパッタ法によ
り形成する。次にアルミ（３）の表面を化成法によりア
ルミナ（Ａｌ２Ｏ３）（４）にする（図３（ａ））。次
にバンプを形成する部分に、バンプより少し大きくフォ
トリソグラフィでパターンニングし、ＰＨＣ等のウェッ
トエッチでアルミ（３）、アルミナ（４）を除去する。
その時、アルミナ（４）はアルミ（３）よりエッチング
レートが遅いため、アルミ（３）上にアルミナ（４）の
ヒサシがつくような形状となる（図３（ｂ））。
【０００３】このあと、メッキの給電層となる白金・チ
タン（６）を連続スパッタする。白金・チタン（６）は
フォトレジスト（５）、アルミナ（４）のヒサシによ
り、段切れをおこし、所望の箇所に白金・チタン（６）
を残すことができる。残りの白金・チタン（６）はリフ
トオフ法により除去する。次に、フォトレジスト
（５′）でバンプ用のパターンニングを施し、メッキ法
によりバンプを形成する。このあと、フォトレジストを
除去し、アルミナ（４）、アルミ（３）はＰＨＣ、チタ
ン（２）は、Ｈ2Ｏ2、ＮＨ4ＯＨの混合液等でエッチン
グする。このようにすることで、所望のバンプ構造が得
られる。このような従来の技術に特開昭５８−１０５５
５４号、特開平２−２０６１２１号に記載されていると
ころである。
タン（６）を連続スパッタする。白金・チタン（６）は
フォトレジスト（５）、アルミナ（４）のヒサシによ
り、段切れをおこし、所望の箇所に白金・チタン（６）
を残すことができる。残りの白金・チタン（６）はリフ
トオフ法により除去する。次に、フォトレジスト
（５′）でバンプ用のパターンニングを施し、メッキ法
によりバンプを形成する。このあと、フォトレジストを
除去し、アルミナ（４）、アルミ（３）はＰＨＣ、チタ
ン（２）は、Ｈ2Ｏ2、ＮＨ4ＯＨの混合液等でエッチン
グする。このようにすることで、所望のバンプ構造が得
られる。このような従来の技術に特開昭５８−１０５５
５４号、特開平２−２０６１２１号に記載されていると
ころである。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、白金・チタン（６）をスパッタし、い
らない白金・チタン（６）を剥離する場合、アルミエッ
チやスパッタの製造バラツキ等で、白金・チタン（６）
とアルミ（３）が接触し、そのまま剥離液等に入れると
電蝕作用によりアルミ（３）が溶出してしまうという問
題点があった。
の製造方法では、白金・チタン（６）をスパッタし、い
らない白金・チタン（６）を剥離する場合、アルミエッ
チやスパッタの製造バラツキ等で、白金・チタン（６）
とアルミ（３）が接触し、そのまま剥離液等に入れると
電蝕作用によりアルミ（３）が溶出してしまうという問
題点があった。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するためのもので、リフトオフ工程を有する半導体装
置において、リフトオフさせる金属膜を段切れさせるた
めの段差をアルミにて形成する場合、アルミ化成を２段
階にして、密な化成膜と粗な化成膜を形成することを特
徴とした半導体装置の製造方法である。
決するためのもので、リフトオフ工程を有する半導体装
置において、リフトオフさせる金属膜を段切れさせるた
めの段差をアルミにて形成する場合、アルミ化成を２段
階にして、密な化成膜と粗な化成膜を形成することを特
徴とした半導体装置の製造方法である。
【０００６】
【作用】本発明の半導体装置の製造方法においては、 １．電蝕作用の原因となるアルミを全て化成膜にする。 ２．リフトオフ時に白金・チタンを断切れしやすくする
ために設けるヒサシをつくるのに粗な化成膜と密な化成
膜を形成する。 ３．アルミ下のチタンが化成されないようにアルミとチ
タンの間に化成防止膜を設ける。 以上のような特徴を有しており、アルミと白金による電
池作用によるアルミの溶けを防止できるもので、リフト
オフの剥離工程で発生する電蝕作用を防ぎ、また、従来
技術と変わらない構造のバンプやメッキ配線をつくるこ
とができるというものである。
ために設けるヒサシをつくるのに粗な化成膜と密な化成
膜を形成する。 ３．アルミ下のチタンが化成されないようにアルミとチ
タンの間に化成防止膜を設ける。 以上のような特徴を有しており、アルミと白金による電
池作用によるアルミの溶けを防止できるもので、リフト
オフの剥離工程で発生する電蝕作用を防ぎ、また、従来
技術と変わらない構造のバンプやメッキ配線をつくるこ
とができるというものである。
【０００７】
【実施例】本発明の実施例について図面を参照に説明す
る。 ［実施例１］図１は本発明の第１実施例である。配線工
程のおわったＳｉ基板（１）上にチタン（２）を６００
０Å程度、さらにアルミ（３）を７０００Å程度スパッ
タ法により形成する。次に化成法により、条件を途中で
変更することで、アルミ（３）の上部に密なアルミナ
（４''）下部に粗なアルミナ（４´）を形成する。フォ
トリングラフィにて、バンプ部のパターンニングを行な
ったあと、ＰＨＣ等によるウェットエッチングでアルミ
ナ（４´）、（４''）をエッチングする。粗なアルミナ
（４´）密なアルミナ（４''）はエッチングレートが違
うため、図１（ｃ）のように段のついた形状でエッチン
グされる。次に、チタン（２）をＨ2Ｏ2 、ＮＨ4ＯＨ混
合液等で３０００Å程度エッチングし、そのあとメッキ
の給電層となる白金・チタンをスパッタする（図１
（ｃ））。不必要な白金・チタンはリフトオフ法により
除去し、さらに、バンプメッキ用にパターンニングし、
メッキを行ない、バンプ（７）を形成する。このあと、
アルミナ（４´）、（４''）はＰＨＣ，チタン（２）は
Ｈ2Ｏ2 、 ＮＨ4ＯＨ等によりウェットエッチングする。
このようにすることで、従来技術と出来上りのかわらな
いバンプが形成される。
る。 ［実施例１］図１は本発明の第１実施例である。配線工
程のおわったＳｉ基板（１）上にチタン（２）を６００
０Å程度、さらにアルミ（３）を７０００Å程度スパッ
タ法により形成する。次に化成法により、条件を途中で
変更することで、アルミ（３）の上部に密なアルミナ
（４''）下部に粗なアルミナ（４´）を形成する。フォ
トリングラフィにて、バンプ部のパターンニングを行な
ったあと、ＰＨＣ等によるウェットエッチングでアルミ
ナ（４´）、（４''）をエッチングする。粗なアルミナ
（４´）密なアルミナ（４''）はエッチングレートが違
うため、図１（ｃ）のように段のついた形状でエッチン
グされる。次に、チタン（２）をＨ2Ｏ2 、ＮＨ4ＯＨ混
合液等で３０００Å程度エッチングし、そのあとメッキ
の給電層となる白金・チタンをスパッタする（図１
（ｃ））。不必要な白金・チタンはリフトオフ法により
除去し、さらに、バンプメッキ用にパターンニングし、
メッキを行ない、バンプ（７）を形成する。このあと、
アルミナ（４´）、（４''）はＰＨＣ，チタン（２）は
Ｈ2Ｏ2 、 ＮＨ4ＯＨ等によりウェットエッチングする。
このようにすることで、従来技術と出来上りのかわらな
いバンプが形成される。
【０００８】［実施例２］図２は第２実施例を示したも
のである。配線工程のおわったＳｉ基板（１）上にチタ
ン（２）を３０００Å程度、チタン−タングステン
（８）を１０００Å程度、アルミ（３）を７０００Å程
度スパッタ法により形成する（図２（ａ））。次に第１
実施例と同様にアルミナ（４´）、（４''）を形成し、
エッチングする。さらに、チタン−タングステン（８）
をＨ2Ｏ2等によりウェットエッチングする。そのあと、
第１実施例の図１（ｃ）〜（ｄ）と同様に、白金・チタ
ン（６）を形成し、バンプ７を形成する。フォトレジス
ト（５´）除去後、アルミナ（４´）、（４''）をＰＨ
Ｃ，チタン−タングステン（８）をＨ2Ｏ2,チタン
（２）をＨ2Ｏ2 、ＮＨ4ＯＨ混合液等でエッチングする
ことで、従来技術と同様のバンプが形成される。第１実
施例、第２実施例とも、バンプのみならず、メッキ配線
においても適用が可能である。また、これらの実施例に
おいて、アルミの下層に形成されている化成防止膜によ
り、チタン−白金直下のチタンは変質を防止できるた
め、バンプ又はメッキ配線は従来とかわらない密着性を
得ることができる。
のである。配線工程のおわったＳｉ基板（１）上にチタ
ン（２）を３０００Å程度、チタン−タングステン
（８）を１０００Å程度、アルミ（３）を７０００Å程
度スパッタ法により形成する（図２（ａ））。次に第１
実施例と同様にアルミナ（４´）、（４''）を形成し、
エッチングする。さらに、チタン−タングステン（８）
をＨ2Ｏ2等によりウェットエッチングする。そのあと、
第１実施例の図１（ｃ）〜（ｄ）と同様に、白金・チタ
ン（６）を形成し、バンプ７を形成する。フォトレジス
ト（５´）除去後、アルミナ（４´）、（４''）をＰＨ
Ｃ，チタン−タングステン（８）をＨ2Ｏ2,チタン
（２）をＨ2Ｏ2 、ＮＨ4ＯＨ混合液等でエッチングする
ことで、従来技術と同様のバンプが形成される。第１実
施例、第２実施例とも、バンプのみならず、メッキ配線
においても適用が可能である。また、これらの実施例に
おいて、アルミの下層に形成されている化成防止膜によ
り、チタン−白金直下のチタンは変質を防止できるた
め、バンプ又はメッキ配線は従来とかわらない密着性を
得ることができる。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
リフトオフ時に形成するアルミを全て、アルミナに変
え、さらに、化成を２段階に行なうことで、リフツオフ
の剥離工程で発生する電蝕作用を防ぎ、また、化成防止
膜をつけることで従来技術と変わらない構造のバンプや
メッキ配線をつくることができるという効果を有する。
リフトオフ時に形成するアルミを全て、アルミナに変
え、さらに、化成を２段階に行なうことで、リフツオフ
の剥離工程で発生する電蝕作用を防ぎ、また、化成防止
膜をつけることで従来技術と変わらない構造のバンプや
メッキ配線をつくることができるという効果を有する。
【図１】本発明の第１実施例の製造工程を示す図
【図２】本発明の第２実施例の製造工程を示す図
【図３】従来の製造工程を示す図
１． Ｓｉ基板 ２． チタン ３． アルミ ４'． 粗なアルミナ ４''． 密なアルミナ ５、５'．フォトレジスト ６． 白金・チタン ７． バンプ ８． チタン−タングステン
Claims (3)
- 【請求項１】 リフトオフ工程を有する半導体装置にお
いて、リフトオフさせる金属膜を段切れさせるための断
差をアルミにて形成する場合、アルミ化成を２段階にし
て、密な化成膜と粗な化成膜を形成することを特徴とし
た半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、アルミの下層に化成防止膜を形成することを
特徴とした半導体装置の製造方法。 - 【請求項３】 請求項１または２に記載の半導体装置の
製造方法において、アルミを化成法により全てアルミナ
にすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280563A JP2531373B2 (ja) | 1993-10-14 | 1993-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280563A JP2531373B2 (ja) | 1993-10-14 | 1993-10-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115098A JPH07115098A (ja) | 1995-05-02 |
| JP2531373B2 true JP2531373B2 (ja) | 1996-09-04 |
Family
ID=17626781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280563A Expired - Lifetime JP2531373B2 (ja) | 1993-10-14 | 1993-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531373B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554581A (zh) * | 2020-04-07 | 2020-08-18 | 厦门通富微电子有限公司 | 一种导电柱的形成工艺及封装体 |
-
1993
- 1993-10-14 JP JP5280563A patent/JP2531373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115098A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273118A (ja) | 配線、電極の形成方法 | |
| JP3413020B2 (ja) | 半導体装置の製造方法 | |
| EP0538064A2 (en) | Method of fabricating wiring on a semiconductor substrate using a plating process | |
| JP2531373B2 (ja) | 半導体装置の製造方法 | |
| JP3703455B2 (ja) | 二層バンプの形成方法 | |
| US7316783B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
| US6248656B1 (en) | Metal-jacketed lead manufacturing process using resist layers | |
| JPS628943B2 (ja) | ||
| JP4045007B2 (ja) | 半導体装置の製造方法 | |
| JPH0918117A (ja) | 導電体層形成方法 | |
| JP3424210B2 (ja) | 半導体装置およびその製造方法 | |
| JP3132194B2 (ja) | 半導体装置の製造方法 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JP2001127062A (ja) | 配線の形成方法 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| JPH0794514A (ja) | 半導体装置およびその製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| KR100296907B1 (ko) | 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 | |
| US6599834B2 (en) | Process of manufacturing a semiconductor device with an electroplated wiring layer | |
| JPS58201330A (ja) | 導電膜パタ−ンの形成方法 | |
| JPH04255225A (ja) | 半導体装置の製造方法 | |
| JPH01143236A (ja) | 半導体装置の製造方法 | |
| JPH01110750A (ja) | Ｔａｂ方式半導体装置の製造方法 | |
| JPS59121954A (ja) | 半導体装置の製造方法 |