JP4045007B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4045007B2
JP4045007B2 JP06896198A JP6896198A JP4045007B2 JP 4045007 B2 JP4045007 B2 JP 4045007B2 JP 06896198 A JP06896198 A JP 06896198A JP 6896198 A JP6896198 A JP 6896198A JP 4045007 B2 JP4045007 B2 JP 4045007B2
Authority
JP
Japan
Prior art keywords
conductive layer
metal layer
base metal
etching
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06896198A
Other languages
English (en)
Other versions
JPH11274201A (ja
Inventor
潔敬 渡辺
要 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP06896198A priority Critical patent/JP4045007B2/ja
Publication of JPH11274201A publication Critical patent/JPH11274201A/ja
Application granted granted Critical
Publication of JP4045007B2 publication Critical patent/JP4045007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask

Description

【0001】
【発明の属する技術分野】
本発明は、バンプ電極を有する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
従来半導体基板上に形成するバンプの製造方法としては以下に説明するものが一般的に行われている。
まず、半導体基板上に電極パッドを形成し、この基板全面に表面保護膜を形成する。次に、表面保護膜の電極パッド上に対応する部分にスルーホールを開孔する。その後、半導体基板全面にスパッタ法などにより複数の下地金属層を順じ形成する。この下地金属層としてはCr−Cu,Cr−Cu−Au,Ti−Au,Ti−Pt,Ti−Pd,Ti/W−Au,Ti/W−Pdなどが用いられる。
【0003】
下地金属上に感光性の樹脂膜を全面に被着した後、電極パッド上の一部にバンプ形成用のパターンを開孔する。次に、下地金属層を一方の共通電極として一定の電流を供給することにより金、銅、または半田等を電気めっきにより電着させてバンプ電極を形成する。
【0004】
感光性樹脂膜を除去溶剤等で除去した後、バンプ電極をマスクとしてこのバンプ電極で覆われた以外の下地金属層をウエットエッチング除去することにより最終的な電極構造が得られる。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法では、以下のような課題があった。
バンプ電極を形成した後に、このバンプ電極をエッチングマスクとして該バンプ電極で覆われた以外の下地金属層をエッチング除去する必要がある。このエッチングの際に、バンプ電極の寸法より内側まで下地金属層がエッチングされる(以下サイドエッチングと呼ぶ)現象が起こる。そのため、バンプ電極と下地金属層との接触面積が減少して、バンプ電極の剪断強度が低下するという問題があった。
【0006】
【課題を解決するための手段】
本発明は、前記課題を解決するために、半導体装置の製造方法において、第1の絶縁層を有する半導体基板の前記第1の絶縁層上に電極パッドを形成する工程と、前記電極パッドを含む前記絶縁層上に導電層を形成する工程と、前記パッドに対応する位置に開孔部を有するとともに、導電層との界面において広がり部を有する第2の絶縁層を前記導電層上に形成する工程と、前記開孔部に露出している前記導電層の表面をエッチングする工程と、前記導電層を電極として前記開孔部内にメッキ層を形成する工程と、前記第2の絶縁層を除去する工程と、前記メッキ層をマスクとして前記導電層を除去する工程とを施す。
以上のように本発明を構成したので、下地金属のエッチングを開始する位置はメッキ電極直下の下地金属よりも外側になり、メッキ電極直下の下地金属がエッチングされることがなくなる。
【0007】
【発明の実施の形態】
第1の実施形態
図1〜図4は、本発明の第1の実施形態の半導体装置の製造方法を示す断面図である。
【0008】
まず、図1(A)に示すように、半導体基板1上に図示しない回路素子および酸化膜2を形成する。その後、スパッタ法などによりアルミを全面に形成し、フォトリソ・エッチングによりアルミをパターニングして、バンプ電極を形成すべき位置に、例えば50μm×70μm程度の大きさのアルミ電極パッド3を形成する。
【0009】
CVD法によりSiO2等の絶縁膜を全面に、例えば0.8〜1.4μm程度の膜厚で、表面保護膜4を形成した後、フォトリソ・エッチングによりアルミ電極パッド3上の表面保護膜4を除去して、そのアルミ電極パッド3上にスルーホールを開孔する。
【0010】
次に、図1(B)に示すように、半導体基板1の表面全体にスパッタ法等により、複数の下地金属を順次積層形成する。この下地金属層の構成としては、例えばアルミと密着性のよいTi5−a、Auの拡散を防止するためのPd5−bにより形成する。
【0011】
次に、図2(A)に示すように、下地金属層Ti5−a、Pd5−b上にポジ型の感光性樹脂膜6を全面に25〜30μm程度の膜厚に被着した後、マスクを用いて、アルミ電極パッド3上の一部の感光性樹脂膜6を露光し、感光性樹脂膜エッチング溶剤に浸して、露光した部位をエッチングし、アルミ電極パッド3よりも20μm程度内側のこのアルミパッド18の上方に、30×50μm程度の開孔を有する感光性樹脂膜6からなるバンプ電極形成用パターンを形成する。
【0012】
次に、バンプ電極と下地金属層の密着面積を大きくする為の処理工程として、感光性樹脂膜6に対して溶解作用のある溶剤等をバンプ電極形成用パターンの開孔部分に滴下し、感光性樹脂膜の開孔部を横方向に2〜5μm大きくする。図2(B)は図2(A)における拡大図を示している。
【0013】
次に、下地金属層表面の酸化膜等の不純物を除去する為の処理工程として、下地金属層のPd5−bに対して溶解作用のあるエッチング液(硝酸,塩酸,硫酸及びこれらの混合液等)をバンプ電極形成用パターンの開孔部分に滴下し、図3(A)に示すように、下地金属層のPd5−bを100〜500Åエッチングする。この後下地金属層5−a、5−bを一方の共通電極として電流を供給することによりAuメッキで図3(B)の様にバンプ電極7を形成する。
【0014】
次に図4の様に、感光性樹脂膜6を除去溶剤等で除去し、更に下地金属層5−a、5−bをバンプ電極7をマスクにエッチング除去することにより最終的なバンプ電極構造が得られる。
【0015】
このように、第1の実施形態によればバンプ電極形成の電気メッキ直前に感光性樹脂膜の開孔寸法を大きくする工程と下地金属層表面を微量エッチングする工程を設けている。このため、バンプ電極と下地金属の接着面積を大きくできるとともに下地金属層表面の不純物等を除去することによりバンプ電極と下地金属層の密着力が向上し、下地金属層のエッチング時にサイドエッチング量を低減させること、更に発生しても、バンプ電極と下地金属層との密着面積が従来に比べ大きくなること、更に感光性樹脂膜の開孔寸法を大きくした後で、下地金属層表面の不純物等を除去することにより下地金属層の不純物等を除去した面積が大きくなることからバンプ電極のせん断強度を向上させ、バンプ電極形成工程の品質向上が期待できる。
【0016】
また、エッチング液(硝酸,塩酸,硫酸及びこれらの混合液等)をバンプ電極形成用パターンの開孔部分に滴下し、下地金属層のPd5−bを100〜500Åエッチングした後に、下地金属層を陽極とし、金メッキ時使用する陽極を陰極として通常の電解とは逆の電解を下地金属層に与えることにより、下地金属層の表面を100Å程度電解除去してから金メッキを形成してもよい。このようにすると、下地金属層表面をエッチングした後に発生する微量の不純物なども除去することが可能となり、金メッキと下地金属との密着力をより向上することができる。
【0017】
また、エッチング液(硝酸,塩酸,硫酸及びこれらの混合液等)をバンプ電極形成用パターンの開孔部分に滴下し、下地金属層のPd5−bを100〜500Åエッチングした後に、シアンメッキ液中に60秒〜300秒程度(これ以上でも良い)さらすことにより、下地金属層を100Å程度電解除去してから金メッキを形成してもよい。このようにすると、下地金属層表面が平坦化されながらエッチングされるため、バンプ電極形状異常の発生率の低減が期待できる。
【0018】
また、第1の実施形態では、図2(A)に示した感光性樹脂膜を形成し、感光性樹脂膜6に対して溶解作用のある溶剤等をバンプ電極形成用パターンの開孔部分に滴下し、感光性樹脂膜の開孔部を横方向に2〜5μm大きくした後に、バンプ電極と下地金属層の密着面積を大きくし下地金属層表面の酸化膜等の不純物を除去する為の処理としては以下のような工程がある。
【0019】
例えば、金メッキ処理直前に下地金属層を陽極とし、金メッキ時使用する陽極を陰極として通常の電解とは逆の電解を下地金属層に与えることにより、下地金属層の表面を100〜500Å電解除去する。
この直後、同一メッキ槽内で下地金属層5を一方の共通電極として電流を供給することにより、Auメッキでバンプ電極を形成する。このようにすれば、特別な(メッキ前処理用の)設備を設けることなくバンプ電極形成工程の品質向上が期待できる。
【0020】
また、その他の方法としては、金メッキ処理直前にシアンメッキ液にて下地金属層を溶解させるため半導体基板表面をメッキ液中に60秒〜300秒程度(これ以上でも良い)さらしてもよい。これにより、下地金属層が100〜500Å程度溶解除去される。
この直後下地金属層を一方の共通電極として電流を供給することにより、Auメッキでバンプ電極を形成する。このようにすれば、特別な(メッキ前処理用の)設備を設けることなく、バンプ電極形成工程の品質向上が期待できるとともに、下地金属層表面を平坦化しながら微量エッチングするため、バンプ電極形状異常の発生率の低減も可能となり、バンプ電極形成工程の品質向上が期待できるものである。
【0021】
第2の実施形態
図5〜図6は、本発明の第2の実施形態の半導体装置の製造方法を示す断面図であり、第1の実施形態と同一の構成には同一の符号を付し、その説明を省略する。
【0022】
第2の実施形態では、半導体基板1上に図示しない回路素子および酸化膜2を形成する。その後、スパッタ法などによりアルミを全面に形成し、フォトリソ・エッチングによりアルミをパターニングして、バンプ電極を形成すべき位置に、例えば50μm×70μm程度の大きさのアルミ電極パッド3を形成する。その後、CVD法によりSiO2等の絶縁膜を全面に、例えば0.8〜1.4μm程度の膜厚で、表面保護膜4を形成した後、フォトリソ・エッチングによりアルミ電極パッド3上の表面保護膜4を除去して、そのアルミ電極パッド3上にスルーホールを開孔する。
【0023】
次に、半導体基板1の表面全体にスパッタ法等により、複数の下地金属を順次積層形成する。この下地金属層の構成としては、例えばアルミと密着性のよいTi5−a、Auの拡散を防止するためのPd5−bにより形成する。
【0024】
次に、下地金属層Ti5−a、Pd5−b上にポジ型の感光性樹脂膜6を全面に25〜30μm程度の膜厚に被着した後、マスクを用いて、アルミ電極パッド3上の一部の感光性樹脂膜6を露光し、感光性樹脂膜エッチング溶剤に浸して、露光した部位をエッチングし、アルミ電極パッド3よりも20μm程度内側のこのアルミパッド18の上方に、30×50μm程度の開孔を有する感光性樹脂膜6からなるバンプ電極形成用パターンを形成する。ここまでは、第1の実施形態と同様の工程により形成する。
【0025】
次にバンプ電極と下地金属層の密着面積を大きくし更に下地金属層表面の酸化膜等の不純物を除去する為の処理工程として、下地金属層のPd5−bに対して溶解作用のあるエッチング液(硝酸,塩酸,硫酸及びこれらの混合液等)をバンプ電極形成部の開孔部分に滴下し、下地金属層のPd5−bを100〜500Åエッチングする。
【0026】
更にエッチング後の洗浄,乾燥等の処理の際に付着する下地金属層表面の酸化膜等の不純物を除去する為の処理として、金メッキ処理直前に下地金属層5を陽極とし金メッキ時使用する陽極を陰極として通常の電解とは逆の電解を下地金属層5に与えることにより、図5(A)の様に下地金属層Pd5−bの表面を100Å程度電解除去する。
【0027】
この直後、下地金属層Pd5−bを電解除去したメッキ槽内で、下地金属層5を一方の共通電極として電流を供給することにより、Auメッキで図5(B)の様にバンプ電極7を形成する。
【0028】
次に図6の様に、感光性樹脂膜6を除去溶剤等で除去し、更に下地金属層5−a、5−bをエッチング除去することにより最終的なバンプ電極構造が得られる。
【0029】
以上の様に、第2の実施形態によれば下地金属層表面を微量エッチングする工程とメッキ装置内部で電解方向を逆転させることによって下地金属層表面の酸化膜などを除去する工程を設けることにより、バンプ電極と下地金属の接着面積を大きくするとともに、下地金属層表面の不純物等を除去することによるバンプ電極と下地金属層の密着力の向上が可能となる。
【0030】
従って、下地金属層のエッチング時にサイドエッチング量を低減させること、更に発生しても、バンプ電極と下地金属層との密着面積が従来に比べ大きくなることと、下地金属層表面を微量エッチングする工程の後に発生する微量の不純物等も除去する工程を設けたことにより下地金属層との界面に含有する不純物が減少し密着力を向上することが可能となり、バンプ電極のせん断強度を向上させ、バンプ電極形成工程の品質向上が期待できるものである。
【0031】
また、金メッキ処理直前に下地金属層5を陽極とし金メッキ時使用する陽極を陰極として通常の電解とは逆の電解を下地金属層5に与えることにより下地金属を電解除去した後、下地金属層表面を平坦化するための処理として、シアンメッキ液に半導体基板表面を60〜300秒程度(これ以上でもよい)さらすことにより、下地金属層Pd5−bを100Å程度電解除去してもよい。
【0032】
また、エッチング液(硝酸,塩酸,硫酸及びこれらの混合液等)をバンプ電極形成部の開孔部分に滴下し、下地金属層のPd5−bを100〜500Åエッチングする工程を省略し、金メッキ処理直前に下地金属層5を陽極とし金メッキ時使用する陽極を陰極として通常の電解とは逆の電解を下地金属層5に与えることにより下地金属を100〜500Å電解除去した後、下地金属層表面を平坦化するための処理として、シアンメッキ液に半導体基板表面を60〜300秒程度(これ以上でもよい)さらすことにより、下地金属層Pd5−bを100Å程度電解除去してもよい。
【0033】
また、第2の実施形態では、金メッキ処理直前に下地金属層5を陽極とし金メッキ時使用する陽極を陰極として通常の電解とは逆の電解を下地金属層5に与えることにより下地金属を電解除去したが、これに代えて、金メッキ処理直前にシアンメッキ液に半導体基板表面を60〜300秒程度(これ以上でもよい)さらすことにより、下地金属層Pd5−bを100Å程度電解除去してもよい。このようにすれば、メッキ装置の電解方式の切替をすることなく下地金属層の表面を電解除去することができる。また、下地金属層表面を平坦化しながら微量エッチングすることができ、バンプ電極形状異常の発生率の低減も可能となる。
【0034】
第3の実施形態
図7〜図8は、本発明の第3の実施形態の半導体装置の製造方法を示す断面図であり、他の実施形態と同一の構成には同一の符号を付し、その説明を省略する。
【0035】
第3の実施形態では、下地金属層のTi5−a、Pd5−b上に、感光性樹脂膜6を全面に被着した後、アルミ電極パッド3上の一部にバンプ電極形成部の開孔を形成する。
【0036】
この後、下地金属層5を一方の共通電極として電流を供給することにより、図7(A)の様に、Auメッキでバンプ電極7を形成し、感光性樹脂膜6を除去溶剤等で除去する。そして、HNO3(硝酸)とH2SO4(硫酸)とCH3COOH(酢酸)の混合液にて 下地金属層のうちPd5−bのみを選択的にバンプ電極自身をエッチングすることなくエッチング除去する。さらにH22(過酸化水素水)又はフッ化水素酸等でバンプ電極7の接着部以外のTi5−aのみを選択的にエッチング除去することにより図7(B)の様に、最終的なバンプ電極構造が得られる。
【0037】
このため、従来の、バンプ電極をマスクとして、下地金属層とバンプ電極自身の両方を同時にエッチングしていた為エッチング処理時間の経過と共にマスクとなっているバンプ電極自身がエッチングされ下地金属層と密着している面積が減少し、(マスク自体の寸法が減少する為)エッチング後の下地金属層の面積も減少することによる不具合を解消できる。また、バンプ電極を下地金属層エッチング時に常に一定の面積を確保しているマスクとして使用することが可能となり、バンプ電極と下地金属層の密着面積を確保することが可能となる。更に、CH3COOHの効果によってバンプ電極下へのサイドエッチングの発生も抑制出来、バンプ電極と下地金属層の密着面積を常に一定にすることが可能となる。
【0038】
また、Pdを選択的にエッチングしようとする液に関して、エッチング液中のHNO3とH2SO4とCH3COOHそれぞれの濃度と、Pdエッチング速度について図8に示す。この場合、エッチング液の濃度,液量等の作業条件は、バンプ電極形成工程でのPdエッチング時と同じ条件でエッチングを行い、各濃度毎にエッチングされるPdの量を測定することによって求める。図8では、一例として上記エッチング液に関して得られたエッチング液中のHNO3−9%,H2SO4−85%(水−6%)の混合液とCH3COOHの濃度比と、Pdエッチング速度の相関関係をグラフに示す。ここで、それぞれの比率は重量比(wt%)を示している。
【0039】
この図8からエッチング処理時間を短くするためには、HNO3−9%,H2SO4−85%(水−6%)の混合液に対してCH3COOHを35%〜50%の重量比で混合することが望ましい。また、その混合比を40%前後に設定した場合は、そのエッチング速度が著しく向上し、Pdエッチングの作業性が大きく向上することが分かる。(水−6%)の組成の場合Pdに対するエッチング速度が最も速い事が分かる。
【0040】
また、エッチング液の濃度に変化が生じた場合でも、その液中のHNO3,H2SO4,CH3COOHの濃度を分析することにより、Pdエッチングの最適なエッチング時間を容易に設定することができエッチング液を長期間に渡って使用出来ることによる部材費の低減も期待できる。
【0041】
また、第3の実施形態に記載した発明は、第1の実施形態や第2の実施形態において記載した発明に適宜用いることが可能である。すなわち、第1および第2の実施形態において記載した発明によって、バンプ形成までを行い、このバンプをマスクとして下地金属層をエッチングする際に第3の実施形態におけるエッチング液を用いることができる。
【0042】
【発明の効果】
本発明の第1および第2の実施形態に係る半導体装置によれば、バンプ電極と下地金属層との接着面積を大きくできる、あるいは、それらの密着力を向上させることができるため、バンプ電極をマスクに下地金属層をエッチングする際にサイドエッチングを防止でき、また、下地金属層の表面を平坦化しているので、バンプ電極形状異常の発生率の低減が可能となる。
さらに、第3の実施形態によれば、下地金属層をエッチング除去する際にCH3COOHを35%〜50%の重量比で含むエッチング液にて除去するため、バンプ電極自身をエッチングすることなく下地金属層をサイドエッチングの発生を抑制しつつエッチング除去することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す工程図である。
【図2】本発明の第1の実施形態を示す工程図である。
【図3】本発明の第1の実施形態を示す工程図である。
【図4】本発明の第1の実施形態を示す工程図である。
【図5】本発明の第2の実施形態を示す工程図である。
【図6】本発明の第2の実施形態を示す工程図である。
【図7】本発明の第3の実施形態を示す工程図である。
【図8】本発明の第3の実施形態を示す工程図である。
【符号の説明】
1 半導体基板
2 酸化膜
3 アルミ電極パッド
4 表面保護膜
5−a 下地金属層
5−b 下地金属層
6 感光性樹脂膜
7 バンプ電極

Claims (8)

  1. 第1の絶縁層を有する半導体基板の前記第1の絶縁層上に電極パッドを形成する工程と、
    前記電極パッドを含む前記第1の絶縁層上に導電層を形成する工程と、
    前記電極パッドに対応する位置に開孔部を有す第2の絶縁層を前記導電層上に形成する工程と、
    前記開孔部に前記第2の絶縁層に対して溶解作用のある溶剤を供給して、前記第2の絶縁層の前記導電層との界面に広がり部を形成する工程と、
    前記開孔部に露出している前記導電層の表面をエッチングする工程と、
    前記導電層を電極として前記開孔部内にメッキ層を形成する工程と、
    前記第2の絶縁層を除去する工程と、
    前記メッキ層をマスクとして前記導電層を除去する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記開孔部に露出している前記導電層の前記表面をエッチングする工程は、エッチング液を前記導電層の前記表面に供給することにより行なわれることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記開孔部に露出している前記導電層の表面をエッチングする工程は、前記導電層を第1の電極として前記導電層の前記表面を電解除去することにより行なわれ、
    前記導電層を電極として前記開孔部内にメッキ層を形成する工程では、前記導電層を前記第1の電極とは反対の電極である第2の電極とすることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記開孔部に露出している前記導電層の前記表面をエッチングする工程は、シアン浴のメッキ液に前記導電層の前記表面をさらすことにより行なわれることを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記メッキ層はAuを材料とすることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記導電層は、第1の導電層と前記第1の導電層上に形成された第2の導電層とを備えることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第1の導電層の材料はTiであり、前記第2の導電層の材料はPdであることを特徴とする請求項6記載の半導体装置の製造方法。
  8. 前記メッキ層をマスクとして前記導電層を除去する工程は、前記第1の導電層を選択的に除去する工程と、前記第2の導電層を選択的に除去する工程とを備えることを特徴とする請求項6又は7のいずれかに記載の半導体装置の製造方法。
JP06896198A 1998-03-18 1998-03-18 半導体装置の製造方法 Expired - Fee Related JP4045007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06896198A JP4045007B2 (ja) 1998-03-18 1998-03-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06896198A JP4045007B2 (ja) 1998-03-18 1998-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11274201A JPH11274201A (ja) 1999-10-08
JP4045007B2 true JP4045007B2 (ja) 2008-02-13

Family

ID=13388794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06896198A Expired - Fee Related JP4045007B2 (ja) 1998-03-18 1998-03-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4045007B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10156054C2 (de) * 2001-11-15 2003-11-13 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP2014157906A (ja) * 2013-02-15 2014-08-28 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JPH11274201A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
US7008867B2 (en) Method for forming copper bump antioxidation surface
JP3886712B2 (ja) 半導体装置の製造方法
KR100279323B1 (ko) 집적 회로에서 금속 와이어를 제공하는 방법
JP3413020B2 (ja) 半導体装置の製造方法
US6297140B1 (en) Method to plate C4 to copper stud
JP4551229B2 (ja) 半導体装置の製造方法およびエッチング液
JP4045007B2 (ja) 半導体装置の製造方法
JP3184180B2 (ja) Ti−Wの選択的エッチング液及びそのエッチング方法
JP4797368B2 (ja) 半導体装置の製造方法
JP3561582B2 (ja) 半導体装置の製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JP4134770B2 (ja) 半導体装置およびその製造方法
JPH04217324A (ja) 半導体装置の製造方法
JP3546317B2 (ja) バンプ電極製造方法
JPS59121954A (ja) 半導体装置の製造方法
JP3958221B2 (ja) 半導体装置およびその製造方法
JP4157693B2 (ja) 半導体装置及びその製造方法
JP2531373B2 (ja) 半導体装置の製造方法
JP2005290444A (ja) 金電解剥離液及びそれを用いた電解剥離方法
JP2000049181A (ja) 半導体装置および半導体装置の製造方法
JP2002076046A (ja) 半導体装置の製造方法
US7524432B2 (en) Metal pattern forming method
JPH07201860A (ja) バンプ形成方法
JPH09213700A (ja) バンプ電極の製造方法
JPH04125932A (ja) バンプの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees