JP3561582B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3561582B2 JP3561582B2 JP24642096A JP24642096A JP3561582B2 JP 3561582 B2 JP3561582 B2 JP 3561582B2 JP 24642096 A JP24642096 A JP 24642096A JP 24642096 A JP24642096 A JP 24642096A JP 3561582 B2 JP3561582 B2 JP 3561582B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- underlying metal
- forming
- bump electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、バンプ電極を有する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、ノート型パソコン、液晶テレビ(以下、LCDと呼ぶ)、液晶プロジェクタなどに使われている液晶ディスプレイは、高精細化、狭額縁化、低コスト化への対応が図られている。これに伴い、LCDドライバICの実装は、テープキャリアパッケージ(以下、TCPと呼ぶ)を使う方法が主流である。
これは、TCPが、小型化、薄型化、軽量化に適したパッケージであるばかりでなく、高精細パターニングで配線が形成されたフィルムキャリアを用いることにより、ドライバICをLCDパネルにファインピッチで多出力の実装が容易にできるからである。TCPは、バンプ電極をIC上に形成し、テープキャリアのインナーリードとバンプ電極とをインナーリードボンディングしたものである。
図3(A)〜(D)は、従来の半導体装置の製造方法を示す断面図である。
【0003】
この半導体装置の製造方法では、以下の工程(a)〜(d)が行われる。
(a) 図3(A)の工程
半導体基板1に形成された酸化膜2上のバンプ電極を形成すべき位置に、Al電極パッド3を形成する。そして、表面保護膜4を形成した後、Al電極パッド3上にスルーホール5を開孔する。
(b) 図3(B)の工程
半導体基板1の表面全体にスパッタ法等により、複数の下地金属層6を順次積層形成する。この下地電極6の構成としては、Ti−Au、Ti−Pt、Ti/W−Au、Ti/W−Pt、Cr−Cu、Cr−Ni−Auなどが用いられる。ここでは、例として、Ti/W6aとPd6bとして説明する。
(c) 図3(C)の工程
下地金属層Ti/W6a、Pd6b上に感光性樹脂膜7を全面に被着した後、Al金属パッド3上の一部にバンプ形成用のパターンを感光性樹脂膜エッチング溶剤でエッチングし、形成する。
次に、下地金属層6を一方の共通電極として、一定の電流を供給することによりAu、Cu、又は半田等を電気メッキにより電着させて、バンプ電極8を形成する。ここでは、一例として、Auを材料として説明する。
(d) 図3(D)の工程
感光性樹脂膜7を除去溶剤などで除去した後、バンプ電極8をマスクとしてこのパンプ電極8で覆われた以外の下地金属層6をウェットエッチング除去することにより、最終的な電極構造が得られる。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法では、以下のような課題があった。
バンプ電極8を形成した後に、このバンプ電極8をエッチングマスクとして該バンプ電極8で覆われた以外の複数層の下地金属層6をエッチング除去する必要がある。このエッチングの際に、バンプ電極8の寸法より内側まで下地金属層16がエッチングされる(以下、サイドエッチングと呼ぶ)現象が起こる。そのため、バンプ電極8と下地金属層6との接触面積が減少して、インナーリードとそのバンプ電極8とをインナーリードボンディングする際に発生する応力による剪断強度が低下するという問題点があった。
【0005】
【課題を解決するための手段】
本発明は、前記課題を解決するために、半導体装置の製造方法において、絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、前記電極パッドと電気的に接続する導電性の下地金属層を全面に形成する工程と、前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成予定領域に欠損部を有する絶縁性のバンプ電極形成用パターンを形成する工程と、前記下地金属層上にバンプ電極を形成する工程と、前記バンプ電極の周囲に隙間を有する下地金属保護層形成用パターンを形成する工程と、下地金属保護層を前記隙間に位置する前記下地金属層上に形成する工程と、前記下地金属保護層形成用パターンを除去する工程と、前記下地金属保護層をエッチングマスクとして前記下地金属層をエッチング除去する工程とを施す。
以上のように本発明を構成したので、バンプ電極を形成した後に、バンプ電極の周囲に隙間を設けて、この隙間に位置する下地金属層上に下地金属保護層を形成する。この下地金属保護層をエッチングマスクとして、下地金属層をエッチング除去する。この時、下地金属層のサイドエッチングが開始される部位は、バンプ電極の直下の下地金属層よりも外側になるので、バンプ電極の直下の下地金属層がエッチングされることがなくなる。
【0006】
【発明の実施の形態】
第1の実施形態
図1(A)〜(C)及び図2(A)〜(C)は、本発明の第1の実施形態の半導体装置の製造方法を示す断面図である。
以下、図1(A)〜(C)及び図2(A)〜(C)を参照しつつ、本第1の実施形態の半導体装置の製造方法の工程(a)〜(f)を説明する。
(a) 図1(A)の工程
半導体基板11上に、CVD法により酸化膜12を形成した後、LCDドライバICなどの半導体装置を形成する。スパッタ法などによりAlを全面に形成し、フォトリソ・エッチングによりAlをパターニングして、バンプ電極を形成すべき位置に、例えば、50μm×70μm程度の大きさのAl電極パッド13を形成する。
CVD法によりSiO2 などの絶縁膜を全面に、例えば、0.8〜1.4μm程度の膜厚で、表面保護膜14を形成した後、フォトリソ・エッチングによりAl電極パッド13上の表面保護膜14を除去して、そのAl電極パッド13上にスルーホール15を開孔する。
(b) 図1(B)の工程
半導体基板11の表面全体にスパッタ法等により、複数の下地金属層を順次積層形成する。この下地金属層の構成としては、例えば、Alと密着性の良いTi/W16a、Auの拡散を防止するためのPd16bにより構成する。
【0007】
(c) 図1(C)の工程
下地金属層Ti/W16a、Pd16b上にポジ形の感光性樹脂膜を全面に25〜30μm程度の膜厚に被着した後、マスクを用いて、Al電極パッド13上の一部の感光性樹脂膜を露光し、感光性樹脂膜エッチング溶剤に浸して、露光した部位をエッチング(現像)し、Al電極パッド13よりも20μm程度内側のこのAl電極パッド18の上方に、30μm×50μm程度の欠損部を有するバンプ電極形成用パターン17を形成する。
次に、下地金属層Ti/W16a、Pd16bを一方の陰極の共通電極として、半導体基板11をシアン化金カリウムまたは亜流酸金ナトリウムなどのメッキ溶液に浸して、例えば、1A/dm2 程度の一定の電流を供給することにより、Auメッキで、例えば、高さが15〜20μm程度のバンプ電極18を形成する。
(d) 図2(A)の工程
マスクを用いてバンプ電極形成用パターン17の欠損部の周辺の感光性樹脂膜を、例えば、5μm程度露光し、感光性樹脂膜エッチング溶剤に浸して、露光した部位をエッチングして、そのバンプ電極形成用パターン17よりも各寸法が5μm程度大きい下地金属保護層形成用パターン17aを形成する。
(e) 図2(B)の工程
再度、下地金属層Ti/W16a、Pd16bを一方の陰極の共通電極として、半導体基板11をメッキ溶液に浸して、一定の電流(例えば、1A/dm2 )を供給することにより、Auメッキで、バンプ電極18の周囲の隙間に、1μm以下の膜厚(この膜厚は、下地金属層Ti/W16a、Pd16bの膜厚により決定する)の下地金属保護層19を形成する。この際に、バンプ電極18上にも同量のAuメッキが施される。
【0008】
(f) 図2(C)の工程
下地金属保護層形成用パターン17aを除去溶剤等で除去し、さらに、下地金属保護層19をマスクとして、下地金属層Pd16b、Ti/W16aをエッチング溶液に浸して、ウェットエッチング除去した後、下地金属保護層19を必要に応じてエッチング除去するとにより最終的なバンプ電極構造が得られる。
この時、下地金属層Pb16bは、下地金属保護層19により被膜されているので、下地金属層Pd16b、Ti/W16aのサイドエッチングが行われる部位がバンプ電極18の直下よりも外側となり、このバンプ電極18の下部の下地金属層Pd16bがエッチングされることがなくなる。
そして、例えば、テープキャリアのインナーリードとバンプ電極18をインナーリードボンディングして、実装を終了する。
以上説明したように、本第1の実施形態によれば、バンプ電極18の周辺の下地金属層Pd16bの表面及びバンプ電極18の全面に下地金属保護層19を設けることにより、下地金属層Ti/W16aのエッチング時にサイドエッチングといわれるバンプ電極18の寸法より内側まで、下地金属層Ti/W16a、Pd16bがエッチングされる現象が起こらない。そのため、バンプ電極18と下地金属層Ti/W16a、Pd16bとの接着面積を常に一定に保つことが可能となり、バンプ電極18形成工程の品質の向上や歩留まりの向上が期待できる。
【0009】
第2の実施形態
図4(A)〜(D)は、本発明の第2の実施形態の半導体装置の製造方法を示す断面図である。
以下、図4(A)〜(D)を参照しつつ、本第2の実施形態の半導体装置の製造方法の工程(a)〜(d)を説明する。
(a) 図4(A)の工程
図1(A)の工程と同様に、半導体基板11上に酸化膜12を形成し、この酸化膜12上のバンプ電極を形成すべき位置にAl電極パッド13を形成する。表面保護膜14を形成した後、Al電極パッド13上の表面保護膜14を除去して、そのAl電極パッド13上にスルーホール15を開孔する。
(b) 図4(B)の工程
図1(B)の工程と同様に、半導体基板11の表面全体に、複数の下地金属層Ti/W16a、Pd16bを形成する。
【0010】
(c) 図4(C)の工程
下地金属層16b上に感光性樹脂膜を全面に被着した後、マスクを用いて露光し、Al電極パッド13上の一部の感光性樹脂膜を感光性樹脂膜エッチング溶剤でエッチングして、そのAl電極パッド13上の一部に欠損部を有するバンプ電極形成用パターン17を形成する。
次に、下地金属層Ti/W16a、Pd16bを一方の共通電極として被メッキ面積(バンプ電極を形成する感光性樹脂膜パターン)当たりの電流量(これを電流密度と呼ぶ)を、その後バンプ電極を形成する際のAuメッキ時の電流量の2〜3倍(例えば、2.5A/dm2 ))に設定し、30〜60秒電流供給する。この時のバンプ電極形成用パターン17の面積(被メッキ面積)に対して供給される電流量が過剰であるため、バンプ電極形成用パターン17の欠損部以外にもAuメッキが成長しようと力が加わる。この作用が最も強いのは、バンプ電極形成用パターンに隣接する感光性樹脂膜であり、このパターンを中心にAuメッキが感光性樹脂膜を押しのけて横方向にも成長するので、1μm以下の膜厚の下地金属保護層29が形成される。
その後、下地金属層Ti/W16a、Pd16bを一方の陰極の共通電極として、半導体基板11をメッキ溶液に浸して、下地金属保護層29を形成した際の電流密度の1/3〜1/2の電流供給(例えば、1A/dm2 )を一定時間行うことにより、Auメッキをし、下地金属保護膜29上にバンプ電極18を形成する。この時の電流量は、下地金属保護層29を形成した時の電流量より低くなっているので、過剰な電流は与えられておらず、メッキの横方向への成長も抑えることができる。
【0011】
(d) 図4(D)の工程
バンプ電極形成用パターン17を除去溶剤などで除去する。次に、下地金属保護層29及びバンプ電極18をエッチングマスクとして下地金属層Ti/W16a、Pd16bをウェットエッチングにより除去する。そして、下地金属保護層29を必要に応じてエッチング除去することにより最終的なバンプ電極構造が得られる。
以上説明したように、本第2の実施形態によれば、第1の実施形態と同様の利点がある上、メッキ時に供給する電流量を調整することにより下地金属保護層29を形成するため、第1の実施形態で行った感光性樹脂膜の再エッチング工程及び再メッキ工程を削減することが可能となり、工程の簡略化が可能となり、製造コストを削減できる。
【0012】
第3の実施形態
図5(A)〜(C)は、本発明の第3の実施形態の半導体装置の製造方法を示す断面図、図6は、図5(A)中のA部拡大図である。
以下、図5(A)〜(C)及び図6を参照しつつ、本第3の実施形態の半導体装置の製造方法の工程(a)〜(c)を説明する。
(a) 図5(A)の工程
図1(A)の工程と同様にして、半導体基板11上に酸化膜12を形成した後、この酸化膜12上のバンプ電極を形成すべき位置にAl電極パッド13を形成する。表面保護膜14を形成した後、Al電極パッド13上の該表面保護膜14を除去し、該Al電極パッド13上にスルーホールを開孔する。
図1(B)の工程と同様にして、半導体基板11の表面全体に、複数の下地金属層Ti/W16a、Pd36bを順次積層形成する。
図1(C)の工程と同様にして、下地金属層Ti/W16a、Pd36b上に感光性樹脂膜を全面に被着した後、Al電極パッド13上の一部に欠損部を有するバンプ電極形成用パターン17を感光性樹脂膜エッチング溶剤でエッチングして形成する。
次に、下地金属層Ti/W16a、Pd36bに対して、その後行うバンプ電極形成のためのAuメッキ時とは逆の電流(逆電解:+と−とを入れ替える)を、例えば、50〜60mA程度かけることにより、下地金属層Pd36bの表面を微量電解除去し、図6に示すようにバンプ電極形成用パターン17のエッジ部と下地金属層Pd36bとの界面に、下地金属保護層用パターンの隙間36を形成する。
【0013】
(b) 図5(B)の工程
下地金属層Ti/W16a、Pd36bを一方の陰極の共通電極として、半導体基板11をメッキ溶液に浸して、一定の電流(例えば、1A/dm2 )を供給することによりAuを電気メッキ法により電着させる。この際、メッキ前の逆電解で形成した下地金属保護層用パターンの隙間36に最初にメッキが電着し、その後、バンプ電極18にも連続して電着されることになるので、下地金属保護層39とバンプ電極18とが同時に形成される。
(c) 図5(C)の工程
バンプ電極形成用パターン17を除去溶剤で除去する。その後、下地金属保護層39及びバンプ電極18をエッチングマスクとして、下地金属層Ti/W16a、Pd36bをウェットエッチングして除去する。
この時、バンプ電極18の直下の周囲の下地金属層Ti/W16a、Pd36bは、下地金属保護層39に被膜されているので、そのバンプ電極18の直下の周囲の下地金属層Ti/W16a、Pb36bがサイドエッチングされることがなくなる。下地金属保護層39を必要に応じてエッチング除去することにより、最終的なバンプ電極構造が得られる。
【0014】
以上説明したように、本第3の実施形態によれば、メッキ処理前に下地金属層Pd36bの表面に電解をかけ、感光性樹脂膜と下地金属層Pd36bの表面との界面に隙間36を作り、その部分に下地金属保護層39を形成するので、その電解除去時の電流量、時間などで下地金属保護層39の大きさ及び厚さを制御することが可能となる。
よって、第2の実施形態で発生する下地金属保護層29の大きさのバラツキによる下地金属層Ti/W16a、Pd36b及び下地金属保護層29のエッチング処理条件のバラツキなどを解決することが可能であり、第2の実施形態に比べてさらに高信頼性が期待できる。
【0015】
第4の実施形態
図7(A)〜(C)は、本発明の第4の実施形態の半導体装置の製造方法を示す断面図、図8は、図7(A)中のA部拡大図である。
以下、図7(A)〜(C)及び図8を参照しつつ、本第4の実施形態の半導体装置の製造方法の工程(a)〜(c)を説明する。
(a) 図7(A)の工程
図1(A)の工程と同様にして、半導体基板11上に形成した酸化膜12上のバンプ電極を形成すべき位置にAl電極パッド13を形成する。表面保護膜14を形成した後、Al電極パッド13上の表面保護膜14を除去し、そのAl電極パッド13上にスルーホールを開孔する。
図1(B)の工程と同様にして、半導体基板11の表面全体に、複数の下地金属層Ti/W16a、Pd16bを順次堆積する。
図1(C)の工程と同様にして、下地金属層Ti/W16a、Pd16b上に感光性樹脂膜を全面に被着した後、Al電極パッド13上の一部にバンプ電極形成用パターンを感光性樹脂膜エッチング溶剤でエッチングして形成する。
再度、露光後の感光性樹脂膜エッチング溶剤をバンプ電極形成用パターンの欠損部のエッジ部に滴下し(例えば、半導体基板11の中心に感光性樹脂膜エッチング溶剤を被着させておき、半導体基板11を回転させることによって滴下し)、バンプ電極形成用パターン内部の感光性樹脂膜を横方向にエッチングする。そして、バンプ電極形成用パターンのエッジ部と下地金属層Pd16bとの界面に隙間47aを形成し、図8に示すように下地金属保護層形成用パターン47を形成する。
通常、バンプ電極形成用パターンは、露光・現像後のものであるが感光性樹脂膜エッチング溶剤による膜減りという現象が生じるため、感光性樹脂膜エッチング溶剤によって微量に露光・現像後の感光性樹脂膜がエッチングされる。
【0016】
(b) 図7(B)の工程
下地金属層Ti/W16a、Pd16bを陰極の一方の共通電極として、半導体基板11をメッキ液に浸して、一定の電流(例えば、1A/dm2 )を供給し、Auを電気メッキ法により電着させることにより、下地金属保護層49とバンプ電極18とを形成する。
(c) 図7(C)の工程
下地金属保護層形成用パターン47を除去溶剤で除去し、その後、下地金属保護層49をエッチングマスクとして、下地金属層Ti/W16a、Pd16bをウェットエッチングにより除去する。そして、下地金属保護層49を必要に応じてエッチング除去することにより、最終的なバンプ電極構造が得られる。
以上説明したように、本第4の実施形態によれば、メッキ処理前に既に形成されているバンプ電極形成用の感光性樹脂膜パターンの内部を感光性樹脂膜エッチング溶剤でエッチングし、そのエッチングされたパターンに下地金属保護層49を形成する方法であるので、第3の実施形態で必要なメッキ装置に逆電解の機構を設ける必要がなくなり、第3の実施形態と同様の利点に加えて、更に、設備にかかるコストを削減することが期待出来る。
【0017】
なお、本発明は、上記実施形態に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
(1) 第1〜第4の実施形態では、感光性樹脂膜を用いてバンプ電極形成用パターンを形成する例を説明したが、例えば、SiO2 や窒化膜などの絶縁性膜を成膜して、フォトリソ・エッチングによりパターニングして形成してもよい。 (2) 第2の実施形態では、メッキ開始時の電流密度を高くし、バンプ電極形成用パターン周辺の感光性樹脂膜と下地金属層Pd16bとの界面にメッキ成長させる例を説明したが、高電流密度を加えることなくメッキ処理前にメッキ液中に半導体基板11を長時間(例えば、30分)浸すことによって感光性樹脂膜がメッキ液中の水分を吸収し膨潤(ふやけた状態)するので、下地金属層Pd16bとの密着力が低下する作用を生む。
それにより、メッキ液がバンプ電極形成用パターン17周辺の感光性樹脂膜と下地金属層Pb16bの界面に染み込む。この状態で通常の電流密度でメッキ処理を行えば、メッキはバンプ電極形成用パターン17の周辺の下部にも成長するので、下地金属保護層29を形成することができる。
【0018】
一般的にメッキ液には使用可能な電流密度の範囲があり、その範囲外ではメッキ外観形状の異常やメッキ液成分の分解などの不具合が発生するが、メッキ開始時に高電流密度によるメッキ処理を行わなくてもよいので、第2の実施形態に比べて、さらに高歩留り、高品質、低コスト(メッキ液の使用期間が長くなるのでランニングコストが安くなる(メッキする際の電流量が多ければ、それだけメッキ液の劣化が大きい))などが期待できる。
上記は、メッキ液中に長時間浸すことでバンプ電極形成用パターン17周辺の感光性樹脂膜と下地金属層Pd16bとの界面にメッキ液を染み込ませる方法を説明したが、同様の利点を得るために、メッキ液を染み込ませるのに必要な時間(例えば、30分程度)と同じ時間メッキ処理を行うことで、メッキをしながら感光性樹脂が膨潤し密着力を低下させバンプ電極形成用パターン17周辺の感光性樹脂膜と下地金属層Pd16bとの界面にメッキ液が染み込んだ後でメッキを成長させ、下地金属保護層29を形成することができる。
さらに、メッキ時間を長くしたため、供給する電流密度は目標とするバンプ電極の高さに応じて下げる必要があるので、上記例や第2の実施形態と比べ、メッキ成長速度が遅くなり結晶の緻密なメッキ状態が得られ、半導体基板11内のバンプ電極18の高さのバラツキを少なくすることが可能となる。よって、上記例の利点に加え、さらに高品質が得られるという利点がある。
【0019】
(3) 第3の実施形態では、下地金属保護層39を形成するためにメッキ処理前、下地金属層Pd36bの表面にメッキ時とは逆の電解をかけてこの下地金属層Pd36bの表面を電解除去し、感光性樹脂膜と該下地金属層Pd36bとの界面に隙間36を作り、その部分に下地金属保護層39を形成する実施の形態を説明したが、これに限定されない。例えば、逆電解をかけずに、メッキ処理前にバンプ電極形成用パターン17の欠損部の下地金属層Pd36bの表面及びパターン周辺の該下地金属層Pd36bに対して、その後の工程で使用するウェットエッチングと同じ方法で微量のエッチングを行った場合も、第3の実施形態と同様なバンプ電極形成用パターン17と下地金属層Pd36bの表面との界面に隙間36を作り、その部分に下地金属保護層39を形成することが可能になる。この場合、第3の実施形態の逆電解で形成する場合に比べ、短時間で下地金属層用の隙間36を形成することができるので、製造コストを削減することが可能となる。
【0020】
(4) 第4の実施形態では、下地金属保護層49を形成するために、メッキ処理前にバンプ電極形成用パターンの内部の感光性樹脂膜をエッチングして下地金属層の表面に下地金属保護層形成用パターン47を形成した後、下地金属保護層49を形成する実施形態を説明したが、これに限定されない。例えば、バンプ電極形成用パターンの内部の感光性樹脂膜をエッチングすることなく、メッキ処理前に感光性樹脂膜表面を熱処理し硬化させることで、感光性樹脂膜内の一部の成分を揮発させ感光性樹脂膜表面の体積を減少させる。
この際に、感光性樹脂膜の表面に張力が発生し、感光性樹脂膜の端部には内側に引っ張られる応力が加わる。この作用により、半導体基板11上に形成された全てのバンプ電極形成用パターン周辺の感光性樹脂膜は、下地金属層Pd16b表面から浮き上がり、感光性樹脂膜と下地金属層Pd16bの界面に隙間47aができる。
この隙間47aに下地金属保護層49を形成することが可能となる。この場合に、第4の実施形態の様に、バンプ電極形成用の各感光性樹脂膜パターン内に感光性樹脂膜エッチング溶剤を滴下させる必要がなくなるので、短時間で処理することが可能となる上、感光性樹脂膜エッチング溶剤の使用量を削減することが可能となり、製造コストを削減することが可能となる。
【0021】
【発明の効果】
以上詳細に説明したように、第1〜第8の発明によれば、バンプ電極形成用のパターンのエッジ部の底部の下地金属層上に下地金属保護層を形成するので、この下地金属保護層をエッチングマスクとして、下地金属層をエッチング除去するする。これにより、下地保護層のサイドエッチが開始される部位が、バンプ電極の直下の下地金属層よりも外側となるので、バンプ電極の直下の下地金属層がサイドエッチされることがなくなり、バンプ電極形成工程の品質の向上や歩留まりが向上するという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体装置の製造方法を示す断面図(その1)である。
【図2】本発明の第1の実施形態の半導体装置の製造方法を示す断面図(その2)である。
【図3】従来の半導体装置の製造方法を示す断面図である。
【図4】本発明の第2の実施形態の半導体装置の製造方法を示す断面図である。
【図5】本発明の第3の実施形態の半導体装置の製造方法を示す断面図である。
【図6】図5(A)中のA部拡大図である。
【図7】本発明の第4の実施形態の半導体装置の製造方法を示す断面図である。
【図8】図7(A)中のA部拡大図である。
【符号の説明】
11 半導体基板
12 酸化膜
13 Al電極パッド
14 表面保護膜
15 スルーホール
16a 下地金属層Ti/W
16b,36b 下地金属層Pd
17 バンプ電極形成用パターン
17a,47 下地金属保護層形成用パターン
18 バンプ電極
19,29,39,49 下地金属保護層
36,47a 隙間
Claims (8)
- 絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、
前記電極パッドと電気的に接続する下地金属層を全面に形成する工程と、
前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成予定領域に欠損部を有する絶縁性のバンプ電極形成用パターンを形成する工程と、
前記下地金属層を共通電極として前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面が横方向にメッキされる第1の電流密度で電気メッキ法により前記界面に下地金属保護層を形成する工程と、
前記下地金属層を共通電極として前記第1の電流密度よりも小さく縦方向のみにメッキされる第2の電流密度で電気メッキ法によりバンプ電極を形成する工程と、
前記バンプ電極形成用パターンを除去する工程と、
前記下地金属保護層をエッチングマスクとして前記下地金属層をエッチング除去する工程とを、
施すことを特徴とする半導体装置の製造方法。 - 絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、
前記電極パッドと電気的に接続する下地金属層を全面に形成する工程と、
前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成領域に欠損部を有する感光性樹脂膜からなるバンプ電極形成用パターンを前記感光性樹脂膜の露光・現像により形成する工程と、
前記半導体基板を水溶液に浸し、前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面の前記感光性樹脂膜が前記水溶液中の水分を吸収して膨潤させる工程と、
前記下地金属層を共通電極として前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面の前記下地金属層上には下地金属保護層を形成し、かつ、前記バンプ電極形成用パターンの前記欠損部の前記下地金属層上にはバンプ電極を形成する工程と、
前記バンプ電極形成用パターンを除去する工程と、
前記下地金属保護層及び前記バンプ電極をエッチングマスクとして前記下地金属層をエッチング除去する工程とを、
施すことを特徴とする半導体装置の製造方法。 - 絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、
前記電極パッドと電気的に接続する下地金属層を全面に形成する工程と、
前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成領域に欠損部を有する感光性樹脂膜からなるバンプ電極形成用パターンを前記感光性樹脂膜の露光・現像により形成する工程と、
前記半導体基板を水溶液に浸し、前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面の前記感光性樹脂膜が前記水溶液中の水分を吸収して膨潤させる工程と、
前記下地金属層を共通電極として、前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面の前記感光性樹脂膜がメッキ液中の水分を吸収して膨潤して前記界面の前記下地金属層上が横方向にメッキされるまで時間をかけてメッキ処理を行い、前記界面の前記下地金属層上には下地金属保護層を形成し、かつ、前記バンプ電極形成用パターンの前記欠損部の前記下地金属層上にはバンプ電極を形成する工程と、
前記バンプ電極形成用パターンを除去する工程と、
前記下地金属保護層及び前記バンプ電極をエッチングマスクとして前記下地金属層をエッチング除去する工程とを、
施すことを特徴とする半導体装置の製造方法。 - 絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、
前記電極パッドと電気的に接続する下地金属層を全面に形成する工程と、
前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成予定領域に欠損部を有する絶縁性のバンプ電極形成用パターンを形成する工程と、
前記下地金属層を陽極の共通電極として電気メッキ法により前記下地金属層の表面を電解させて、前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面に隙間を形成する工程と、
前記下地金属層を陰極の共通電極として前記隙間に位置する前記下地金属層上には下地金属保護層を形成し、かつ、前記バンプ電極形成用パターンの前記欠損部に位置する前記下地金属層上にはバンプ電極を形成する工程と、
前記バンプ電極形成用パターンを除去する工程と、
前記下地金属保護層をエッチングマスクとして前記下地金属層をエッチング除去する工程とを、
施すことを特徴とする半導体装置の製造方法。 - 絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、
前記電極パッドと電気的に接続する下地金属層を全面に形成する工程と、
前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成予定領域に欠損部を有する絶縁性のバンプ電極形成用パターンを形成する工程と、
前記バンプ電極形成用パターンをマスクとしてウェットエッチングにより下地金属層の表面をエッチングして、前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面に隙間を形成する工程と、
前記下地金属層を陰極の共通電極として前記隙間に位置する前記下地金属層上には下地金属保護層を形成し、かつ、前記バンプ電極形成用パターンの前記欠損部に位置する前記下地金属層上にはバンプ電極を形成する工程と、
前記バンプ電極形成用パターンを除去する工程と、
前記下地金属保護層をエッチングマスクとして前記下地金属層をエッチング除去する工程とを、
施すことを特徴とする半導体装置の製造方法。 - 絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、
前記電極パッドと電気的に接続する下地金属層を全面に形成する工程と、
前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成予定領域に欠損部を有する絶縁性のバンプ電極形成用パターンを形成する工程と、
前記バンプ電極形成用パターンの前記欠損部に前記バンプ電極形成用パターンを微量に除去するエッチング液を滴下して、前記バンプ電極形成用パターンのエッジ部をエッチングし、前記エッジ部と前記下地金属層との界面に隙間を形成する工程と、
前記下地金属層を共通電極として前記隙間に位置する前記下地金属層上には下地金属保護層を形成し、かつ、前記バンプ電極形成用パターンの前記欠損部に位置する前記下地金属層上にはバンプ電極を形成する工程と、
前記バンプ電極形成用パターンを除去する工程と、
前記下地金属保護層をエッチングマスクとして前記下地金属層をエッチング除去する工程とを、
施すことを特徴とする半導体装置の製造方法。 - 前記バンプ電極形成用パターンは、
感光性樹脂膜の露光及び感光性樹脂膜エッチング溶剤により前記感光性樹脂膜をエッチング除去して形成し、
前記隙間は、
前記欠損部に前記感光性樹脂膜エッチング溶剤を滴下して形成したことを特徴とする請求項6記載の半導体装置の製造方法。 - 絶縁膜を有する半導体基板の前記絶縁膜上に電極パッドを形成する工程と、
前記電極パッドと電気的に接続する下地金属層を全面に形成する工程と、
前記下地金属層上に前記電極パッド上方の一部のバンプ電極形成領域に欠損部を有し、熱硬化する感光性樹脂からなるバンプ電極形成用パターンを形成する工程と、
前記バンプ電極形成用パターンを熱硬化させて、前記バンプ電極形成用パターンのエッジ部と前記下地金属層との界面に隙間を形成する工程と、
前記下地金属層を共通電極として前記隙間に位置する前記下地金属層上には下地金属保護層を形成し、かつ、前記バンプ電極形成用パターンの前記欠損部に位置する前記下地金属層上にはバンプ電極を形成する工程と、
前記バンプ電極形成用パターンを除去する工程と、
前記下地金属保護層をエッチングマスクとして前記下地金属層をエッチング除去する工程とを、
施すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24642096A JP3561582B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24642096A JP3561582B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1092830A JPH1092830A (ja) | 1998-04-10 |
JP3561582B2 true JP3561582B2 (ja) | 2004-09-02 |
Family
ID=17148222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24642096A Expired - Fee Related JP3561582B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3561582B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69942669D1 (de) * | 1998-10-05 | 2010-09-23 | Semitool Inc | Submikrone metallisierung unter verwendung elektrochemischer beschichtung |
JP4497601B2 (ja) * | 1999-11-01 | 2010-07-07 | シャープ株式会社 | 液晶表示装置の製造方法 |
JP4843229B2 (ja) * | 2005-02-23 | 2011-12-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP4247690B2 (ja) | 2006-06-15 | 2009-04-02 | ソニー株式会社 | 電子部品及その製造方法 |
JP2013004921A (ja) * | 2011-06-21 | 2013-01-07 | Shinko Electric Ind Co Ltd | 突起電極の製造方法 |
-
1996
- 1996-09-18 JP JP24642096A patent/JP3561582B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1092830A (ja) | 1998-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218281B1 (en) | Semiconductor device with flip chip bonding pads and manufacture thereof | |
US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
USRE48421E1 (en) | Flip chip and method of making flip chip | |
KR100288405B1 (ko) | 반도체 칩에 대한 전기적 접착 방법 및 그 장치 | |
JP3561582B2 (ja) | 半導体装置の製造方法 | |
US7045894B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
JPH02253628A (ja) | 半導体装置の製造方法 | |
JPH0574778A (ja) | バンプおよびその形成方法 | |
JP4045007B2 (ja) | 半導体装置の製造方法 | |
JP2721580B2 (ja) | 半導体装置の製造方法 | |
JPH04217324A (ja) | 半導体装置の製造方法 | |
JP4038985B2 (ja) | 半導体装置用テープキャリア | |
JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
JP3119352B2 (ja) | 半導体装置のメッキ構造体形成方法 | |
JP3074023B2 (ja) | 半導体装置の製造方法 | |
JPH02277242A (ja) | 半導体装置の製造方法 | |
JPH08213402A (ja) | 半導体装置の製造方法 | |
JPH10199886A (ja) | 半導体装置及びその製造方法 | |
JPH065609A (ja) | バンプ形成方法 | |
JP3049872B2 (ja) | 半導体装置の製造方法 | |
KR930008868B1 (ko) | 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법 | |
JPS60140737A (ja) | 半導体装置の製造方法 | |
US6599834B2 (en) | Process of manufacturing a semiconductor device with an electroplated wiring layer | |
CN112885799A (zh) | 半导体结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |