JPH08213402A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08213402A
JPH08213402A JP7037779A JP3777995A JPH08213402A JP H08213402 A JPH08213402 A JP H08213402A JP 7037779 A JP7037779 A JP 7037779A JP 3777995 A JP3777995 A JP 3777995A JP H08213402 A JPH08213402 A JP H08213402A
Authority
JP
Japan
Prior art keywords
layer
plating
forming
solder
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7037779A
Other languages
English (en)
Other versions
JP3493531B2 (ja
Inventor
Shigeru Yokoyama
茂 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP03777995A priority Critical patent/JP3493531B2/ja
Publication of JPH08213402A publication Critical patent/JPH08213402A/ja
Application granted granted Critical
Publication of JP3493531B2 publication Critical patent/JP3493531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 銅メッキ層と半田メッキ層とからなる突起電
極を形成する際に、半導体基板の外周部上に形成される
不要な半田メッキ層を容易に除去する。 【構成】 接続パッド34に対応する部分における下地
金属層形成用層35上に銅メッキ層38を形成した後、
メッキレジスト層37の外周部を除去し、次いで銅メッ
キ層38上及び下地金属層形成用層35の外周部上に半
田メッキ層39、40を形成する。次に、メッキレジス
ト層37及びその下の下地金属層形成用層35を除去す
る。次に、突起電極を形成するための半田メッキ層39
の形状をほぼ球状とするための熱処理を行うと、下地金
属層形成用層35の外周部上に形成された半田メッキ層
40の除去を水洗により行うことが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、例えば、銅と半田とからなる突起電極を備えた
半導体装置の製造方法に関する。
【0002】
【従来の技術】例えば銅と半田とからなる突起電極を備
えたICチップ等の半導体装置を製造する場合には、一
例として、まず図10(A)、(B)に示すように、シ
リコンウエハ等からなる半導体基板1上に形成された絶
縁膜2に形成された開口部3を介して半導体基板1上に
形成された接続パッド4が露出され、その全上面に下地
金属層形成用層5が形成され、接続パッド4に対応する
部分(つまり、突起電極形成領域5a)を除く下地金属
層形成用層5上にメッキレジスト層6が形成されたもの
を用意する。この場合、下地金属層形成用層5の上面外
周部5bの一部を突起電極を形成するためのメッキ処理
におけるメッキ電極として用いるので、この上面外周部
5bの一部をメッキレジスト層6によって被わずに露出
させればよいが、この従来例では上面外周部5bの全域
を露出させている。その理由については後で説明する。
なお、図10(A)において符号7で示す一点鎖線はダ
イシングストリートを示す。
【0003】また、図11に示すような銅メッキ装置を
用意する。この銅メッキ装置では、メッキ槽11内にカ
ップ12が設けられている。メッキ槽11とカップ12
とは液路13によって連通されている。液路13には、
メッキ槽11内に収容されている銅メッキ液14をカッ
プ12内に噴流させるための噴流ポンプ15が介在され
ている。カップ12内の底部には網状のアノード電極1
6が設けられている。アノード電極16はリード線17
を介して図示しない電源装置の陽極に接続されている。
カップ12の上面の等間隔ずつ離間する所定の複数箇所
にはカソード電極18が設けられている。カソード電極
18はリード線19を介して電源装置の陰極に接続され
ている。
【0004】そして、図10(A)、(B)に示す半導
体基板1をそのメッキレジスト層6側を下側にして複数
のカソード電極18上に載置し、メッキ槽11に上蓋1
9を取り付ける。すると、上蓋19の下面に設けられた
板バネ20によって半導体基板1が押え付けられること
により、メッキレジスト層6によって被われていない下
地金属層形成用層5の上面外周部5bの等間隔ずつ離間
する所定の複数箇所がそれぞれ対応するカソード電極1
8に圧接される。この状態で、噴流ポンプ15が駆動す
ると、メッキ槽11内に収容されている銅メッキ液14
がアノード電極16を通過してカップ12内に噴流さ
れ、半導体基板1の下面側に噴き付けられる。このと
き、アノード電極16とカソード電極18との間にメッ
キ電流を流すと、図12に示すように、メッキレジスト
層6によって被われていない下地金属層形成用層5の突
起電極形成領域5aに銅メッキ層21が形成される。ま
た、メッキレジスト層6によって被われていない下地金
属層形成用層5の上面外周部5bの全域にも銅メッキ層
22が形成される。この場合、銅メッキ層21、22の
高さは5〜25μm程度となるようにする。半導体基板
1の下面側に噴き付けられた銅メッキ液14は、カツプ
12の上端部から外側にオーバーフローして流れ落ち、
メッキ槽11内に回収される。
【0005】次に、図示していないが、図11に示す銅
メッキ装置と同様の構造の半田メッキ装置を用いて所定
の半田メッキ処理を行うと、図13に示すように、銅メ
ッキ層21、22上に半田メッキ層23、24が形成さ
れる。この場合、メッキレジスト層6の厚さが比較的薄
いので、メッキレジスト層6上においては半田メッキが
等方的に堆積される。このため、特に、突起電極を形成
するための半田メッキ層23はきのこ形状となる。この
段階において半田メッキ層23の形状をきのこ形状とす
るのは、その高さを100〜200μm程度と比較的高
くし、後で説明する最終的な突起電極の高さを充分な高
さとするためである。
【0006】次に、メッキレジスト層6を剥離して除去
すると、図14に示す状態となる。次に、メッキレジス
ト層6の除去によって露出された部分の下地金属層形成
用層5を、すなわち銅メッキ層21下以外の下地金属層
形成用層5をエッチングして除去し、これにより図15
に示すように、銅メッキ層21下に下地金属層5Aを形
成する。この場合、銅メッキ層22下には下地金属層形
成用層5からなるメッキ電極用金属層5Bが残存する。
次に、図16に示すように、熱処理を行うと、特に、き
のこ形状の半田メッキ層23が溶融した後表面張力によ
り丸まってほぼ球状となり、この状態で固化することに
より、銅メッキ層21上にほぼ球状の半田層23が形成
される。この場合、銅メッキ層21は、高温熱処理中に
おいて高いバリア性を保持する機能と、ほぼ球状の半田
層23を形成するための核となる機能とを有する。これ
により、接続パッド4上に下地金属層5Aを介して銅メ
ッキ層21とほぼ球状の半田層23とからなる突起電極
が形成される。次に、図10(A)において一点鎖線で
示すダイシングストリート7に沿って図示しないダイシ
ングブレードによって半導体基板1をダイシングする
と、複数個のチップが得られる。
【0007】ここで、下地金属層形成用層5の上面外周
部5bの全域をメッキレジスト層6によって被わずに露
出させ、この露出部分の全域に銅メッキ層22及び半田
メツキ層24を形成する理由について説明する。例え
ば、図17に示すように、メッキ処理時における電気力
線25は半導体基板1の外周部において回り込むので、
電気力線25の密度が半導体基板1の外周部において中
央部よりも高くなる。この結果、電気力線25の密度が
高い半導体基板1の外周部におけるメッキ析出量が中心
部よりも多くなり、何ら対策を講じない場合には、半導
体基板1の外周部に形成される銅メッキ層21及び半田
メッキ層23の高さが中心部に形成されるものよりも高
くなり、最終的な形状の突起電極の高さにバラツキが生
じてしまう。そこで、下地金属層形成用層5の上面外周
部5bの全域をメッキレジスト層6によって被わずに露
出させ、この露出部分の全域に電気力線25の密度増に
よるメッキを析出させて銅メッキ層22及び半田メッキ
層24を形成するようにすると、最終的な形状の突起電
極の高さが全体にわたって均一化されることになる。
【0008】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の製造方法では、半導体基板1の
外周部の全域に銅メッキ層22及び半田メッキ層24が
形成され、しかもこれらのメッキ層22、24がその下
に残存するメッキ電極用金属層5Bに強く密着している
ので、突起電極を形成するための銅メッキ層21及び半
田メッキ層23に何ら影響を及ぼすことなく、外周部の
メッキ層22、24のみを取り除くことは極めて困難で
ある。一方、メッキ層22、24が図10(A)に示す
ダイシングストリート7とどうしても重なり合ってしま
う。この結果、半導体基板1をダイシングする際に、メ
ッキ層22、24をもダイシングすることになる。しか
るに、メッキ層22、24の材料である銅や半田は比較
的軟らかい。したがって、半導体基板1をダイシングす
るダイシングブレードに銅や半田が絡み付きやすく、ひ
いてはカッティングの性能が早期に悪くなり、ダイシン
グブレードの寿命が短くなるという問題があった。この
発明の目的は、下地金属層形成用層の上面外周部に形成
されるメッキ層がダイシングストリートと重なり合わな
いようにすることができ、あるいは下地金属層形成用層
の上面外周部に形成されるメッキ層を容易に除去するこ
とができる半導体装置の製造方法を提供することにあ
る。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
半導体基板上に形成され且つ該半導体基板上に被覆され
た絶縁膜に形成された開口部を介して露出された接続パ
ッド上及び前記絶縁膜上に下地金属層形成用層を形成
し、前記下地金属層形成用層の上面中央部の前記接続パ
ッドに対応する部分を除く部分と前記下地金属層形成用
層の上面外周部のメッキ電極形成領域を除く部分とにメ
ッキレジスト層を形成し、第1の金属メッキ処理を行う
ことにより、前記接続パッドに対応する部分における前
記下地金属層形成用層上に第1の金属メッキ層を形成
し、前記メッキレジスト層の外周部を除去して前記下地
金属層形成用層の上面外周部を露出させ、第2の金属メ
ッキ処理を行うことにより、前記第1の金属メッキ層上
及び前記下地金属層形成用層の上面外周部に第2の金属
メッキ層を形成し、前記第1の金属メッキ層とその上に
形成された前記第2の金属メッキ層とによって突起電極
を形成するようにしたものである。請求項2記載の発明
は、請求項1記載の発明において、前記第1の金属メッ
キ層を銅メッキ層とし、前記第2の金属メッキ層を半田
メッキ層としたものである。請求項3記載の発明は、請
求項1または2記載の発明において、前記メッキ電極形
成領域をダイシングストリートに対応しない部分とした
ものである。請求項4記載の発明は、請求項2または3
記載の発明において、前記銅メッキ層上及び前記下地金
属層形成用層の上面外周部に半田メッキ層を形成した
後、前記メッキレジスト層及び該メッキレジスト層下の
前記下地金属層形成用層を除去し、前記半田メッキ層が
溶融する温度で熱処理を行うことにより、前記半田メッ
キ層の形状をほぼ球状とするようにしたものである。請
求項5記載の発明は、請求項4記載の発明において、前
記半田メッキ層の形状をほぼ球状とした後、前記下地金
属層形成用層の上面外周部に形成された前記半田メッキ
層を除去するようにしたものである。請求項6記載の発
明は、請求項5記載の発明において、前記下地金属層形
成用層の上面外周部に形成された前記半田メッキ層の除
去を水洗により行うようにしたものである。
【0010】
【作用】請求項1記載の発明によれば、下地金属層形成
用層の上面中央部の接続パッドに対応する部分を除く部
分と下地金属層形成用層の上面外周部のメッキ電極形成
領域を除く部分とにメッキレジスト層を形成しているの
で、下地金属層形成用層の上面外周部においては第1の
金属メッキ層(請求項2記載の発明の場合、銅メッキ
層)が形成されるとしても、メッキ電極形成領域のみに
形成されることになる。したがって、請求項3記載の発
明のように、メッキ電極形成領域をダイシングストリー
トに対応しない部分とすると、下地金属層形成用層の上
面外周部に形成される第1の金属メッキ層(銅メッキ
層)がダイシングストリートと重なり合わないようにす
ることができる。また、同じく請求項1記載の発明によ
れば、第1の金属メッキ処理を行った後に、メッキレジ
スト層の外周部を除去して下地金属層形成用層の上面外
周部を露出させ、この状態で第2の金属メッキ処理を行
っているので、下地金属層形成用層の上面外周部の全域
に第2の金属メッキ層が形成され、これにより突起電極
を形成するための第2の金属メッキ層(請求項2記載の
発明の場合、半田メッキ層)の高さを全体にわたって均
一化することができる。この場合、下地金属層形成用層
の上面外周部の大部分においては第2の金属メッキ層
(半田メッキ層)のみが形成されることになる。この結
果、請求項5記載の発明のように、下地金属層形成用層
の外周部においては半田メッキ層のみを除去すればよい
ことになる。しかるに、請求項4記載の発明のように、
半田メッキ層の形状をほぼ球状とするための熱処理を行
うと、請求項6記載の発明のように、下地金属層形成用
層の上面外周部に形成された半田メッキ層の除去を水洗
により行うことが可能となり、したがって下地金属層形
成用層の上面外周部に形成される半田メッキ層を容易に
除去することができる。
【0011】
【実施例】図1〜図9はそれぞれこの発明の一実施例に
おける半導体装置の各製造工程を示したものである。そ
こで、これらの図を順に参照しながら、この実施例の半
導体装置の製造方法について説明する。
【0012】まず、図1(A)、(B)に示すように、
シリコンウエハ等からなる半導体基板31上に形成され
た酸化シリコン等からなる絶縁膜32に形成されたの開
口部33を介して半導体基板31上に形成された接続パ
ッド34が露出され、その全上面に下地金属層形成用層
35が形成されたものを用意する。この場合、接続パッ
ド34はAlまたはAl−Si、Al−Cu−Si等の
アルミニウム合金からなっている。下地金属層形成用層
35は、Ti、Pd、Ti−W合金等からなる接着層
と、Cu等からなるバリア層との2層構造となっている
が、接着メタルとバリアメタルとの合金からなる1層構
造であってもよい。なお、図1(A)において符号36
で示す一点鎖線はダイシングストリートを示す。
【0013】次に、図2(A)、(B)に示すように、
下地金属層形成用層35の上面中央部の接続パッド34
に対応する部分(つまり、突起電極形成領域35a)を
除く部分と、下地金属層形成用層35の上面外周部にお
いて等間隔ずつ離間して配置された所定の3箇所のメッ
キ電極形成領域35aを除く部分とにメッキレジスト層
37を形成する。この場合、メッキ電極形成領域35a
はダイシングストリート36に対応しない部分とする。
次に、図11に示すような銅メッキ装置を用いて所定の
銅(第1の金属)メッキ処理を行う。すると、図3に示
すように、メッキレジスト層37によって被われていな
い下地金属層形成用層35の突起電極形成部35aに銅
メッキ層38が形成される。また、メッキレジスト層3
7によって被われていない下地金属層形成用層35のメ
ッキ電極形成領域35aにも銅メッキ層(図示せず)が
形成される。この場合、銅メッキ層38の高さは5〜2
5μm程度となるようにする。
【0014】次に、図4に示すように、メッキレジスト
層37の外周部を全体にわたって剥離して除去し、下地
金属層形成用層35の上面外周部35cを露出させる。
この場合、図示していないが、真空吸着機構付き回転板
の上面に半導体基板31をそのメッキレジスト層37側
を上側として載置して吸着させ、回転板と共に半導体基
板31を高速回転させ、メッキレジスト層37の外周部
上方に配置されたノズルから剥離液を噴出させ、メッキ
レジスト層37の外周部を同心円状にエッチングして除
去するようにしてもよい。
【0015】次に、図11に示すような銅メッキ装置と
同様の構造の半田メッキ装置を用いて所定の半田(第2
の金属)メッキ処理を行う。すると、図5に示すよう
に、銅メッキ層38上に半田メッキ層39が形成され、
また下地金属層形成用層35の上面外周部35cに半田
メッキ層40が形成される。この場合も、メッキレジス
ト層37の厚さが比較的薄いので、メッキレジスト層3
7上においては半田メッキが等方的に堆積される。この
ため、特に、突起電極を形成するための半田メッキ層3
9はきのこ形状となり、その高さが100〜200μm
程度となるようにする。
【0016】ここで、半田メッキ処理を行う場合、下地
金属層形成用層35の上面外周部35aが露出している
ので、この露出部分に電気力線の密度増による半田メッ
キを析出させて半田メッキ層39、40を形成すること
ができる。この結果、特に、突起電極を形成するための
半田メッキ層39の高さを全体にわたって均一にするこ
とができる。一方、銅メッキ処理を行う場合、下地金属
層形成用層35の上面外周部35aの大部分が露出して
いないので、この露出していない部分に電気力線の密度
増による銅メッキを析出させることはできない。したが
って、銅メッキ層38の高さを全体にわたって均一にす
ることはできない。しかしながら、銅メッキ層38の高
さが5〜25μm程度であるのに対し、半田メッキ層3
9の高さは100〜200μm程度とかなり高く、しか
も後で説明するように、半田メッキ層39を熱処理して
その形状をほぼ球状とするので、銅メッキ層38の高さ
の不均一はほとんど問題とならない。したがって、銅メ
ッキ層38とほぼ球状の半田層とからなる最終的な形状
の突起電極の高さを全体にわたって均一にすることがで
きることになる。
【0017】次に、メッキレジスト層37を剥離して除
去すると、図6に示す状態となる。次に、メッキレジス
ト層37の除去によって露出された部分の下地金属層形
成用層35を、すなわち銅メッキ層38下以外の下地金
属層形成用層35をエッチングして除去し、これにより
図7に示すように、銅メッキ層38下に下地金属層35
Aを形成する。この場合、半田メッキ層40下には下地
金属層形成用層35からなるメッキ電極を含む金属層3
5Bが残存する。次に、図8に示すように、熱処理を行
うと、特に、きのこ形状の半田メッキ層39が溶融した
後表面張力により丸まってほぼ球状となり、この状態で
固化することにより、銅メッキ層38上にほぼ球状の半
田層39が形成される。これにより、接続パッド34上
に下地金属層35Aを介して銅メッキ層38とほぼ球状
の半田層39とからなる突起電極が形成される。
【0018】ところで、上記熱処理は高温で行うので、
このとき、半田(メッキ)層40のSn−Pb合金とそ
の下の金属層35Bのうち上層のバリア層のCuとが相
互拡散を起こし、薄いバリア層のCuが半田層40側に
拡散してしまうことになる。この結果、金属層35Bの
うち下層の接着層に半田層40が直接接触することにな
る。すると、金属層35Bのうち下層の接着層の材料で
あるTi、Pd、Ti−W合金等の金属と半田層40と
の密着性が低くなる。この結果、半田層40を水洗によ
り除去することが可能となり、したがって半田層40を
容易に除去することができる。この状態を図9に示す。
次に、図2(A)において一点鎖線で示すダイシングス
トリート36に沿って図示しないダイシングブレードに
よって半導体基板31をダイシングすると、複数個のチ
ップが得られる。
【0019】このように、半田層40を除去した状態で
ダイシングブレードによって半導体基板31をダイシン
グしているので、半田層40が比較的軟らかい金属であ
っても、半導体基板31をダイシングするダイシングブ
レードに半田が絡み付くことがなく、ひいてはカッティ
ングの性能が早期に悪くなることがなく、ダイシングブ
レードの寿命を延ばすことができる。なお、下地金属層
形成用層35のメッキ電極形成領域35aに銅メッキ層
が形成されても、メッキ電極形成領域35aをダイシン
グストリート36に対応しない部分としているので、メ
ッキ電極形成領域35aに形成される銅メッキ層がダイ
シングストリート36と重なり合わないようにすること
ができる。したがって、この場合も、半導体基板31を
ダイシングするダイシングブレードに銅が絡み付かない
ようにすることができる。なお、メッキ電極形成領域3
5aに形成される銅メッキ層がダイシングストリート3
6と重なり合うようにしたとしても、その重なり合う量
を極めて少なくすることができる。したがって、このよ
うにした場合には、半導体基板31をダイシングするダ
イシングブレードへの銅の絡み付きをかなり少なくする
ことができる。
【0020】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、下地金属層形成用層の上面中央部の接続パ
ッドに対応する部分を除く部分と下地金属層形成用層の
上面外周部のメッキ電極形成領域を除く部分とにメッキ
レジスト層を形成しているので、下地金属層形成用層の
上面外周部においては第1の金属メッキ層(請求項2記
載の発明の場合、銅メッキ層)が形成されるとしても、
メッキ電極形成領域のみに形成されることになる。した
がって、請求項3記載の発明のように、メッキ電極形成
領域をダイシングストリートに対応しない部分とする
と、下地金属層形成用層の上面外周部に形成される第1
の金属メッキ層(銅メッキ層)がダイシングストリート
と重なり合わないようにすることができる。この結果、
第1の金属メッキ層(銅メッキ層)が比較的軟らかくて
も、半導体基板をダイシングするダイシングブレードに
比較的軟らかい第1の金属(銅)が絡み付くことがな
く、ひいてはカッティングの性能が早期に悪くなること
がなく、ダイシングブレードの寿命を延ばすことができ
る。また、同じく請求項1記載の発明によれば、第1の
金属メッキ処理を行った後に、メッキレジスト層の外周
部を除去して下地金属層形成用層の上面外周部を露出さ
せ、この状態で第2の金属メッキ処理を行っているの
で、下地金属層形成用層の上面外周部の全域に第2の金
属メッキ層が形成され、これにより突起電極を形成する
ための第2の金属メッキ層(請求項2記載の発明の場
合、半田メッキ層)の高さを全体にわたって均一化する
ことができる。この場合、下地金属層形成用層の上面外
周部の大部分においては第2の金属メッキ層(半田メッ
キ層)のみが形成されることになる。この結果、請求項
5記載の発明のように、下地金属層形成用層の外周部に
おいては半田メッキ層のみを除去すればよいことにな
る。しかるに、請求項4記載の発明のように、半田メッ
キ層の形状をほぼ球状とするための熱処理を行うと、請
求項6記載の発明のように、下地金属層形成用層の上面
外周部に形成された半田メッキ層の除去を水洗により行
うことが可能となり、したがって下地金属層形成用層の
上面外周部に形成される半田メッキ層を容易に除去する
ことができる。この結果、半田メッキ層が比較的軟らか
くても、半導体基板をダイシングするダイシングブレー
ドに半田が絡み付くことがなく、ひいてはカッティング
の性能が早期に悪くなることがなく、ダイシングブレー
ドの寿命を延ばすことができる。
【図面の簡単な説明】
【図1】(A)はこの発明の一実施例における半導体装
置の製造に際し、半導体装置上に接続パッド、絶縁膜及
び下地金属層形成用層を形成した状態の平面図、(B)
はそのB−B線に沿う断面図。
【図2】(A)は同製造に際し、メッキレジスト層を形
成した状態の平面図、(B)はそのB−B線に沿う断面
図。
【図3】同製造に際し、銅メッキ処理を行った状態の断
面図。
【図4】同製造に際し、メッキレジスト層の外周部を除
去した状態の断面図。
【図5】同製造に際し、半田メッキ処理を行った状態の
断面図。
【図6】同製造に際し、メッキレジスト層を除去した状
態の断面図。
【図7】同製造に際し、下地金属層形成用層の不要な部
分を除去した状態の断面図。
【図8】同製造に際し、熱処理により特に突起電極を形
成するための半田層をほぼ球状とした状態の断面図。
【図9】同製造に際し、不要な部分の半田層を除去した
状態の断面図。
【図10】(A)は従来の半導体装置の製造に際し、半
導体装置上に接続パッド、絶縁膜、下地金属層形成用層
及びメッキレジスト層を形成した状態の平面図、(B)
はそのB−B線に沿う断面図。
【図11】同製造において使用する銅メッキ装置の概略
構成図。
【図12】同製造に際し、銅メッキ処理を行った状態の
断面図。
【図13】同製造に際し、半田メッキ処理を行った状態
の断面図。
【図14】同製造に際し、メッキレジスト層を除去した
状態の断面図。
【図15】同製造に際し、下地金属層形成用層の不要な
部分を除去した状態の断面図。
【図16】同製造に際し、熱処理により特に突起電極を
形成するための半田層をほぼ球状とした状態の断面図。
【図17】突起電極の高さが不均一となる理由を説明す
るために示す図。
【符号の説明】
31 半導体基板 32 絶縁膜 33 開口部 34 接続パッド 35 下地金属層形成用層 36 ダイシングストリート 37 メッキレジスト層 38 銅メッキ層 39、40 半田メッキ層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成され且つ該半導体基
    板上に被覆された絶縁膜に形成された開口部を介して露
    出された接続パッド上及び前記絶縁膜上に下地金属層形
    成用層を形成し、 前記下地金属層形成用層の上面中央部の前記接続パッド
    に対応する部分を除く部分と前記下地金属層形成用層の
    上面外周部のメッキ電極形成領域を除く部分とにメッキ
    レジスト層を形成し、 第1の金属メッキ処理を行うことにより、前記接続パッ
    ドに対応する部分における前記下地金属層形成用層上に
    第1の金属メッキ層を形成し、 前記メッキレジスト層の外周部を除去して前記下地金属
    層形成用層の上面外周部を露出させ、 第2の金属メッキ処理を行うことにより、前記第1の金
    属メッキ層上及び前記下地金属層形成用層の上面外周部
    に第2の金属メッキ層を形成し、 前記第1の金属メッキ層とその上に形成された前記第2
    の金属メッキ層とによって突起電極を形成する、 ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の発明において、前記第1
    の金属メッキ層は銅メッキ層からなり、前記第2の金属
    メッキ層は半田メッキ層からなることを特徴とする半導
    体装置の製造方法。
  3. 【請求項3】 請求項1または2記載の発明において、
    前記メッキ電極形成領域はダイシングストリートに対応
    しない部分であることを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】 請求項2または3記載の発明において、
    前記銅メッキ層上及び前記下地金属層形成用層の上面外
    周部に半田メッキ層を形成した後、 前記メッキレジスト層及び該メッキレジスト層下の前記
    下地金属層形成用層を除去し、 前記半田メッキ層が溶融する温度で熱処理を行うことに
    より、前記半田メッキ層の形状をほぼ球状とする、 ことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項4記載の発明において、前記半田
    メッキ層の形状をほぼ球状とした後、 前記下地金属層形成用層の上面外周部に形成された前記
    半田メッキ層を除去する、 ことを特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項5記載の発明において、前記下地
    金属層形成用層の上面外周部に形成された前記半田メッ
    キ層の除去は水洗により行うことを特徴とする半導体装
    置の製造方法。
  7. 【請求項7】 請求項5または6記載の発明において、
    前記下地金属層形成用層の上面外周部に形成された前記
    半田メッキ層を除去した後、 前記半導体基板をダイシングストリートに沿ってダイシ
    ングすることにより、所定のサイズのチップを複数個得
    る、 ことを特徴とする半導体装置の製造方法。
JP03777995A 1995-02-03 1995-02-03 半導体装置の製造方法 Expired - Fee Related JP3493531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03777995A JP3493531B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03777995A JP3493531B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08213402A true JPH08213402A (ja) 1996-08-20
JP3493531B2 JP3493531B2 (ja) 2004-02-03

Family

ID=12506983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03777995A Expired - Fee Related JP3493531B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3493531B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162718A (en) * 1998-09-04 2000-12-19 Advanced Micro Devices High speed bump plating/forming
JP2006066437A (ja) * 2004-08-24 2006-03-09 Oki Electric Ind Co Ltd 半導体装置の製造方法及び当該製造方法に使用される製造装置
JP2006516824A (ja) * 2003-01-27 2006-07-06 フリースケール セミコンダクター インコーポレイテッド ウエハ・スクライブ領域の金属低減
CN1294635C (zh) * 2000-05-01 2007-01-10 精工爱普生株式会社 凸起的形成方法、半导体器件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162718A (en) * 1998-09-04 2000-12-19 Advanced Micro Devices High speed bump plating/forming
CN1294635C (zh) * 2000-05-01 2007-01-10 精工爱普生株式会社 凸起的形成方法、半导体器件的制造方法
JP2006516824A (ja) * 2003-01-27 2006-07-06 フリースケール セミコンダクター インコーポレイテッド ウエハ・スクライブ領域の金属低減
JP2006066437A (ja) * 2004-08-24 2006-03-09 Oki Electric Ind Co Ltd 半導体装置の製造方法及び当該製造方法に使用される製造装置
JP4493442B2 (ja) * 2004-08-24 2010-06-30 Okiセミコンダクタ株式会社 半導体装置の製造方法及び当該製造方法に使用される製造装置

Also Published As

Publication number Publication date
JP3493531B2 (ja) 2004-02-03

Similar Documents

Publication Publication Date Title
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
KR100536927B1 (ko) 집적회로기판상의솔더범프를균등한높이로전기도금하는방법
KR100462980B1 (ko) 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP3654485B2 (ja) 半導体装置の製造方法
JP2001196413A (ja) 半導体装置、該半導体装置の製造方法、cmp装置、及びcmp方法
JP3453170B2 (ja) 改良型半導体ボンドパッド構成体及びその製造方法
JP3493531B2 (ja) 半導体装置の製造方法
CN211350634U (zh) 一种晶圆级封装芯片
US10950566B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2000216185A (ja) 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JP3561582B2 (ja) 半導体装置の製造方法
JPH1041307A (ja) 突起電極の構造及びその形成方法
JPH08203906A (ja) バンプ付き半導体装置およびその製造方法
JP2751242B2 (ja) 半導体装置の製造方法
JPH07283172A (ja) 半導体装置の製造方法
JPH0574780A (ja) バンプ形成方法
JP7254602B2 (ja) 半導体装置、および半導体装置の製造方法
JPH0846042A (ja) バイアホールの形成方法
JPH1174298A (ja) はんだバンプの形成方法
JPH04217324A (ja) 半導体装置の製造方法
JPH01238044A (ja) 半導体装置
JPH0287526A (ja) 半導体装置の製造方法
CN115939033A (zh) 金属凸点的制作方法与倒装芯片互连方法
JP3514364B2 (ja) 噴流式めっき装置
JP3362574B2 (ja) バリアメタルの形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees