JPH0574780A - バンプ形成方法 - Google Patents
バンプ形成方法Info
- Publication number
- JPH0574780A JPH0574780A JP3260981A JP26098191A JPH0574780A JP H0574780 A JPH0574780 A JP H0574780A JP 3260981 A JP3260981 A JP 3260981A JP 26098191 A JP26098191 A JP 26098191A JP H0574780 A JPH0574780 A JP H0574780A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- photosensitive resist
- barrier metal
- semiconductor element
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 バンプメッキに要する時間を短縮でき、また
エッチング液を用いずに感光性レジストを剥離すること
により不要な部分のバリアメタル及びメッキ物を除去す
ることができて、バンプ形成工程を簡素化できると共
に、バンプ直下でバリアメタルがエッチングされてバン
プが剥がれるという現象を無くして、バンプの信頼性の
向上を図ることのできるバンプ形成方法を提供する。 【構成】 ウェハー上に多数形成された半導体素子の電
極部上にバンプを形成するに於いて、先ず半導体素子の
全面に厚膜の感光性レジストを塗布し、次に電極部のみ
を開口させるように感光性レジストをパターニングし、
次いで半導体素子の全面にバリアメタルをスパッタリン
グにより被着し、次に湿式メッキ法により半導体素子の
全面にメッキ物を形成し、然る後半導体素子上の感光性
レジストを剥離してその上のバリアメタル及びメッキ物
を除去し、電極部上にメッキ物を残置しバンプを形成す
るバンプ形成方法。
エッチング液を用いずに感光性レジストを剥離すること
により不要な部分のバリアメタル及びメッキ物を除去す
ることができて、バンプ形成工程を簡素化できると共
に、バンプ直下でバリアメタルがエッチングされてバン
プが剥がれるという現象を無くして、バンプの信頼性の
向上を図ることのできるバンプ形成方法を提供する。 【構成】 ウェハー上に多数形成された半導体素子の電
極部上にバンプを形成するに於いて、先ず半導体素子の
全面に厚膜の感光性レジストを塗布し、次に電極部のみ
を開口させるように感光性レジストをパターニングし、
次いで半導体素子の全面にバリアメタルをスパッタリン
グにより被着し、次に湿式メッキ法により半導体素子の
全面にメッキ物を形成し、然る後半導体素子上の感光性
レジストを剥離してその上のバリアメタル及びメッキ物
を除去し、電極部上にメッキ物を残置しバンプを形成す
るバンプ形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、ウェハー上に多数形成
された半導体素子の電極部上に、素子実装の為のバンプ
を形成する方法に関する。
された半導体素子の電極部上に、素子実装の為のバンプ
を形成する方法に関する。
【０００２】
【従来の技術】図６に示すようにウェハー１上に多数形
成された半導体素子２は、切断エリア３で区画され、図
７に示すように電極部４以外には配線保護膜５が形成さ
れている。電極部４上に素子実装の為のバンプを形成す
る従来の方法は、先ず図６、７に示すように半導体素子
２が多数形成されたウェハー１上の全面に、図８に示す
ようにバリアメタル６をスパッタリングにより被着した
後、図９に示すように厚膜の感光性レジスト７を全面に
塗布する。次に電極部４のみを開口させるようにフォト
リソグラフにより図10に示すように感光性レジスト７を
パターニングする。次いで図11に示すようにバリアメタ
ル６をメッキ用電極として湿式メッキ法により開口部に
バンプ８を形成する。次に図12に示すように感光性レジ
スト７を剥離し、ウェハー１を純水で洗浄する。次いで
図13に示すように全面に感光性レジスト９を塗布し、バ
ンプ８を覆うようにフォトリソグラフにより図14に示す
ように感光性レジスト９をパターニングする。次にパタ
ーニングされた感光性レジスト９をマスクにバリアメタ
ル６を図15に示すようにエッチングし、個々のバンプ８
の電気的短絡を断つ。然る後図16に示すようにバンプ８
を覆っていた感光性レジスト９を剥離することで、バン
プ形成を完了させていた。
成された半導体素子２は、切断エリア３で区画され、図
７に示すように電極部４以外には配線保護膜５が形成さ
れている。電極部４上に素子実装の為のバンプを形成す
る従来の方法は、先ず図６、７に示すように半導体素子
２が多数形成されたウェハー１上の全面に、図８に示す
ようにバリアメタル６をスパッタリングにより被着した
後、図９に示すように厚膜の感光性レジスト７を全面に
塗布する。次に電極部４のみを開口させるようにフォト
リソグラフにより図10に示すように感光性レジスト７を
パターニングする。次いで図11に示すようにバリアメタ
ル６をメッキ用電極として湿式メッキ法により開口部に
バンプ８を形成する。次に図12に示すように感光性レジ
スト７を剥離し、ウェハー１を純水で洗浄する。次いで
図13に示すように全面に感光性レジスト９を塗布し、バ
ンプ８を覆うようにフォトリソグラフにより図14に示す
ように感光性レジスト９をパターニングする。次にパタ
ーニングされた感光性レジスト９をマスクにバリアメタ
ル６を図15に示すようにエッチングし、個々のバンプ８
の電気的短絡を断つ。然る後図16に示すようにバンプ８
を覆っていた感光性レジスト９を剥離することで、バン
プ形成を完了させていた。
【０００３】ところで、かかる従来のバンプ形成方法で
は、湿式メッキ法によりバンプ８を形成する際、メッキ
物であるバンプ８の成長方向が縦方向である為、メッキ
時間がかなり必要であり、また不要な部分のバリアメタ
ル６を除去するのにエッチングを行っている為、工程が
繁雑になっているばかりではなく、エッチングの際、バ
ンプ直下のバリアメタル６も横方向からサイドエッチン
グを受け、図15に示すようにバンプ直下にくぼみ10が生
じる。そしてこのくぼみ10にエッチング液11が残り、洗
浄によっても完全に除去できなかった残存エッチング液
11によって素子実装後経年変化でバンプ８の直下のバリ
アメタル６のエッチングが進行し、ついにはバンプ８が
剥がれるという現象が起こる。
は、湿式メッキ法によりバンプ８を形成する際、メッキ
物であるバンプ８の成長方向が縦方向である為、メッキ
時間がかなり必要であり、また不要な部分のバリアメタ
ル６を除去するのにエッチングを行っている為、工程が
繁雑になっているばかりではなく、エッチングの際、バ
ンプ直下のバリアメタル６も横方向からサイドエッチン
グを受け、図15に示すようにバンプ直下にくぼみ10が生
じる。そしてこのくぼみ10にエッチング液11が残り、洗
浄によっても完全に除去できなかった残存エッチング液
11によって素子実装後経年変化でバンプ８の直下のバリ
アメタル６のエッチングが進行し、ついにはバンプ８が
剥がれるという現象が起こる。
【０００４】
【発明が解決しようとする課題】そこで本発明は、バン
プメッキに要する時間を短縮でき、またエッチング液を
用いずに不要な部分の感光性レジスト、バリアメタル及
びメッキ物を除去することで、バンプ形成工程を簡素化
できると共に、バンプ直下でバリアメタルがエッチング
されてバンプが剥がれるという現象を無くして、バンプ
の信頼性の向上を図ることのできるバンプ形成方法を提
供しようとするものである。
プメッキに要する時間を短縮でき、またエッチング液を
用いずに不要な部分の感光性レジスト、バリアメタル及
びメッキ物を除去することで、バンプ形成工程を簡素化
できると共に、バンプ直下でバリアメタルがエッチング
されてバンプが剥がれるという現象を無くして、バンプ
の信頼性の向上を図ることのできるバンプ形成方法を提
供しようとするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明のバンプ形成方法は、ウェハー上に多数形成さ
れた半導体素子の電極部上にバンプを形成するに於い
て、先ず半導体素子の全面に厚膜の感光性レジストを塗
布し、次に電極部のみを開口させるように感光性レジス
トをパターニングし、次いで半導体素子の全面にバリア
メタルをスパッタリングにより被着し、次に湿式メッキ
法により半導体素子の全面にメッキ物を形成し、然る後
半導体素子上の感光性レジストを剥離してその上のバリ
アメタル及びメッキ物を除去し、電極部上にメッキ物を
残置しバンプを形成することを特徴とするものである。
の本発明のバンプ形成方法は、ウェハー上に多数形成さ
れた半導体素子の電極部上にバンプを形成するに於い
て、先ず半導体素子の全面に厚膜の感光性レジストを塗
布し、次に電極部のみを開口させるように感光性レジス
トをパターニングし、次いで半導体素子の全面にバリア
メタルをスパッタリングにより被着し、次に湿式メッキ
法により半導体素子の全面にメッキ物を形成し、然る後
半導体素子上の感光性レジストを剥離してその上のバリ
アメタル及びメッキ物を除去し、電極部上にメッキ物を
残置しバンプを形成することを特徴とするものである。
【０００６】
【作用】上記のように本発明のバンプ形成方法は、半導
体素子の電極部のみを開口した厚膜の感光性レジストの
上から半導体素子の全面にバリアメタルを被着した後、
湿式メッキ法により全面にメッキ物を形成するので、電
極部の上部ではメッキ時開口部内側面からもメッキが成
長する。従って、縦方向のみのメッキの成長に比べ、メ
ッキが短時間で済む。また不要な部分の感光性レジスト
を剥離することで、この感光性レジスト上の不要なバリ
アメタルとメッキ物が除去され、各電極部上にメッキ物
が残置されてバンプが形成されるので、エッチングは全
く必要とせず、従って従来のようにバンプ直下でバリア
メタルがエッチングされることがない。
体素子の電極部のみを開口した厚膜の感光性レジストの
上から半導体素子の全面にバリアメタルを被着した後、
湿式メッキ法により全面にメッキ物を形成するので、電
極部の上部ではメッキ時開口部内側面からもメッキが成
長する。従って、縦方向のみのメッキの成長に比べ、メ
ッキが短時間で済む。また不要な部分の感光性レジスト
を剥離することで、この感光性レジスト上の不要なバリ
アメタルとメッキ物が除去され、各電極部上にメッキ物
が残置されてバンプが形成されるので、エッチングは全
く必要とせず、従って従来のようにバンプ直下でバリア
メタルがエッチングされることがない。
【０００７】
【実施例】本発明のバンプ形成方法の一実施例を図によ
って説明すると、先ず図１に示すように半導体素子２が
多数区画形成されたウェハー１上の全面に、これから形
成しようとするバンプの高さよりも厚い35μｍの感光性
レジスト12を塗布した。次に電極部４のみを開口させる
ようにフォトリソグラフにより図２に示すように感光性
レジスト12をパターニングした。次いで感光性レジスト
12をパターニングした半導体素子２の全面に図３に示す
ようにバリアメタル13（下層よりＴｉ1000Å、Ｃｕ3000
Å）をスパッタリングにより被着した。次に図４に示す
ようにバリアメタル13をメッキ用電極として湿式メッキ
法（電流密度２Ａ／dm2)により半導体素子２の全面にＰ
ｂＳｎのメッキ物14を形成した。然る後半導体素子２上
の感光性レジスト12を図５に示すように剥離して、その
上のバリアメタル13及びＰｂＳｎのメッキ物14を除去
し、電極部４上にＰｂＳｎのメッキ物を残置してバンプ
15を形成した。
って説明すると、先ず図１に示すように半導体素子２が
多数区画形成されたウェハー１上の全面に、これから形
成しようとするバンプの高さよりも厚い35μｍの感光性
レジスト12を塗布した。次に電極部４のみを開口させる
ようにフォトリソグラフにより図２に示すように感光性
レジスト12をパターニングした。次いで感光性レジスト
12をパターニングした半導体素子２の全面に図３に示す
ようにバリアメタル13（下層よりＴｉ1000Å、Ｃｕ3000
Å）をスパッタリングにより被着した。次に図４に示す
ようにバリアメタル13をメッキ用電極として湿式メッキ
法（電流密度２Ａ／dm2)により半導体素子２の全面にＰ
ｂＳｎのメッキ物14を形成した。然る後半導体素子２上
の感光性レジスト12を図５に示すように剥離して、その
上のバリアメタル13及びＰｂＳｎのメッキ物14を除去
し、電極部４上にＰｂＳｎのメッキ物を残置してバンプ
15を形成した。
【０００８】このようにして形成した実施例のバンプ15
は、高さ32μｍで、メッキに要した時間は17分で、従来
法により形成した図11に示す高さ33μｍのバンプ８のメ
ッキに要した時間30分よりも著しく短いことが判明し
た。
は、高さ32μｍで、メッキに要した時間は17分で、従来
法により形成した図11に示す高さ33μｍのバンプ８のメ
ッキに要した時間30分よりも著しく短いことが判明し
た。
【０００９】
【発明の効果】以上の通り本発明のバンプ形成方法によ
れば、バンプメッキの際バンプ形成部において側面から
のメッキの成長がある為、バンプメッキに要する時間を
短縮でき、また感光性レジストを剥離することで、エッ
チング液を用いずに不要な部分のバリアメタル及びメッ
キ物を除去できるので、バンプ形成工程を簡素化でき
て、生産性が向上する。しかもエッチング液を用いない
ので、従来のように素子実装後経年変化でバンプ直下の
バリアメタルがエッチングされてバンプが剥がれるとい
う現象が無くなり、バンプの信頼性が向上する。
れば、バンプメッキの際バンプ形成部において側面から
のメッキの成長がある為、バンプメッキに要する時間を
短縮でき、また感光性レジストを剥離することで、エッ
チング液を用いずに不要な部分のバリアメタル及びメッ
キ物を除去できるので、バンプ形成工程を簡素化でき
て、生産性が向上する。しかもエッチング液を用いない
ので、従来のように素子実装後経年変化でバンプ直下の
バリアメタルがエッチングされてバンプが剥がれるとい
う現象が無くなり、バンプの信頼性が向上する。
【図１】本発明のバンプ形成方法の工程を示す図であ
る。
る。
【図２】本発明のバンプ形成方法の工程を示す図であ
る。
る。
【図３】本発明のバンプ形成方法の工程を示す図であ
る。
る。
【図４】本発明のバンプ形成方法の工程を示す図であ
る。
る。
【図５】本発明のバンプ形成方法の工程を示す図であ
る。
る。
【図６】半導体素子が多数形成されたウェハーの上面図
である。
である。
【図７】図６のウェハーの上面における半導体素子の電
極部を示す拡大斜視図である。
極部を示す拡大斜視図である。
【図８】従来のバンプ形成方法の工程を示す図である。
【図９】従来のバンプ形成方法の工程を示す図である。
【図10】従来のバンプ形成方法の工程を示す図である。
【図11】従来のバンプ形成方法の工程を示す図である。
【図12】従来のバンプ形成方法の工程を示す図である。
【図13】従来のバンプ形成方法の工程を示す図である。
【図14】従来のバンプ形成方法の工程を示す図である。
【図15】従来のバンプ形成方法の工程を示す図である。
【図16】従来のバンプ形成方法の工程を示す図である。
１ ウェハー ２ 半導体素子 ３ 切断エリア ４ 電極部 ５ 配線保護膜 12 感光性レジスト 13 バリアメタル 14 メッキ物 15 バンプ
Claims (1)
- 【請求項１】 ウェハー上に多数形成された半導体素子
の電極部上にバンプを形成するに於いて、先ず半導体素
子の全面に厚膜の感光性レジストを塗布し、次に電極部
のみを開口させるように感光性レジストをパターニング
し、次いで半導体素子の全面にバリアメタルをスパッタ
リングにより被着し、次に湿式メッキ法により半導体素
子の全面にメッキ物を形成し、然る後半導体素子上の感
光性レジストを剥離してその上のバリアメタル及びメッ
キ物を除去し、電極部上にメッキ物を残置しバンプを形
成することを特徴とするバンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260981A JPH0574780A (ja) | 1991-09-12 | 1991-09-12 | バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260981A JPH0574780A (ja) | 1991-09-12 | 1991-09-12 | バンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574780A true JPH0574780A (ja) | 1993-03-26 |
Family
ID=17355424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260981A Pending JPH0574780A (ja) | 1991-09-12 | 1991-09-12 | バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574780A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403359B1 (ko) * | 1997-12-27 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체패키지의제조방법 |
| KR100718120B1 (ko) * | 2003-07-01 | 2007-05-15 | 삼성전자주식회사 | 플립 칩 솔더 제조 방법 |
| JP2009094466A (ja) * | 2007-10-03 | 2009-04-30 | Himax Optoelectronics Corp | 半導体装置およびバンプ形成方法 |
| US7960273B2 (en) | 2007-11-29 | 2011-06-14 | Samsung Electronics Co., Ltd. | Metal interconnection of a semiconductor device and method of manufacturing the same |
| US8816499B2 (en) | 2012-05-24 | 2014-08-26 | Samsung Electronics Co., Ltd. | Electrical interconnections of semiconductor devices and methods for fabricating the same |
-
1991
- 1991-09-12 JP JP3260981A patent/JPH0574780A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403359B1 (ko) * | 1997-12-27 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체패키지의제조방법 |
| KR100718120B1 (ko) * | 2003-07-01 | 2007-05-15 | 삼성전자주식회사 | 플립 칩 솔더 제조 방법 |
| JP2009094466A (ja) * | 2007-10-03 | 2009-04-30 | Himax Optoelectronics Corp | 半導体装置およびバンプ形成方法 |
| US7960273B2 (en) | 2007-11-29 | 2011-06-14 | Samsung Electronics Co., Ltd. | Metal interconnection of a semiconductor device and method of manufacturing the same |
| US8816499B2 (en) | 2012-05-24 | 2014-08-26 | Samsung Electronics Co., Ltd. | Electrical interconnections of semiconductor devices and methods for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418186A (en) | Method for manufacturing a bump on a semiconductor chip | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US3751292A (en) | Multilayer metallization system | |
| JP3453170B2 (ja) | 改良型半導体ボンドパッド構成体及びその製造方法 | |
| JPH0574780A (ja) | バンプ形成方法 | |
| JPH065609A (ja) | バンプ形成方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP3493531B2 (ja) | 半導体装置の製造方法 | |
| JPH0722425A (ja) | 半導体装置の製造方法 | |
| JPS60153149A (ja) | 多層配線の形成方法 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JP2514744B2 (ja) | 半導体装置の製造方法 | |
| JPH0567620A (ja) | バンプ形成方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPS63114145A (ja) | 半導体装置の製造方法 | |
| JP2924085B2 (ja) | 電極ラインの製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPH04142745A (ja) | 半導体装置の製造方法 | |
| JPH06104265A (ja) | 半導体素子実装用電極の形成方法 | |
| JPH118210A (ja) | 半導体素子の製造方法及びその製造装置 | |
| JPH05121403A (ja) | 半導体装置の製造方法 |