JP2924085B2 - 電極ラインの製造方法 - Google Patents

電極ラインの製造方法

Info

Publication number
JP2924085B2
JP2924085B2 JP13178290A JP13178290A JP2924085B2 JP 2924085 B2 JP2924085 B2 JP 2924085B2 JP 13178290 A JP13178290 A JP 13178290A JP 13178290 A JP13178290 A JP 13178290A JP 2924085 B2 JP2924085 B2 JP 2924085B2
Authority
JP
Japan
Prior art keywords
mask
electrode line
electrode
forming
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13178290A
Other languages
English (en)
Other versions
JPH0426127A (ja
Inventor
香 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13178290A priority Critical patent/JP2924085B2/ja
Publication of JPH0426127A publication Critical patent/JPH0426127A/ja
Application granted granted Critical
Publication of JP2924085B2 publication Critical patent/JP2924085B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は低抵抗な電極ラインの形成方法に関する。
〔従来の技術〕
半導体素子の分野においては、集積化技術が重要な技
術の1つである。その中でも電流を多量に流す素子の集
積化では電極ラインでの電圧降下を防ぐために、電極ラ
インを厚膜化し低抵抗化する必要がある。基板上に点在
する各素子の電極間を厚膜の電極ラインで接続する技術
としてメッキを利用した方法が考えられている。
第3図に従来知られているメッキによる電極の形成方
法を示す。基板2上に形成されている5μm角の電極2
に5μm幅の厚膜電極ラインを形成するために電極ライ
ンを形成する場所以外をフォトレジスト工程によりマス
ク7(厚さ約1μm)を形成する。ここで、ポストベー
ク温度は130℃以上の高温が必要であった。その理由
は、後で金属膜を全面に蒸着するため揮発性ガスが残っ
ていると、マスクであるフォトレジストの下の蒸着膜が
変質して剥離工程が非常に困難であるからである。その
後メッキするためにメッキ電極4として全面にCr500Å,
Au1500Åを連続して真空蒸着する。その後、電極ライン
形成部位外にメッキ時に電極が形成されないようにフォ
トレジスト工程により、マスク7と同じパターンのマス
ク5を形成する。その後メッキ電極4を負の電極に、ま
た対向する位置に正の電極を配置し、Auメッキ液中でメ
ッキを施し、5μm幅、1μm厚の金配線8を形成す
る。その後、アッシャーの酸素プラズマによりマスク5
を除去し、リアクティブイオンエッチング装置のアルゴ
ンプラズマにより基板全面にわたり2000Å除去する。そ
れによりメッキ電極4を完全に除去する。その後アッシ
ャーの酸素プラズマ及びフォトレジストのハクリ液でマ
スク7を除去する。これにより金による低抵抗な電極ラ
インが形成される。
〔発明が解決しようとする課題〕
上述した従来の電極ラインの形成方法により得られた
電極ラインの断面図を第4図に示す。この図よりわかる
ように、メッキにより形成された金配線8は高温ポスト
ベークのため、エッヂのだれたフォトレジストマスク7
に沿って逆メサ状に成長し、断面形状はオーバーハング
を持った形になっている。
素子集積化では効率的に配線を施すために配電ライン
が交差する状況が生じるが、その場合断面形状が、第4
図の様な、オーバーハングを持った電極では絶縁膜で被
覆されない部分が生じ、電極ライン間でショートする問
題が生じていた。また、基板を傾斜させて、オーバーハ
ング部を被覆するように絶縁膜をつけた場合でも、絶縁
膜と金配線(電極ライン)の熱膨張係数の差によりオー
バーハング部で絶縁膜が浮き上がり、その後の製造プロ
セス途中で絶縁膜が破れ、ショートがおきる問題があっ
た。
本発明の目的は、従来のかかる問題点を解決し電極ラ
インの断面形状にオーバーハングを生じず、電極ライン
間での絶縁を容易にするための電極ラインを提供するこ
とにある。
〔課題を解決するための手段〕
本発明は、電極ライン形成部に開口を有する第1のマ
スクを形成する工程と、メッキを行うための電極となる
金属膜を前記マスク上及び開口部を含む全面に形成する
工程と、電極ライン形成部に開口を有する第2のマスク
を形成する工程と、メッキにより電極ラインに金属厚膜
を形成する工程と、前記第1,第2のマスク及び第1のマ
スク上の金属膜を除去する工程とを少くとも有する電極
ラインの形成方法において、前記第2のマスクに100℃
以下の低温ポストベークを行い、かつ、前記第1のマス
クの開口部を前記第2のマスクの開口部より大きく形成
することを特徴とする電極ラインの製造方法である。
〔作用〕
メッキによる金属の成膜は、金属表面に金属が付着し
ていくために、等方的に広がっていくが、メッキの電極
となるCr/Auの蒸着膜の厚みの分だけ電極ライン形成部
の開口部は狭くなり、第1のマスクと同じ幅の第2のマ
スクでは、第1のマスクのエッヂ部分を覆えなくなる。
第1のマスクは揮発性ガスを抜くため高温(130℃以
上)でポストベークをする必要があるため角がだれて、
断面形状が順メサ型を示す。それに沿って成長したメッ
キにより電極ラインは、オーバーハングを持つ形状とな
る。それに対して、第2のマスクはその上部に何もつけ
ないで低温ポストベークですみ、だれが少なくなり、そ
のエッヂに沿ってメッキが成長するならばオーバーハン
グの程度は小さくなる。そこで本発明では第2のマスク
の開口部を第1のマスクの開口部より小さくする。そし
て第2のマスクを低温(100℃以下)でポストベークす
ることによってメッキによる金属膜は、だれの少ない第
2のマスクに沿って成長するので形成された電極ライン
はオーバーハングが少なくなり、絶縁膜による被覆が容
易になる。
〔実施例〕
以下、本発明の実施例について、図面を参照して詳細
に説明する。第1図は本発明の一実施例の電極ラインの
形成方法を示す。第3図に示す従来方法と異なる点は5
μm角の電極2上のマスク3の開口部を、電極の左右両
側に1μmずつ広くとり、7μm幅とすることである。
その後メッキ電極4を全面に形成し、ポジ型のフォトレ
ジスト液を塗布し、第1のマスク3の内側に、幅5μm
のマスクにより露光した。その後、マスク3の内側に開
口を有するマスク5を形成した。その後従来技術と同様
にメッキを行い、電極ライン6を形成し、アッシャーに
よりマスク5を、リアクティブイオンエッチングにより
メッキ電極4を、また、アッシャー及び剥離液によりマ
スク3を除去した。これにより、第2図に示すような断
面形状の金の電極ライン6(5μm幅,1μm厚)が形成
された。
この実施例による方法で得られた電極ラインはオーバ
ーハングが小さいため1500ÅのSiN膜で絶縁が行え電極
ラインの交叉部でショートがなくなり、集積素子の歩留
りが向上した。ここで本実施例では、金メッキによる配
線と特定のポストベーク温度について行ったが他の方法
で得られた配線でも本発明は有効である。さらに、本実
施例では第1のマスクの開口部を広げたが第2のマスク
の開口部を小さくする方法でも本発明は有効である。
〔発明の効果〕
以上詳細に述べた通り本発明によれば従来技術で問題
となっていた交叉部でのショートを無くす電極ラインの
低抵抗化が行える。
【図面の簡単な説明】
第1図は本発明の一実施例を示す電極ラインの形成方法
を示す図、第2図は第1図に示した実施例により得られ
た電極の断面を示す図、第3図は従来知られている電極
ラインの形成方法を示す図、第4図は第3図に示した従
来方法により得られた電極ラインの断面を示す図であ
る。 1……基板、2……電極、3,5,7……マスク、4……メ
ッキ電極、6,8……電極ライン。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】電極ライン形成部に開口を有する第1のマ
    スクを形成する工程と、前記マスク上及び開口部を含む
    全面に金属膜を形成する工程と、電極ライン形成部に開
    口を有する第2のマスクを前記金属膜上に形成する工程
    と、メッキにより電極ラインに金属厚膜を形成する工程
    と、前記第1,第2のマスク及び第1のマスク上の金属膜
    を除去する工程とを少くとも有する電極ラインの形成方
    法において、前記第2のマスクに100℃以下の低温ポス
    トベークを行い、かつ、前記第1のマスクの開口部を前
    記第2のマスクの開口部より大きく形成することを特徴
    とする電極ラインの製造方法。
JP13178290A 1990-05-22 1990-05-22 電極ラインの製造方法 Expired - Lifetime JP2924085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13178290A JP2924085B2 (ja) 1990-05-22 1990-05-22 電極ラインの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13178290A JP2924085B2 (ja) 1990-05-22 1990-05-22 電極ラインの製造方法

Publications (2)

Publication Number Publication Date
JPH0426127A JPH0426127A (ja) 1992-01-29
JP2924085B2 true JP2924085B2 (ja) 1999-07-26

Family

ID=15066024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13178290A Expired - Lifetime JP2924085B2 (ja) 1990-05-22 1990-05-22 電極ラインの製造方法

Country Status (1)

Country Link
JP (1) JP2924085B2 (ja)

Also Published As

Publication number Publication date
JPH0426127A (ja) 1992-01-29

Similar Documents

Publication Publication Date Title
JP2924085B2 (ja) 電極ラインの製造方法
JPS63204772A (ja) 半導体装置の製造方法
JPS61187369A (ja) 薄膜トランジスタの製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPH02117153A (ja) 半導体素子の形成方法
JPH07161723A (ja) 金属パターンの形成方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JP2699498B2 (ja) 半導体装置の製造方法
KR100272577B1 (ko) 바이폴라 트랜지스터의 제조방법
JPH023926A (ja) 配線の形成方法
JPH03198341A (ja) 電極ラインの形成方法
JPS5817689A (ja) ジヨセフソン回路の製造方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPH0453131A (ja) 半導体装置の製造方法
JPS639952A (ja) 半導体装置の製造方法
JPS6125217B2 (ja)
JPH0358433A (ja) 電界効果トランジスタの製造方法
JPH05283429A (ja) 薄膜トランジスタ装置の製造方法
JPH04144228A (ja) 半導体装置の製造方法
JPH01251642A (ja) 半導体装置の製造方法
JPS60154539A (ja) アルミ配線の形成方法
JPS6362104B2 (ja)
JPS6053020A (ja) 半導体装置の製造方法
JPH03211732A (ja) 配線の形成方法
JPH03201446A (ja) 半導体装置の製造方法