JPH04144228A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04144228A JPH04144228A JP26894290A JP26894290A JPH04144228A JP H04144228 A JPH04144228 A JP H04144228A JP 26894290 A JP26894290 A JP 26894290A JP 26894290 A JP26894290 A JP 26894290A JP H04144228 A JPH04144228 A JP H04144228A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- aluminum
- forming
- aperture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000001704 evaporation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000001459 lithography Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 230000007797 corrosion Effects 0.000 abstract description 3
- 238000005260 corrosion Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 150000003377 silicon compounds Chemical class 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 63
- 150000002500 ions Chemical class 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にアルミニウ
ム系の導体膜を用いたコンタクト電極の形成方法に間す
る。
ム系の導体膜を用いたコンタクト電極の形成方法に間す
る。
従来の半導体装置の製造工程においては、電極配線の形
成に、主にアルミニウムやアルミニウム合金を使用して
いる。第３図にその構造を示すように、半導体基板１上
の酸化膜２に開口部１０を設けた後、アルミニウム膜３
を一般的にはスバックリング法を用いて堆積し、下層の
拡散層３等との接続をとる。しかし、開口部１ｏの幅が
１μｍ以下の微細な構造となると、第３図に示したよう
に、開口内部にアルミニウム膜の被着が困難となり、ア
ルミ配線の抵抗の増大や断線が起こり易い そこで、開口内部へのアルミニウム膜の被着率を高める
ためにスパッタリング法に代えてイオンクラスタビーム
蒸着法を用いてアルミニウム膜を堆積し、開口部１０に
おいて下層との接続をとるとともに、絶縁膜上に配線を
形成するという製法が用いられるようになってきている
。
成に、主にアルミニウムやアルミニウム合金を使用して
いる。第３図にその構造を示すように、半導体基板１上
の酸化膜２に開口部１０を設けた後、アルミニウム膜３
を一般的にはスバックリング法を用いて堆積し、下層の
拡散層３等との接続をとる。しかし、開口部１ｏの幅が
１μｍ以下の微細な構造となると、第３図に示したよう
に、開口内部にアルミニウム膜の被着が困難となり、ア
ルミ配線の抵抗の増大や断線が起こり易い そこで、開口内部へのアルミニウム膜の被着率を高める
ためにスパッタリング法に代えてイオンクラスタビーム
蒸着法を用いてアルミニウム膜を堆積し、開口部１０に
おいて下層との接続をとるとともに、絶縁膜上に配線を
形成するという製法が用いられるようになってきている
。
この従来の半導体装置の製造方法では、アルミニウム膜
の被着率を高めるために、方向性の強いイオンクラスタ
ビーム蒸着法を用いているが、方向性が強いために第４
図に示すように、開口部の段部でアルミ配線の断線が生
じるという欠点がある。また開口部内に隙間ができたり
するため、この隙間内のガスや水分が後工程での熱処理
により膨張し、上部のアルミニウム膜やカバー膜の破壊
や腐食の原因となり、半導体装置の歩留り及び信頼性を
低下させるという欠点もある。
の被着率を高めるために、方向性の強いイオンクラスタ
ビーム蒸着法を用いているが、方向性が強いために第４
図に示すように、開口部の段部でアルミ配線の断線が生
じるという欠点がある。また開口部内に隙間ができたり
するため、この隙間内のガスや水分が後工程での熱処理
により膨張し、上部のアルミニウム膜やカバー膜の破壊
や腐食の原因となり、半導体装置の歩留り及び信頼性を
低下させるという欠点もある。
第１の発明の半導体装置の製造方法は、半導体基板上の
絶縁膜に開口部を形成する工程と、前記開口部を含む全
面にイオンクラスタビーム蒸着法によりアルミニウムま
たはアルミニウム合金からなる導体膜を形成し開口部を
埋める工程と、全面に塗布膜を形成し埋められた前記開
口部内の隙間を埋める工程と、ドライエツチング法によ
り前記塗布膜及び前記導体膜をエツチングし開口部内の
みに残す工程とを含んで構成される。
絶縁膜に開口部を形成する工程と、前記開口部を含む全
面にイオンクラスタビーム蒸着法によりアルミニウムま
たはアルミニウム合金からなる導体膜を形成し開口部を
埋める工程と、全面に塗布膜を形成し埋められた前記開
口部内の隙間を埋める工程と、ドライエツチング法によ
り前記塗布膜及び前記導体膜をエツチングし開口部内の
みに残す工程とを含んで構成される。
第２の発明の半導体装置の製造方法は、半導体基板上に
絶縁膜を形成する工程と、この絶縁膜上にフォトレジス
ト膜を形成したのちバターニングしマスクを形成する工
程と、このマスクを用い前記絶縁膜をエツチングし開口
部を形成する工程と、この開口部を含む全面にイオンク
ラスタビーム蒸着法によりアルミニウム埜なはアルミニ
ウム合金からなる導体膜を形成し開口部を埋める工程と
、リフトオフ法により前記マスクとマスク上の導体膜と
を除去したのち全面に塗布膜を形成し、埋められた前記
開口部内の隙間を埋める工程と、ドライエツチング法に
より前記塗布膜をエツチングし前記絶縁膜を露ヨする工
程とを含んで構成される。
絶縁膜を形成する工程と、この絶縁膜上にフォトレジス
ト膜を形成したのちバターニングしマスクを形成する工
程と、このマスクを用い前記絶縁膜をエツチングし開口
部を形成する工程と、この開口部を含む全面にイオンク
ラスタビーム蒸着法によりアルミニウム埜なはアルミニ
ウム合金からなる導体膜を形成し開口部を埋める工程と
、リフトオフ法により前記マスクとマスク上の導体膜と
を除去したのち全面に塗布膜を形成し、埋められた前記
開口部内の隙間を埋める工程と、ドライエツチング法に
より前記塗布膜をエツチングし前記絶縁膜を露ヨする工
程とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
腋ず第１図（ａ＞に示すように、半導体基板１の上に酸
化膜２を形成し、通常のりソグラフィ技術およびドライ
エツチング技術を用いて拡散層３上の酸化！２に開口部
１０を設ける０次にイオンクラスタビーム蒸着法を用い
て、開口部１０の深さ以上、例えば酸化膜厚が１．０μ
ｍならば１．０〜１，５μｍの膜厚の第１のアルミニウ
ムＭ４を堆積し、さらにシリコン化合物溶液の塗布２焼
成により形成したシリコン酸化膜（以後ＳＯＧ膜という
）５を形成して表面を平坦化する。
化膜２を形成し、通常のりソグラフィ技術およびドライ
エツチング技術を用いて拡散層３上の酸化！２に開口部
１０を設ける０次にイオンクラスタビーム蒸着法を用い
て、開口部１０の深さ以上、例えば酸化膜厚が１．０μ
ｍならば１．０〜１，５μｍの膜厚の第１のアルミニウ
ムＭ４を堆積し、さらにシリコン化合物溶液の塗布２焼
成により形成したシリコン酸化膜（以後ＳＯＧ膜という
）５を形成して表面を平坦化する。
次に第１図（ｂ）に示すように、ドライエツチング技術
を用いて、酸化膜２の表面が露出するまで第１のアルミ
ニウム膜４とＳＯＧ膜５をエツチングする。
を用いて、酸化膜２の表面が露出するまで第１のアルミ
ニウム膜４とＳＯＧ膜５をエツチングする。
第１のアルミニウム膜４とＳＯＧ膜５とのエツチングレ
ートを同一にするなめに、例えばＣＨＦ３とＨ２の反応
ガスを用いる。
ートを同一にするなめに、例えばＣＨＦ３とＨ２の反応
ガスを用いる。
次に第１図（ｃ）に示すように、第２のアルミニウム膜
６をスパッタリング法により堆積し、リソグラフィ技術
およびドライエツチング技術を用いて、開口部内の第１
のアルミニウム膜４からなるコンタクト電極に接続する
配線を形成する。この酸化膜上の配線は、第１図（Ｃ）
に示したように、平坦に形成され、かつ開口部を通して
下層との充分な接続が得られる。
６をスパッタリング法により堆積し、リソグラフィ技術
およびドライエツチング技術を用いて、開口部内の第１
のアルミニウム膜４からなるコンタクト電極に接続する
配線を形成する。この酸化膜上の配線は、第１図（Ｃ）
に示したように、平坦に形成され、かつ開口部を通して
下層との充分な接続が得られる。
尚、上記実施例においては、塗布膜としてＳＯＧ膜を用
いた場合について説明したが、ボリイミド膜等を用いる
ことができる。
いた場合について説明したが、ボリイミド膜等を用いる
ことができる。
第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず第２図（ａ＞に示すように、半導体基板１の上に酸
化膜２を形成し、フォトレジスト膜７を塗布する。次に
通常のりソグラフィ技術およびドライエツチング技術を
用いて、拡散層３上の酸化［１２に開口部を設け、さら
にフォトレジスト膜７がついている状態で第１のアルミ
ニウム膜４をイオンクラスタビーム蒸着法を用いて開口
の深さ以上、例えば酸化膜厚が１．０μｍならば、１．
０〜１．５μｍの膜厚で堆積する。
化膜２を形成し、フォトレジスト膜７を塗布する。次に
通常のりソグラフィ技術およびドライエツチング技術を
用いて、拡散層３上の酸化［１２に開口部を設け、さら
にフォトレジスト膜７がついている状態で第１のアルミ
ニウム膜４をイオンクラスタビーム蒸着法を用いて開口
の深さ以上、例えば酸化膜厚が１．０μｍならば、１．
０〜１．５μｍの膜厚で堆積する。
次に第２図（ｂ）に示すように、フォトレジスト膜７を
リフトオフ法により剥離して、開口内部以外の第１のア
ルミニウム膜４を除去する。
リフトオフ法により剥離して、開口内部以外の第１のア
ルミニウム膜４を除去する。
次に第２図（ｃ）に示すように、全面に塗布。
焼成によりＳＯＧ膜５を形成して開口部内の隙間を埋込
んだ後、ドライエツチング技術を用いて、開口内部の第
１のアルミニウム膜４の表面が露出するまでＳＯＧ膜５
を除去する。次に全面に第２のアルミニウム膜６をスパ
ッタリング法により堆積して、通常のリングラフィ技術
およびドライエツチング技術を用いて、開口部内の第１
のアルミニウム膜４からなるコンタクト電極に接続する
配線を形成する。この絶縁膜上の配線は、第２図（ｃ）
に示したように平坦に形成され、かつ開口部を通して下
層との充分な接続が得られる。
んだ後、ドライエツチング技術を用いて、開口内部の第
１のアルミニウム膜４の表面が露出するまでＳＯＧ膜５
を除去する。次に全面に第２のアルミニウム膜６をスパ
ッタリング法により堆積して、通常のリングラフィ技術
およびドライエツチング技術を用いて、開口部内の第１
のアルミニウム膜４からなるコンタクト電極に接続する
配線を形成する。この絶縁膜上の配線は、第２図（ｃ）
に示したように平坦に形成され、かつ開口部を通して下
層との充分な接続が得られる。
以上説明したように本発明は、半導体基板上に形成され
た絶縁膜の開口部を導体膜で埋め、更に開口部内の隙間
を塗布膜で埋め、その上に配線を形成することにより、
配線の断線や腐食がなくなるため、歩留り及び信頼性の
向上した半導体装置が得られるという効果がある。
た絶縁膜の開口部を導体膜で埋め、更に開口部内の隙間
を塗布膜で埋め、その上に配線を形成することにより、
配線の断線や腐食がなくなるため、歩留り及び信頼性の
向上した半導体装置が得られるという効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図及び第４図
は従来例を説明するための半導体チップの断面図である
。 １・・・半導体基板、２・・・酸化膜、３・・・拡散層
、４・・・第１のアルミニウム膜、５・・・ＳＯＧ膜、
６・・・第２のアルミニウム膜、７・・・フォトレジス
ト膜、８・・・アルミニウム膜。
明するための半導体チップの断面図、第３図及び第４図
は従来例を説明するための半導体チップの断面図である
。 １・・・半導体基板、２・・・酸化膜、３・・・拡散層
、４・・・第１のアルミニウム膜、５・・・ＳＯＧ膜、
６・・・第２のアルミニウム膜、７・・・フォトレジス
ト膜、８・・・アルミニウム膜。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上の絶縁膜に開口部を形成する工程と、
前記開口部を含む全面にイオンクラスタビーム蒸着法に
よりアルミニウムまたはアルミニウム合金からなる導体
膜を形成し開口部を埋める工程と、全面に塗布膜を形成
し埋められた前記開口部内の隙間を埋める工程と、ドラ
イエッチング法により前記塗布膜及び前記導体膜をエッ
チングし開口部内のみに残す工程とを含むことを特徴と
する半導体装置の製造方法。 ２、半導体基板上に絶縁膜を形成する工程と、この絶縁
膜上にフォトレジスト膜を形成したのちパターニングし
マスクを形成する工程と、このマスクを用い前記絶縁膜
をエッチングし開口部を形成する工程と、この開口部を
含む全面にイオンクラスタビーム蒸着法によりアルミニ
ウムまたはアルミニウム合金からなる導体膜を形成し開
口部を埋める工程と、リフトオフ法により前記マスクと
マスク上の導体膜とを除去したのち全面に塗布膜を形成
し、埋められた前記開口部内の隙間を埋める工程と、ド
ライエッチング法により前記塗布膜をエッチングし前記
絶縁膜を露出する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268942A JP3036038B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268942A JP3036038B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144228A true JPH04144228A (ja) | 1992-05-18 |
| JP3036038B2 JP3036038B2 (ja) | 2000-04-24 |
Family
ID=17465428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268942A Expired - Lifetime JP3036038B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036038B2 (ja) |
-
1990
- 1990-10-05 JP JP2268942A patent/JP3036038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3036038B2 (ja) | 2000-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JPH04144228A (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0334675B2 (ja) | ||
| JP2924085B2 (ja) | 電極ラインの製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPS6362104B2 (ja) | ||
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 | |
| JPH0344931A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JPH0230123A (ja) | 半導体装置の製造方法 | |
| JPS6130418B2 (ja) | ||
| JPH04142745A (ja) | 半導体装置の製造方法 | |
| JPH0219621B2 (ja) | ||
| JPH04171719A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 |