JPS6130418B2 - - Google Patents
Info
- Publication number
- JPS6130418B2 JPS6130418B2 JP9959577A JP9959577A JPS6130418B2 JP S6130418 B2 JPS6130418 B2 JP S6130418B2 JP 9959577 A JP9959577 A JP 9959577A JP 9959577 A JP9959577 A JP 9959577A JP S6130418 B2 JPS6130418 B2 JP S6130418B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- spacer
- electrode
- photoresist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000087 stabilizing effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明はホトレジスト膜を用いて半導体素子等
を表面に電極を形成せしめる方法の改良に関す
る。
を表面に電極を形成せしめる方法の改良に関す
る。
従来、半導体装置等の製造工程において、素子
表面に金電極等を設ける場合、ホトレジスト膜を
マスクとしてメツキ法で所定部分に金メツキ膜を
形成する方法がとられてている。このような従来
の方法では、エツチングされた部分におけるホト
レジスト膜と下地面とのなす角度（接触角）が鋭
角となるために、この部分にメツキされた金はそ
の側面が、下地面に対してオーバハングとなる。
このため、最終的な安定化のための表面被膜形成
（フアイナルパシベーシヨン）時に、上記オーバ
ハング部における上記表面被膜と下地との密着性
や被覆性が不完全になりやすく、製品の耐湿性等
が劣る欠点があつた。
表面に金電極等を設ける場合、ホトレジスト膜を
マスクとしてメツキ法で所定部分に金メツキ膜を
形成する方法がとられてている。このような従来
の方法では、エツチングされた部分におけるホト
レジスト膜と下地面とのなす角度（接触角）が鋭
角となるために、この部分にメツキされた金はそ
の側面が、下地面に対してオーバハングとなる。
このため、最終的な安定化のための表面被膜形成
（フアイナルパシベーシヨン）時に、上記オーバ
ハング部における上記表面被膜と下地との密着性
や被覆性が不完全になりやすく、製品の耐湿性等
が劣る欠点があつた。
本発明は、上述の如き従来技術の欠点を解消す
ることを目的としたもので、電極部側面がオーバ
ハング状になつても、十分表面被膜の密着性、被
覆性を高めうる新規な電極形成法を提供するもの
である。
ることを目的としたもので、電極部側面がオーバ
ハング状になつても、十分表面被膜の密着性、被
覆性を高めうる新規な電極形成法を提供するもの
である。
本発明の方法は、ホトレジストマスクを形成す
る前段において、Si基板あるいはSiO2膜と接着を
保持しかつめつき電流の通路となるバリア金属膜
を形成した下地面に予めスペーサとなる薄膜を形
成し、次いでホトレジストマスクを形成した後、
所定の電極形成部分におけるスペーサ膜を選択的
に除去し、上記所定部分に露出した下地面に電極
となる金属膜をメツキ処理により形成せしめるこ
とを特徴とするものである。
る前段において、Si基板あるいはSiO2膜と接着を
保持しかつめつき電流の通路となるバリア金属膜
を形成した下地面に予めスペーサとなる薄膜を形
成し、次いでホトレジストマスクを形成した後、
所定の電極形成部分におけるスペーサ膜を選択的
に除去し、上記所定部分に露出した下地面に電極
となる金属膜をメツキ処理により形成せしめるこ
とを特徴とするものである。
即ち、上述の如き本発明の方法によれば、スペ
ーサ膜の除去時に、それがホトレジストマスクパ
ターンに対して若干のアンダーエツチングを受け
るために、ホトレジストマスクパタンよりも若干
拡大された形状に下地面が露出される。このよう
な部分に電極層をメツキすると、電極膜と下地表
面との接触角を鈍角にすることができ、最終的な
安定化表面被膜形成時における電極と下地との接
触部分への上記表面被膜の被覆を完全にすること
が容易になる。
ーサ膜の除去時に、それがホトレジストマスクパ
ターンに対して若干のアンダーエツチングを受け
るために、ホトレジストマスクパタンよりも若干
拡大された形状に下地面が露出される。このよう
な部分に電極層をメツキすると、電極膜と下地表
面との接触角を鈍角にすることができ、最終的な
安定化表面被膜形成時における電極と下地との接
触部分への上記表面被膜の被覆を完全にすること
が容易になる。
以下、本発明を図面を参照してさらに詳細に説
明する。
明する。
第１図ａ〜ｆは本発明の方法の一実施例になる
工程説明図である。
工程説明図である。
即ち、本発明においては、まず電極を形成せし
めるバリア金属膜１１を形成した下地１の表面
に、スペーサとなる適宜の薄膜２を形成せしめ
る。このスペーサ膜２の厚さは電極膜の厚さ（１
〜３μｍ）の数分の１程度で十分である。（第１
図ａ） また、スペーサ膜２の材料としては、金などの
安定な材料からなる電極を形成せしめる場合には
アルミニウム、チタン、多結晶シリコン、シリコ
ンナイトライドなどの金属もしくは非金属膜を用
いることができる。
めるバリア金属膜１１を形成した下地１の表面
に、スペーサとなる適宜の薄膜２を形成せしめ
る。このスペーサ膜２の厚さは電極膜の厚さ（１
〜３μｍ）の数分の１程度で十分である。（第１
図ａ） また、スペーサ膜２の材料としては、金などの
安定な材料からなる電極を形成せしめる場合には
アルミニウム、チタン、多結晶シリコン、シリコ
ンナイトライドなどの金属もしくは非金属膜を用
いることができる。
次に上記スペーサ膜２上にホトレジスト膜３を
形成し、その所定部分を選択的に除去し、ホトレ
ジストマスクパターンを形成する。（第１図ｂ） 次に、上記スペーサ膜２をホトレジストパター
ンに沿つて選択的にエツチ除去し、所定部分の下
地１の表面を露出せしめる。
形成し、その所定部分を選択的に除去し、ホトレ
ジストマスクパターンを形成する。（第１図ｂ） 次に、上記スペーサ膜２をホトレジストパター
ンに沿つて選択的にエツチ除去し、所定部分の下
地１の表面を露出せしめる。
このとき、ホトレジスト膜３の側面と下地面１
となす角度θは第１図ｂに示す如く鋭角状となつ
ている。一方、上記スペーサ膜２はアンダーエツ
チングされるためにホトレジスト膜３に形成され
たパターンよりも若干大きく下地面が露出され
る。（第１図ｃ） 次いで上記露出された下地面上に電極となる金
メツキ４を施す。このようにして形成された金メ
ツキ膜４の側面は下地面からスペーサ膜の厚さま
では、前述の如くスペーサ膜２がホトレジスト膜
３に対してアンダーエツチングされた分だけ広が
りを持つてメツキされるため、下地面と金メツキ
膜４との接触角θ′を鈍角にすることができる。
（第１図ｄ） 最後に残余のホトレジスト膜３とスペーサ膜２
を徐去し、次いで金メツキ膜をマスクとして、メ
ツキ電流の通路となつたバリア金属膜１１を除去
し（第１図ｅ）、然るのちCVD法により安定化被
膜５を表面に形成せしめてやると、上記安定化被
膜５は、電極側面と下地面とのなす接触角θ′が
鈍角であるため、電極周囲においても空隙を生ず
ることなく完全な被覆を施すことが可能となる
（第１図ｆ）。なお、第１図ｆに示す電極構造との
対比において第２図には従来法による電極構造を
示してある。これらの図を比較すると明らかなよ
うに、従来は、電極膜４のオーバーハングが著し
いため電極膜４の下面近傍において安定化被膜５
には被覆不良部５ａが存在したが、本発明によれ
ば、この種の不良又は欠陥を殆どなくすることが
できる。
となす角度θは第１図ｂに示す如く鋭角状となつ
ている。一方、上記スペーサ膜２はアンダーエツ
チングされるためにホトレジスト膜３に形成され
たパターンよりも若干大きく下地面が露出され
る。（第１図ｃ） 次いで上記露出された下地面上に電極となる金
メツキ４を施す。このようにして形成された金メ
ツキ膜４の側面は下地面からスペーサ膜の厚さま
では、前述の如くスペーサ膜２がホトレジスト膜
３に対してアンダーエツチングされた分だけ広が
りを持つてメツキされるため、下地面と金メツキ
膜４との接触角θ′を鈍角にすることができる。
（第１図ｄ） 最後に残余のホトレジスト膜３とスペーサ膜２
を徐去し、次いで金メツキ膜をマスクとして、メ
ツキ電流の通路となつたバリア金属膜１１を除去
し（第１図ｅ）、然るのちCVD法により安定化被
膜５を表面に形成せしめてやると、上記安定化被
膜５は、電極側面と下地面とのなす接触角θ′が
鈍角であるため、電極周囲においても空隙を生ず
ることなく完全な被覆を施すことが可能となる
（第１図ｆ）。なお、第１図ｆに示す電極構造との
対比において第２図には従来法による電極構造を
示してある。これらの図を比較すると明らかなよ
うに、従来は、電極膜４のオーバーハングが著し
いため電極膜４の下面近傍において安定化被膜５
には被覆不良部５ａが存在したが、本発明によれ
ば、この種の不良又は欠陥を殆どなくすることが
できる。
以上述べた如く、本発明によれば、簡単なプロ
セスにより従来避けられなかつた電極のオーバハ
ング形状に起因する被覆不良を解消することがで
き、このため電極の耐食性や素子の信頼性を大幅
に向上させることができ、本発明の工業的効果は
極めて大である。
セスにより従来避けられなかつた電極のオーバハ
ング形状に起因する被覆不良を解消することがで
き、このため電極の耐食性や素子の信頼性を大幅
に向上させることができ、本発明の工業的効果は
極めて大である。
第１図ａ乃至ｆは本発明の実施工程の一例を示
す各工程における半導体素子要部断面図、第２図
は、従来法による電極構造の断面図である。 １…下地、２…スペーサ膜、３…ホトレジスト
膜、４…電極膜、５…安定化被膜、１１…バリア
金属膜。
す各工程における半導体素子要部断面図、第２図
は、従来法による電極構造の断面図である。 １…下地、２…スペーサ膜、３…ホトレジスト
膜、４…電極膜、５…安定化被膜、１１…バリア
金属膜。
Claims (1)
- １ 素子表面にスペーサとなる薄膜を形成する工
程と、上記スペーサ膜上にホトレジスト膜を形成
する工程と、上記ホトレジスト膜の一部を選択的
に除去する工程と、上記部分におけるスペーサ膜
を上記ホトレジスト膜をマスクとしてエツチ除去
する工程と、上記スペーサ膜が除去された素子表
面部分に電極となる導電膜を上記ホトレジ膜及び
上記スペーサ膜をマスクとしてメツキ処理により
選択的にせしめる工程と、上記ホトレジスト膜及
び上記スペーサ膜を除去した後、その除去面及び
上記導電膜をおおつて絶縁膜を形成する工程とを
含むことを特徴とする電極形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9959577A JPS5433657A (en) | 1977-08-22 | 1977-08-22 | Forming method for electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9959577A JPS5433657A (en) | 1977-08-22 | 1977-08-22 | Forming method for electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5433657A JPS5433657A (en) | 1979-03-12 |
| JPS6130418B2 true JPS6130418B2 (ja) | 1986-07-14 |
Family
ID=14251441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9959577A Granted JPS5433657A (en) | 1977-08-22 | 1977-08-22 | Forming method for electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5433657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163045U (ja) * | 1986-04-07 | 1987-10-16 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60126600U (ja) * | 1984-02-02 | 1985-08-26 | 太陽鉄工株式会社 | トンネル二次覆工用移動型枠装置 |
-
1977
- 1977-08-22 JP JP9959577A patent/JPS5433657A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163045U (ja) * | 1986-04-07 | 1987-10-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5433657A (en) | 1979-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| US4266333A (en) | Method of making a Schottky barrier field effect transistor | |
| JPS6130418B2 (ja) | ||
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH0334675B2 (ja) | ||
| JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
| JPS6362104B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH06151355A (ja) | 半導体装置及びその製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0219621B2 (ja) | ||
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JPH0117248B2 (ja) | ||
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH01318240A (ja) | 半導体装置の製造方法 | |
| JPS60116147A (ja) | 半導体装置の製造方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPH05136198A (ja) | 半導体装置 |