JPH01318240A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01318240A
JPH01318240A JP63152753A JP15275388A JPH01318240A JP H01318240 A JPH01318240 A JP H01318240A JP 63152753 A JP63152753 A JP 63152753A JP 15275388 A JP15275388 A JP 15275388A JP H01318240 A JPH01318240 A JP H01318240A
Authority
JP
Japan
Prior art keywords
bonding pad
pad section
semiconductor device
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63152753A
Other languages
English (en)
Inventor
Takeshi Sato
剛 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63152753A priority Critical patent/JPH01318240A/ja
Publication of JPH01318240A publication Critical patent/JPH01318240A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にボンディン
グパッド部の製造方法に関する。
〔従来の技術〕
従来、半導体装置は耐湿性向上のための技術として、ボ
ンディングパッド用電極配線形成後、ＣＶＤ酸化膜とプ
ラズマ窒化膜を積層して形成し、しかる後、外部との接
触が必要なポンデンズパッド部等を開口することによっ
て、半導体装置内部への水の浸入を防いでいた。
以下、図面を参照して従来例について説明する。
第２図は、従来例を示す縦断面図である。
まず、第２図（ａ）に示す如ぐ、素子が形成された基板
１の上に熱酸化膜２を形成した後、これを選択的エツチ
ングし、熱酸化膜２上に、電極配線３を形成する。しか
る後、第２図（ｂ）に示すように、プラズマＣＶＤ法に
よる窒化膜４を全面に形成し、その上にＣＶＤ法による
酸化膜５を同様に全面に形成する。そして、第２図（ｃ
）ように、窒化膜４、酸化膜５を、ボンディングパッド
部のみ選択的にエツチングし、開口する。その後開口部
にポンディングワイヤを接続していた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、ボンディングパッド部以
外からの水分の浸入を防ぐには有効であったが、ボンデ
ィングパッド部からの水分の浸入までは防ぐことができ
ず、ポンデインパッドを例えば、アルミニウム等の金属
で形成した場合、これらを腐食させてしまい、耐湿性を
悪くし、信頼性上問題があった。
〔目的〕
本発明の目的は、ボンディングパッド部についても耐湿
性の高い、良好な半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明は、半導体装置の製造方法において、電極配線を
形成する工程、しかる後、プラズマ窒化膜を形成し、ま
た、その上にＣＶＤ酸化膜を形成する工程、しかる後、
ボンディングパッド部を開口する工程、しかる後、金蒸
着し、もれを超音波をかけエツチングする工程、しかる
後、ボンディングパッド部のみ金を残す（リフトオフ法
）ことを特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
従来例を同様にして第１図（ａ）に示すように電極配線
３を含む基板ｌ全面にプラズマ窒化膜４、及びＣＶＤ酸
化膜５を形成した後、電極配線３上の所定の位置を開口
する。
次に第１図（ｂ）に示す如く、金６を蒸着法によりたと
えば２．０μ蒸着する。
次に第１図（ｃ）に示す如く、前記金膜６のボンディン
グパッド部以外に超音波をかけ、エツチングする。
〔発明の効果〕
以上説明したように本発明は、ボンディングパッド部を
金でカバーすることによって水の浸入を防ぎ、パッド部
の腐食を防ぐことができ、また、カバー膜にＣＶＤ酸化
膜とプラズマ窒化膜を形成することにより、半導体装置
自身の水の浸入も防ぐことができる。これで水の浸入を
完全に防ぐことができ耐湿性を良くし、信頼性の高い半
導体装置を製造することが可能である。
【図面の簡単な説明】
第１図（・ａ）〜（ｃ）は、本発明の一実施例を示す縦
断面図である。 第２図（ａ）〜（ｃ）は従来の製造方法を示す縦断面図
である。 １・・・・・・基板、２・・・・・・熱酸化膜、３・・
・・・・電極配線（ボンディングパッド）、４・・・・
・・プラズマ窒化膜、５・・・・・・ＣＶＤ酸化膜、６
・・・・・・金膜。 代理人　弁理士　　内　原　　　音 （Ａン 山） Ｔ５１蜀

Claims (1)

  1. 【特許請求の範囲】 　ボンディングパッド用電極配線を形成する 工程と、該電極配線を被覆する絶縁層を形成する工程と
    、該金属配線のボンディングパッド部を露出するように
    該絶縁膜を選択時に除去する工程と、該露出したボンデ
    ィングパッド部およびその周辺の絶縁膜上に耐腐食性金
    属薄膜を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
JP63152753A 1988-06-20 1988-06-20 半導体装置の製造方法 Pending JPH01318240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63152753A JPH01318240A (ja) 1988-06-20 1988-06-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63152753A JPH01318240A (ja) 1988-06-20 1988-06-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01318240A true JPH01318240A (ja) 1989-12-22

Family

ID=15547414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63152753A Pending JPH01318240A (ja) 1988-06-20 1988-06-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01318240A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294295A (en) * 1991-10-31 1994-03-15 Vlsi Technology, Inc. Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges
JP2007024777A (ja) * 2005-07-20 2007-02-01 Denso Corp 圧力センサおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294295A (en) * 1991-10-31 1994-03-15 Vlsi Technology, Inc. Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges
JP2007024777A (ja) * 2005-07-20 2007-02-01 Denso Corp 圧力センサおよびその製造方法

Similar Documents

Publication Publication Date Title
US4417387A (en) Gold metallization in semiconductor devices
JPS6149819B2 (ja)
JPH07114214B2 (ja) 半導体装置
JPS594853B2 (ja) 半導体装置
JPH01318240A (ja) 半導体装置の製造方法
JP3954998B2 (ja) 半導体装置およびその製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPS63122248A (ja) 半導体装置の製造方法
JPH0697663B2 (ja) 半導体素子の製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPH0330986B2 (ja)
JPS60150657A (ja) レジンモ−ルド半導体装置
JPS5965476A (ja) 半導体装置
JPH0290637A (ja) 半導体集積回路装置
JPH0334675B2 (ja)
JPH08293521A (ja) 半導体装置
JPS5937576B2 (ja) 半導体装置
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPH03159125A (ja) 半導体装置
JPH05251497A (ja) 半導体装置
JPH05136198A (ja) 半導体装置
JPS62291127A (ja) 半導体装置
JPS6130418B2 (ja)
JPS60186030A (ja) ボンデイング方法