JP2809088B2 - 半導体装置の突起電極構造およびその突起電極形成方法 - Google Patents

半導体装置の突起電極構造およびその突起電極形成方法

Info

Publication number
JP2809088B2
JP2809088B2 JP6029088A JP2908894A JP2809088B2 JP 2809088 B2 JP2809088 B2 JP 2809088B2 JP 6029088 A JP6029088 A JP 6029088A JP 2908894 A JP2908894 A JP 2908894A JP 2809088 B2 JP2809088 B2 JP 2809088B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
base metal
organic
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6029088A
Other languages
English (en)
Other versions
JPH07221107A (ja
Inventor
充彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP6029088A priority Critical patent/JP2809088B2/ja
Publication of JPH07221107A publication Critical patent/JPH07221107A/ja
Priority to US08/686,325 priority patent/US5668410A/en
Application granted granted Critical
Publication of JP2809088B2 publication Critical patent/JP2809088B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板に形成する
バンプ電極等の半導体装置の突起電極構造と、その突起
電極形成方法に関するものである。
【０００２】
【従来の技術】例えば、半導体基板（以下、単に基板と
呼ぶ）に突起電極（バンプ電極）を形成する場合、基板
の突起電極形成面にメッキレジスト層を形成し、このメ
ッキレジスト層をエッチングして開口を形成することに
より、この開口からパッド部を露出させ、その露出した
パッド部にメッキ装置を用いて金等のメッキを施し、そ
の施したメッキによって突起電極を形成している。
【０００３】図３（ａ）〜（ｅ）はこのような基板に突
起電極を形成する従来の突起電極形成方法を示したもの
である。先ず、図３（ａ）に示すように、基板３１に酸
化シリコンからなる酸化膜３２を介してアルミ電極３３
が形成されており、アルミ電極３３の周囲はパッシベー
ション膜３４により覆われている。このパッシベーショ
ン膜３４は酸化シリコンまたは窒化シリコンからなる絶
縁膜による保護膜である。
【０００４】そして、この突起電極形成方法では、図３
（ｂ）に示すように、アルミ電極３３およびパッシベー
ション膜３４の上に、後述するメッキ処理時におけるメ
ッキ電流の通電のための下地金属層３５を真空蒸着法、
スパッター法等の薄膜形成方法により形成する。この下
地金属層３５の構造は、図示しないが詳細には、２層ま
たは３層構造がある。
【０００５】なお、この２層または３層構造による下地
金属層３５において、各々の層構造の１層目（アルミ電
極３３側から）の接着層は、アルミ電極３３およびパッ
シベーション膜３４との接着の役目をしており、その使
用される金属材料には、Ｃｒ，Ｔｉ，ＴｉとＷとの合金
等の材料が用いられる。また、２層目のバリア層は、ア
ルミと突起電極に用いられる金属材料の相互拡散を防止
または遅延させるために用いられるもので、その使用さ
れる金属材料には、Ｐｔ，Ｐｄ，Ｃｕ，Ｎｉ等の材料が
用いられる。さらに、３層目として、２層目のバリア層
の表面酸化防止の目的や、突起電極形成方法のバンプメ
ッキにおいて良好な剪断強度を維持するために用いられ
る場合があり、Ａｕ等の材料が５００〜２０００Å程度
の層厚で用いられる。
【０００６】次に、以上の下地金属層３５の表面に、メ
ッキレジストをスピンコート法等の方法を用いて塗布
し、既知のように、図示しないガラスマスクを用いて露
光、現像を実施してパターンニングを行い、図３（ｃ）
に示すように、メッキレジスト層３６および所定のレジ
スト開口部３７を形成する。
【０００７】次に、図３（ｄ）に示すように、基板３１
をフェイスダウン（基板３１の表面を下に向ける）に
し、既知のように、図示しないバンプメッキカップに設
置して、メッキ処理を行う。このメッキ処理により、レ
ジスト開口部３７に突起電極金属材料（金または半田）
３８が析出する。この突起電極金属材料３８の厚みは１
５〜２５μｍ程度である。
【０００８】次に、メッキレジスト層３６および下地金
属層３５を、既知のように、エッチング等により次々に
除去することで、図３（ｅ）に示したように、突起電極
３９を形成する。このように、突起電極３９の形成方法
は、ウェット方法であるメッキ液を用いた電解メッキ法
であった。
【０００９】
【発明が解決しようとする課題】以上のように、ウェッ
ト方法である電解メッキ法による突起電極３９の形成方
法では、メッキ液の管理が非常に難しい。即ち、基板３
１がその表面を下に向けてメッキカップにセットされる
ため、メッキ液を噴き上げた際、基板３１の表面やレジ
スト開口部３７にメッキ液中の気泡（エアー）が溜って
しまい、安定してバンプメッキをすることができない。
また、メッキ金属の電解析出中の電気化学反応において
発生するガスもレジスト開口部３７や基板３１表面に溜
り、バンプメッキの形成を妨げてしまう。
【００１０】従って、メッキ液中の気泡により突起電極
の外観不良（欠損、くぼみ、穴等）が発生し、製品の歩
留まりが低い、突起電極の表面状態が安定しない、突起
電極の硬度が安定しない、突起電極高さのバラツキが大
きい等の欠点が発生し、メッキ方法による均一な突起電
極形成は技術的に困難なものであった。
【００１１】そこで、本発明の目的は、半導体装置にお
いて、ウェット方式の電解メッキ法を用いず、ドライ方
式である薄膜形成技術を用いて突起電極を形成すること
ができる突起電極構造を提供するとともに、その突起電
極形成方法を提供することにある。
【００１２】
【課題を解決するための手段】以上の課題を解決すべく
請求項１記載の発明は、下地金属層の上に突起電極を備
えた半導体装置の突起電極構造であって、前記下地金属
層の上に前記下地金属層の下の絶縁層の開口部の大きさ
より大きく且つ、前記下地金属層の大きさより小さく形
成した有機材料（例えば、ポリイミド等）による有機膜
突起と、この有機膜突起と前記下地金属層とを覆い、前
記有機膜突起と接着性の良い第１の層と、該第１の層の
上に形成された第２の層を含む少なくとも２層で且つ、
周端が前記下地金属層の周端と実質的に一致するように
導電性材料により形成して前記下地金属層に接続した導
電材薄膜層と、からなる突起電極を備えた構成を特徴と
している。
【００１３】また、請求項２記載の発明は、下地金属層
の上に突起電極を備えた半導体装置の突起電極形成方法
であって、前記下地金属層の上に前記下地金属層の下の
絶縁層の開口部の大きさより大きく且つ、前記下地金属
層の大きさより小さく形成した有機材料（例えば、耐熱
性を有するポリイミド等）による有機膜突起を形成し、
この有機膜突起と前記下地金属層とを前記有機膜突起と
接着性の良い第１の層と、該第１の層の上に形成された
第２の層を含む少なくとも２層の導電材料により覆い、
パターンニングされた導電材薄膜層をマスクとして用い
て前記下地金属層を、前記導電材薄膜層の周端が前記下
地金属層の周端に実質的に一致するようにエッチングし
て、前記下地金属層および前記導電材薄膜を形成すると
ともに、この導電材薄膜層を前記下地金属層に接続し
て、前記突起電極を形成するようにしたことを特徴とし
ている。
【００１４】さらに、請求項３の発明は、請求項２の発
明において、前記有機膜突起を所定パターンのレジスト
をマスクにして有機膜をパターンニングして形成し、そ
の後前記有機膜突起を加熱して、前記下地金属層側とそ
の反対側の熱収縮量の変化により、側面が傾斜するテー
パー面となった有機突起物を形成するようにしたことを
特徴としている。
【００１５】
【作用】請求項１記載の発明によれば、下地金属層の上
に下地金属層の下の絶縁層の開口部の大きさより大きく
且つ、下地金属層の大きさより小さく形成したポリイミ
ド等による有機膜突起と、この有機膜突起と下地金属層
とを覆い、有機膜突起と接着性の良い第１の層と、該第
１の層の上に形成された第２の層を含む少なくとも２層
で且つ、周端が下地金属層の周端と実質的に一致するよ
うに導電性材料により形成して下地金属層に接続した導
電材薄膜層と、からなる突起電極なので、従来のような
ウエット方式の電解メッキ法を用いずに、ドライ方式で
ある薄膜形成技術を用いて有機材料を核とする突起電極
を形成できる。 従って、従来のような気泡による電極
外観不良やメッキ液管理の問題は根本的になくなる。
【００１６】また、請求項２記載の発明によれば、下地
金属層の上に突起電極を備えた半導体装置の突起電極形
成方法であって、下地金属層の上に下地金属層の下の絶
縁層の開口部の大きさより大きく且つ、下地金属層の大
きさより小さく形成したポリイミド等の有機材料による
有機膜突起を形成し、この有機膜突起と下地金属層とを
有機膜突起と接着性の良い第１の層と、該第１の層の上
に形成された第２の層を含む少なくとも２層の導電材料
により覆い、パターンニングされた導電材薄膜層をマス
クとして用いて下地金属層を、導電材薄膜層の周端が下
地金属層の周端に実質的に一致するようにエッチングし
て、下地金属層および導電材薄膜を形成するとともに、
この導電材薄膜層を下地金属層に接続して突起電極を形
成したので、従来のようなウエット方式の電解メッキ法
を用いずに、ドライ方式である薄膜形成技術を用いて有
機材料を核とする突起電極を形成できる。 従って、従
来のような気泡による電極外観不良やメッキ液管理の問
題は根本的になくなる。
【００１７】
【作用】さらに、請求項３記載の発明によれば、有機膜
突起を所定パターンのレジストをマスクにして有機膜を
パターンニングして形成し、その後有機膜突起を加熱し
たので、下地金属層側に対して反対側の有機膜の熱収縮
量が大きく、下地金属層側の有機膜の熱収縮量はこの下
地金属層と接触しているため小さいことから、突起膜電
極の核となる側面が傾斜するテーパー面となった形状の
有機突起物を形成できる。
【００１８】
【実施例】以下に、本発明に係る半導体装置の突起電極
構造およびその突起電極形成方法の実施例を図１および
図２に基づいて説明する。
【００１９】図１（ａ）〜（ｅ）および図２（ｆ）〜
（ｉ）は基板に突起電極を形成する本発明による突起電
極形成方法を示したもので、１は基板、２は酸化膜、３
はアルミ電極、４はパッシベーション膜、５は下地金属
層、６は有機膜、７はレジスト、８は有機膜突起、９は
有機突起物、１１は導電材薄膜層、１２はレジスト、１
３は突起電極である。
【００２０】図１（ａ）に示すように、基板１には、従
来と同様に、酸化シリコンからなる酸化膜２を介してア
ルミ電極３が形成されており、このアルミ電極３の周囲
は、酸化シリコンまたは窒化シリコンからなる絶縁膜に
よる保護膜であるパッシベーション膜４により覆われて
いる。
【００２１】そして、基板１表面のアルミ電極３および
パッシベーション膜４の上に、図１（ｂ）に示すよう
に、下地金属層５を真空蒸着法またはスパッター法等の
薄膜形成技術を用いて形成する。この下地金属層５は、
図示のように、２層の構造である。
【００２２】即ち、下地金属層５において、先ず、１層
目（アルミ電極３側から）５ａの接着層には、Ｎｉ，Ａ
ｌ等の金属材料を用いており、これによりアルミ電極３
およびパッシベーション膜４との接着を良好なものにし
ている。また、２層目５ｂは、後述する有機膜６との接
着を良好なものにするためのものであり、その使用でき
る材料としては、Ｃｒ，Ｔｉ等の金属材料である。
【００２３】ここで、本発明によれば、下地金属層５の
上に、従来のような突起電極材としての金属材料である
Ａｕ，Ａｇ，Ｃｕ，半田，Ｎｉ等がないため、金属材料
の相互拡散についてはほとんどなく、従来の２層目のバ
リア層のＰｔ，Ｐｄ，Ｃｕ，Ｎｉ等の金属材料を用いる
必要がなく、２層目５ｂを厚くする必要がないため、下
地金属層５は極力薄くすることができる。
【００２４】そして、本発明による突起電極形成方法で
は、以上の基板１の下地金属層５の表面に、図１（ｃ）
に示すように、絶縁性および耐熱性を有するポリイミド
等の有機膜６をスピンコート法等の方法を用いて塗布す
る。この有機膜６の膜厚は、１５〜２５μｍ程度であ
る。なお、この有機膜６は、非感光性でも感光性でもど
ちらでも良いが、以下の説明では、非感光性タイプの有
機膜６として説明する。
【００２５】このように、下地金属層５の表面に塗布さ
れた有機膜６を、１００℃以上の温度で加熱し、即ち、
プリキュアーする。次に、プリキュアーした有機膜６上
に、図示しないレジストを塗布する。次に、図示しない
フォトマスクを用い、図示しない光エネルギーを用いて
レジストを露光する。
【００２６】次に、露光されたレジストを現像して、図
１（ｄ）に示すように、アルミ電極３の上方だけに残る
所定パターンのレジスト７を得る。
【００２７】次に、有機膜６をエッチングし、レジスト
７を剥離することにより、図１（ｅ）に示すように、有
機膜６がアルミ電極３上部だけに残るようにパターンニ
ングして、所定パターンの有機膜突起８を形成する。
【００２８】なお、例えば、ポジレジストを使用した場
合、その露光されたポジレジストと有機膜を、ポジレジ
ストとの現像液（例えば、東京応化（株）製のＭＮＤ−
３）で、同時に現像とエッチングが行える。
【００２９】次に、パターン化された有機膜突起８を備
えた基板１を３００〜３５０℃の温度で加熱してポスト
キュアーする。この時、有機膜突起８は、アルミ電極３
と反対面（下地金属層５に対して反対面）の有機膜の収
縮量が大きく、アルミ電極３近傍（下地金属層５の側）
の有機膜の収縮量は下地金属層５と接触しているため小
さい。このため、ポストキュアーすることで、図２
（ｆ）に示すように、周囲の側面が約４５゜程度傾斜す
るテーパー面となった形状の有機突起物９を形成でき
る。
【００３０】次に、前工程の有機膜６のエッチングで発
生したスカム（残さ）を酸素プラズマ等を用いてアッシ
ングにより除去する。この目的は、下地金属層５と後述
する導電材薄膜層１１との良好なコンタクトを得るため
に行う。
【００３１】次に、下地金属層５および有機突起物９の
表面に、図２（ｇ）に示すように、導電性材料による導
電材薄膜層１１を形成する。以下では、導電性材料とし
て無機物質である金属材料を用いた場合を説明するが、
導電性が得られれば有機材料であっても良い。
【００３２】この導電材薄膜層１１は、図示のように、
２層構造である。即ち、１層目１１ａは、有機突起物９
と接着性が良好なＣｒ，Ｔｉ等の金属材料をスパッター
法を用いて形成する。この１層目１１ａの膜厚は、５０
０〜１０００Å程度である。さらに、２層目１１ｂは、
１層目１１ａの表面酸化防止および実装する他の電子部
品との接合での電気的抵抗の低減の目的で、Ａｕ等の金
属材料をスパッター法を用いて全面に形成する。この２
層目１１ｂの膜厚は、５００〜１０００Å程度である。
【００３３】このとき、有機突起物９の周囲の側面が傾
斜するテーパー面としているので、導電材薄膜層１１を
構成する導電性材料が有機突起物９の周囲の側面に堆積
されやすく、従って、導電材薄膜層１１を有機突起物９
の表面に確実に形成することができる。
【００３４】次に、以上の導電材薄膜層１１の表面に、
図示しないレジストを塗布する。次に、図示しないフォ
トマスクを用い、図示しない光エネルギーを用いてレジ
ストを露光する。
【００３５】次に、露光されたレジストを現像して、図
２（ｈ）に示すように、有機突起物９の上部およびその
周囲だけに残る所定パターンのレジスト１２を得る。
【００３６】次に、導電材薄膜層１１および下地金属層
５をエッチングし、レジスト１２を剥離することによ
り、図２（ｉ）に示すように、導電材薄膜層１１が有機
突起物９の上部およびその周囲だけに残るようにパター
ンニングして、有機突起物９を核とする所定パターンの
突起電極１３を形成する。
【００３７】このような有機突起物９を核とする突起電
極１３において、電気的コンタクトは、有機突起物９上
の導電材薄膜層１１が下地金属層５を介してアルミ電極
３と導通している。
【００３８】以上の通り、本発明による突起電極形成方
法によれば、アルミ電極３上の下地金属層５の上に、絶
縁性および耐熱性を有する有機材料による有機突起物９
を形成し、この有機突起物９を核としてドライ方式の薄
膜形成技術により導電材薄膜層１１を形成することによ
り、導電性を有する構造にしたため、突起電極をドライ
方式により形成することができ、従来のウェット方式の
電解メッキ法が不要となり、メッキ液管理は全くいらな
いものとなり、メッキ液中の気泡による突起電極の外観
不良を完全になくすことができる。
【００３９】そして、以下に列挙する利点を得ることが
できる。突起電極の金属材料を低減することができ
る。突起電極の高さ均一性を、チップ内で１０００Å
以内、基板内で１．０μｍまで向上することができる。
生産性を向上することができる。気泡の影響が全く
ない。
【００４０】なお、以上の実施例においては、有機材料
としてポリイミドを挙げたが、本発明はこれのみに限定
されるものではなく、他の有機材料であってもよい。ま
た、その他、具体的な細部構造等についても適宜に変更
可能であることは勿論である。
【００４１】
【発明の効果】以上のように、請求項１記載の発明に係
わる半導体装置の突起電極構造によれば、下地金属層の
上に突起電極を備えた半導体装置の突起電極構造であっ
て、下地金属層の上に下地金属層の下の絶縁層の開口部
の大きさより大きく且つ、下地金属層の大きさより小さ
く形成した有機材料による有機膜突起と、この有機膜突
起と下地金属層とを覆い、有機膜突起と接着性の良い第
１の層と、該第１の層の上に形成された第２の層を含む
少なくとも２層で且つ、周端が下地金属層の周端と実質
的に一致するように導電性材料により形成して下地金属
層に接続した導電材薄膜層で覆ったため、従来のような
ウエット方式の電解メッキ法を用いずに、ドライ方式で
ある薄膜形成技術を用いて有機材料を核とする突起電極
を形成することができる。従って、従来のような気泡に
よる電極外観不良やメッキ液管理の問題を根本的になく
すことができる。
【００４２】また、請求項２記載の発明に係わる半導体
装置の突起電極の形成方法によれば、下地金属層の上に
突起電極を備えた半導体装置の突起電極形成方法であっ
て、下地金属層の上に下地金属層の下の絶縁層の開口部
の大きさより大きく且つ、下地金属層の大きさより小さ
く形成した有機材料による有機膜突起を形成し、この有
機膜突起と下地金属層とを有機膜突起と接着性の良い第
１の層と、該第１の層の上に形成された第２の層を含む
少なくとも２層の導電材料により覆い、パターンニング
された導電材薄膜層をマスクとして用いて下地金属層
を、導電材薄膜層の周端が前記下地金属層の周端に実質
的に一致するようにエッチングして、下地金属層および
前記導電材薄膜を形成し、導電材薄膜層により覆うよう
に形成したため、従来のようなウエット方式の電解メッ
キ法を用いずに、ドライ方式である薄膜形成技術を用い
て有機材料を核とする突起電極を形成することができ
る。 従って、従来のような気泡による電極外観不良や
メッキ液管理の問題を根本的になくすことができる。
【００４３】さらに、請求項３記載の発明に係わる半導
体装置の突起電極形成方法よれば、有機膜突起を所定パ
ターンのレジストをマスクにして有機膜をパターンニン
グして形成し、その後有機膜突起を加熱することによっ
て、突起膜電極の核となる側面が傾斜するテーパー面と
なった形状の有機突起物を形成できる。
【図面の簡単な説明】
【図１】基板に突起電極を形成する本発明による突起電
極形成方法を示したもので、（ａ）はアルミ電極および
パッシベーション膜の形成工程を示す断面図、（ｂ）は
下地金属層の形成工程を示す断面図、（ｃ）は有機膜の
塗布工程を示す断面図、（ｄ）は現像工程を示す断面
図、（ｅ）はエッチングおよびレジスト剥離工程を示す
断面図である。
【図２】図１の工程に続く本発明による突起電極形成方
法を示すもので、（ｆ）は有機膜突起のプリキュアー工
程を示す断面図、（ｇ）は導電材薄膜層の形成工程を示
す断面図、（ｈ）は現像工程を示す断面図、（ｉ）はエ
ッチングおよびレジスト剥離工程を示す断面図で本発明
による突起電極構造を示した図である。
【図３】基板に突起電極を形成する従来の突起電極形成
方法を示したもので、（ａ）はアルミ電極およびパッシ
ベーション膜の形成工程を示す断面図、（ｂ）は下地金
属層の形成工程を示す断面図、（ｃ）はメッキレジスト
のパターンニング工程を示す断面図、（ｄ）はバンプメ
ッキ工程を示す断面図、（ｅ）は突起電極を示す断面図
である。
【符号の説明】
１ 基板 ２ 酸化膜 ３ アルミ電極 ４ パッシベーション膜 ５ 下地金属層 ５ａ １層目 ５ｂ ２層目 ６ 有機膜 ７ レジスト ８ 有機膜突起 ９ 有機突起物 １１ 導電材薄膜層 １１ａ １層目 １１ｂ ２層目 １２ レジスト １３ 突起電極

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】下地金属層の上に突起電極を備えた半導体
    装置の突起電極構造であって、 前記下地金属層の上に前記下地金属層の下の絶縁層の開
    口部の大きさより大きく且つ、前記下地金属層の大きさ
    より小さく形成した有機材料による有機膜突起と、この
    有機膜突起と前記下地金属層とを覆い、前記有機膜突起
    と接着性の良い第１の層と、該第１の層の上に形成され
    た第２の層を含む少なくとも２層で且つ、周端が下地金
    属層の周端と実質的に一致するように導電性材料により
    形成して前記下地金属層に接続した導電材薄膜層と、か
    らなる前記突起電極を備えたことを特徴とする半導体装
    置の突起電極構造。
  2. 【請求項２】下地金属層の上に突起電極を備えた半導体
    装置の突起電極形成方法であって、前記下地金属層の上
    に前記下地金属層の下の絶縁層の開口部の大きさより大
    きく且つ、前記下地金属層の大きさより小さく形成した
    有機材料による有機膜突起を形成し、この有機膜突起と
    前記下地金属層とを前記有機膜突起と接着性の良い第１
    の層と、該第１の層の上に形成された第２の層を含む少
    なくとも２層の導電材料により覆い、パターンニングさ
    れた導電材薄膜層をマスクとして用いて前記下地金属層
    を、前記導電材薄膜層の周端が前記下地金属層の周端に
    実質的に一致するようにエッチングして、前記下地金属
    層および前記導電材薄膜を形成するとともに、この導電
    材薄膜層を前記下地金属層に接続して、前記突起電極を
    形成することを特徴とする半導体装置の突起電極形成方
    法。
  3. 【請求項３】前記有機膜突起を、所定パターンのレジス
    トをマスクにして有機膜をパターンニングして形成し、
    その後前記有機膜突起を加熱して、前記下地金属層側と
    その反対側の熱収縮量の変化により、側面が傾斜するテ
    ーパー面となった有機突起物を形成することを特徴とす
    る請求項２記載の半導体装置の突起電極形成方法。
JP6029088A 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法 Expired - Lifetime JP2809088B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6029088A JP2809088B2 (ja) 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法
US08/686,325 US5668410A (en) 1994-01-31 1996-07-25 Projecting electrode structure having a double-layer conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6029088A JP2809088B2 (ja) 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法

Publications (2)

Publication Number Publication Date
JPH07221107A JPH07221107A (ja) 1995-08-18
JP2809088B2 true JP2809088B2 (ja) 1998-10-08

Family

ID=12266603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6029088A Expired - Lifetime JP2809088B2 (ja) 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法

Country Status (2)

Country Link
US (1) US5668410A (ja)
JP (1) JP2809088B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5663095A (en) * 1995-05-24 1997-09-02 Hughes Aircraft Company Method of making a micro-dimensional coupling conductor
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
TW336351B (en) * 1997-10-08 1998-07-11 Winbond Electronics Corp Metal wire structure and process for producing the same
US6075293A (en) * 1999-03-05 2000-06-13 Advanced Micro Devices, Inc. Semiconductor device having a multi-layer metal interconnect structure
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP2007048971A (ja) * 2005-08-10 2007-02-22 Seiko Epson Corp 半導体装置の製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
KR20090061723A (ko) * 2007-12-12 2009-06-17 주식회사 동부하이텍 반도체 소자의 패드 오픈 방법
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
JP2015007761A (ja) * 2013-05-28 2015-01-15 キヤノン株式会社 電子写真感光体、プロセスカートリッジおよび電子写真装置、ならびに、フタロシアニン結晶
JP2015204393A (ja) * 2014-04-15 2015-11-16 サンケン電気株式会社 半導体装置
US9563233B2 (en) * 2014-08-14 2017-02-07 Microsoft Technology Licensing, Llc Electronic device with plated electrical contact

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815152B2 (ja) * 1986-01-27 1996-02-14 三菱電機株式会社 半導体装置及びその製造方法
US4980555A (en) * 1988-10-31 1990-12-25 Honeywell Inc. Electrical interconnector for infrared detector arrays
JPH03101234A (ja) * 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
GB2236900A (en) * 1989-09-13 1991-04-17 Philips Electronic Associated Thermal-radiation detectors with polymer film element(s)
JP3241755B2 (ja) * 1991-07-23 2001-12-25 ローム株式会社 サーマルヘッド及びそれを使用した電子機器
JPH05251449A (ja) * 1991-10-16 1993-09-28 Oki Electric Ind Co Ltd 突起電極及びその形成方法
JPH05144823A (ja) * 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk 高密度バンプ形成方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JPH05335316A (ja) * 1992-06-01 1993-12-17 Casio Comput Co Ltd 電子部品およびその接続構造
JPH0684917A (ja) * 1992-08-31 1994-03-25 Tanaka Kikinzoku Kogyo Kk 高周波用バンプの形成方法
JP3297144B2 (ja) * 1993-05-11 2002-07-02 シチズン時計株式会社 突起電極およびその製造方法

Also Published As

Publication number Publication date
US5668410A (en) 1997-09-16
JPH07221107A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
JP2809088B2 (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
JPH10125685A (ja) 突起電極およびその形成方法
US6077727A (en) Method for manufacturing lead frame
JPH02253628A (ja) 半導体装置の製造方法
JP2811741B2 (ja) 半導体装置の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JP2748530B2 (ja) 半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JP2751242B2 (ja) 半導体装置の製造方法
JPH07201922A (ja) 基板上へのハンダバンプの形成方法
JPH02277242A (ja) 半導体装置の製造方法
JP2985426B2 (ja) 半導体装置およびその製造方法
JPH01238044A (ja) 半導体装置
JPH09232321A (ja) バンプ電極及びその製造方法
JPH0350734A (ja) 集積回路の製造方法
JPH01187949A (ja) 半導体装置の製造方法
JP2825050B2 (ja) 多層配線基板
JPH03129831A (ja) 半導体装置の製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPH1126466A (ja) 半導体装置の製造方法
JP3049872B2 (ja) 半導体装置の製造方法
JP2621186B2 (ja) 転写用バンプの形成方法
JPS63305533A (ja) 半導体装置の製造方法
JPS62281356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 15

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term