KR20090061723A - 반도체 소자의 패드 오픈 방법 - Google Patents

반도체 소자의 패드 오픈 방법 Download PDF

Info

Publication number
KR20090061723A
KR20090061723A KR1020070128635A KR20070128635A KR20090061723A KR 20090061723 A KR20090061723 A KR 20090061723A KR 1020070128635 A KR1020070128635 A KR 1020070128635A KR 20070128635 A KR20070128635 A KR 20070128635A KR 20090061723 A KR20090061723 A KR 20090061723A
Authority
KR
South Korea
Prior art keywords
pad
protective film
semiconductor device
opening
open
Prior art date
Application number
KR1020070128635A
Other languages
English (en)
Inventor
권대혁
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070128635A priority Critical patent/KR20090061723A/ko
Priority to CNA2008101807968A priority patent/CN101459091A/zh
Priority to US12/330,635 priority patent/US8097540B2/en
Publication of KR20090061723A publication Critical patent/KR20090061723A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 패드 오픈 방법에 관한 것으로, 패드 위의 보호막을 패드 오픈용 패턴을 마스크로 이용해 식각하여 패드를 오픈시킨 후에 보호막의 식각에 의해 오픈된 패드에 대해 유전 가열함으로써 패드 상의 C, F기 함유 유기물을 분자 진동에 의한 가열로 용이하게 제거할 수 있으므로 패드의 부식을 방지할 수 있는 이점이 있다.
패드 오픈, 패드 부식, 유기 폴리머

Description

반도체 소자의 패드 오픈 방법{METHOD OF OPENING PAD IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 패드(pad) 오픈 방법에 관한 것으로, 더욱 상세하게는 패드 오픈 공정에서 패드의 부식을 방지할 수 있는 반도체 소자의 패드 오픈 방법에 관한 것이다.
반도체 소자가 점점 고집적화되고 고부가가치 소자들이 증가함에 따라 소자의 특성을 결정하는 핵심공정들 뿐만 아니라 웨이퍼 가공의 마무리 단계인 패드 오픈 공정의 중요성 또한 증대되었다. 패드는 반도체 칩을 형성하는 어셈블리(assembly) 공정의 와이어 본딩(wire bonding) 공정 시에 와이어에 연결되는 부분으로서, 반도체 소자는 이 패드를 통하여 내부와 외부간의 신호를 주고받는다.
이러한 패드 오픈 공정은 제품의 특성에는 전혀 문제가 없음에도 패드 위에 이물질이 있거나 시각적인 불량(visual defect)이 존재하더라도 해당 제품이 고객에게 전달되지 못하고 폐기되는 것이 현실에 있어서 더욱 중요하다고 할 수 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 패드 오픈 방법을 설명하기 위한 단면도이다. 도면을 참조하여 종래 기술에 따른 패드 오픈 과정을 설명 하면 다음과 같다.
도 1a를 참조하면, 먼저 반도체 기판(10) 상에 금속막의 패드(12)를 형성한다.
도 1b를 참조하면, 패드(12)를 덮도록 기판 전면 상에 보호막(14)을 형성한다. 보호막(14)으로는 실리콘질화막(SiN)이 많이 이용된다.
도 1c를 참조하면, 보호막(14) 상에 패드(12)의 오픈을 위한 마스크 물질로서 감광막(예로서, 포토레지스트)을 도포한 후 노광 및 현상으로 패터닝하여 보호막(14)을 일부 노출시키는 패드 오픈용 패턴(16)을 형성한다.
도 1d를 참조하면, 패드 오픈용 패턴(16)을 마스크로 이용해 노출된 보호막(14)을 식각하여 패드(12)를 오픈시킨 후에 패드 오픈용 패턴(16)을 제거한다.
한편, 반도체 소자의 패드에 잔류하는 시각적인 결함 중에서 가장 일반적인 것이 패드에 피트(pit) 형태로 발생되는 부식이다. 패드 부식은 패키징 공정의 품질 특성에도 영향을 줄 수 있기에 더욱 일정 수준 이하로 관리가 되어야만 한다.
이와 같이 패드에 부식이 발생하는 이유를 보다 상세히 살펴보면 아래와 같다.
패드(12) 위의 보호막(14)을 식각할 때에 주로 CxFy계 가스가 많이 사용되는데, 여기서 발생되는 C, F기가 함유된 유기 폴리머가 패드(12)의 표면에 잔존하며, 이후 공정에서 존재할 수 있는 수분(H2O)과 반응하여 부식(18)이 발생하게 된다. 또한 건식 식각의 수행에 따라 C, F기가 존재할 수 있으며, 역시 이후 공정에서 존재할 수 있는 수분과 반응하여 부식(18)이 발생하게 된다.
이와 같이 패드에 부식이 발생하면 저항이 증가되며, 이와 같은 저항의 증가는 반도체 소자의 특성 저하를 초래하는 문제점이 있었다.
본 발명은 반도체 소자의 패드 오픈 공정에서 패드 상의 C, F기 함유 유기 폴리머를 분자 진동에 의한 가열로 제거함으로써 패드의 부식을 방지한다.
이를 위한 본 발명에 따른 반도체 소자의 패드 오픈 방법은, 패드 위의 보호 막을 패드 오픈용 패턴을 마스크로 이용해 식각하여 상기 패드를 오픈시키는 단계와, 상기 보호막의 식각에 의해 오픈된 상기 패드에 대해 유전 가열하는 단계를 포함한다.
바람직하기로, 상기 유전 가열하는 단계는 마이크로파를 이용하며, 상기 식각 후에 잔존하는 C, F기 함유 유기물의 분자에 직접 작용해 가열 및 분해하여 CO2, H2O, HF, CxFy 가스의 형태로 제거한다.
본 발명에 의하면, 패드 상의 C, F기 함유 유기물을 분자 진동에 의한 가열로 용이하게 제거할 수 있으므로 패드의 부식을 방지할 수 있는 효과가 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명에서는 반도체 소자의 패드 오픈 공정에서 보호막의 식각 시에 C, F기가 함유된 유기 폴리머를 제거하기 위하여 패드 식각 후, 마이크로파 유전(誘電) 가열을 이용하여 식각 후의 잔류물을 제거한다.
마이크로파 유전 가열은 고주파 전계에 의하여 유전체 내부에 발생한 전기 쌍극자를 고주파로 회전시켜 분자 간의 마찰로 열이 발생하므로 식각 후에 잔존하는 C, F기 함유 유기물의 분자에 직접 작용해 가열 및 분해하여 CO2, H2O, HF, CxFy 가스의 형태로 제거한다.
본 발명에 따른 마이크로파 유전 가열은 특히 유전율이 큰 탄소 원소가 함유된 유기물에 대한 가열 효율이 높은 특성이 있으므로 C, F기 함유 유기 폴리머를 용이하게 분해할 수 있기 때문에 매우 효율적으로 제거한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 패드 오픈 방법을 설명하기 위한 단면도이다. 도면을 참조하여 본 발명에 따른 패드 오픈 과정을 설명하면 다음과 같다.
도 2a를 참조하면, 먼저 반도체 기판(100) 상에 금속막의 패드(102)를 형성한다. 패드(102)는 예로서 알루미늄(Al)을 증착하여 형성한다.
도 2b를 참조하면, 패드(102)를 덮도록 기판 전면 상에 보호막(104)을 형성한다. 보호막(104)으로는 실리콘질화막(SiN), 실리콘산화막(SiO2), 실리콘옥시나이트라이드(SiON) 중에서 어느 하나의 막을 적용하여 단층으로 형성하거나 복수의 막을 적용하여 적층할 수도 있다.
도 2c를 참조하면, 보호막(104) 상에 패드(102)의 오픈을 위한 마스크 물질로서 감광막(예로서, 포토레지스트)을 도포한 후 노광 및 현상으로 패터닝하여 보 호막(104)을 일부 노출시키는 패드 오픈용 패턴(106)을 형성한다.
도 2d를 참조하면, 패드 오픈용 패턴(106)을 마스크로 이용해 노출된 보호막(104)을 식각하여 패드(102)를 오픈시킨 후에 패드 오픈용 패턴(106)을 제거한다.
여기서, 패드(102) 위의 보호막(104)을 식각할 때에 CxFy계 가스를 사용하는데, 여기서 발생되는 C, F기가 함유된 유기 폴리머가 패드(102)의 표면에 잔존하면 이후 공정에서 존재할 수 있는 수분(H2O)과 반응하여 패드(102)의 부식이 발생할 우려가 있다. 이러한 C, F기가 함유된 유기물은 Al(OF)x나 AlFx 상으로 존재한다.
도 2e를 참조하면, 보호막(104)의 식각에 의해 오픈된 패드(102)에 대해 유전 가열(110)을 통해 식각 후의 잔류물, 즉 Al(OF)x나 AlFx 상으로 존재하는 C, F기가 함유된 유기 폴리머를 제거한다.
여기서, 유전 가열은 마이크로파를 이용하는 마이크로파 유전 가열 공정이 이용되며, 마이크로파는 915 ㅁ 25㎒ 또는 2,450 ㅁ 25㎒의 주파수를 가지는 마이크로파를 이용하는데, 이러한 마이크로파 유전 가열은 고주파 전계에 의하여 유전체 내부에 발생한 전기 쌍극자를 고주파로 회전시켜 분자 간의 마찰로 열이 발생하므로 식각 후에 잔존하는 C, F기 함유 유기물의 분자에 직접 작용해 가열 및 분해하여 CO2, H2O, HF, CxFy 가스의 형태로 제거한다. 특히 마이크로파 유전 가열은 유전율이 큰 탄소 원소가 함유된 유기물에 대한 가열 효율이 높은 특성이 있으므로 C, F기 함유 유기 폴리머를 용이하게 분해할 수 있기 때문에 매우 효율적으로 제거한다.
이와 같이 본 발명에서는 오픈된 패드에 대해 마이크로파 유전 가열 공정을 수행하여 패드에 잔존하는 C, F기를 효율적으로 제거하며, 이로써 패드의 부식이 방지된다.
지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 패드 오픈 방법을 설명하기 위한 단면도,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 패드 오픈 방법을 설명하기 위한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 패드
104 : 보호막 106 : 패드 오픈용 패턴
110 : 유전 가열

Claims (3)

  1. 패드 위의 보호막을 패드 오픈용 패턴을 마스크로 이용해 식각하여 상기 패드를 오픈시키는 단계와,
    상기 보호막의 식각에 의해 오픈된 상기 패드에 대해 유전 가열하는 단계
    를 포함하는 반도체 소자의 패드 오픈 방법.
  2. 제 1 항에 있어서,
    상기 유전 가열하는 단계는 마이크로파를 이용하는
    반도체 소자의 패드 오픈 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 유전 가열하는 단계는 상기 식각 후에 잔존하는 C, F기 함유 유기물의 분자에 직접 작용해 가열 및 분해하여 CO2, H2O, HF, CxFy 가스의 형태로 제거하는
    반도체 소자의 패드 오픈 방법.
KR1020070128635A 2007-12-12 2007-12-12 반도체 소자의 패드 오픈 방법 KR20090061723A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070128635A KR20090061723A (ko) 2007-12-12 2007-12-12 반도체 소자의 패드 오픈 방법
CNA2008101807968A CN101459091A (zh) 2007-12-12 2008-12-02 在半导体器件中敞开衬垫的方法
US12/330,635 US8097540B2 (en) 2007-12-12 2008-12-09 Method of opening pad in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070128635A KR20090061723A (ko) 2007-12-12 2007-12-12 반도체 소자의 패드 오픈 방법

Publications (1)

Publication Number Publication Date
KR20090061723A true KR20090061723A (ko) 2009-06-17

Family

ID=40752104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070128635A KR20090061723A (ko) 2007-12-12 2007-12-12 반도체 소자의 패드 오픈 방법

Country Status (3)

Country Link
US (1) US8097540B2 (ko)
KR (1) KR20090061723A (ko)
CN (1) CN101459091A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378355B (zh) * 2018-08-24 2020-05-05 曾杰 基于微波处理的非传统光伏硅片清洗干燥工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
JPH07235772A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd 薄膜多層回路基板およびその製造方法
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
JP3587019B2 (ja) 1997-04-08 2004-11-10 ソニー株式会社 半導体装置の製造方法
EP2161735A3 (en) * 1999-03-05 2010-12-08 Canon Kabushiki Kaisha Image formation apparatus
KR100598291B1 (ko) 2000-06-20 2006-07-07 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
JP4438355B2 (ja) * 2003-09-01 2010-03-24 オムロン株式会社 マイクロ凹凸パターンを有する樹脂薄膜を備えた光学素子の製造方法
US7459183B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming low-K interlevel dielectric layers and structures

Also Published As

Publication number Publication date
US8097540B2 (en) 2012-01-17
US20090152687A1 (en) 2009-06-18
CN101459091A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
CN100595891C (zh) 用于低k刻蚀后的无损灰化工艺和系统
US8461678B2 (en) Structure with self aligned resist layer on an interconnect surface and method of making same
US3767490A (en) Process for etching organic coating layers
JPH08153710A (ja) 半導体装置の製造方法
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US5925501A (en) Dark CF4 flash
US6251794B1 (en) Method and apparatus with heat treatment for stripping photoresist to eliminate post-strip photoresist extrusion defects
JP2003303808A (ja) 半導体装置の製造方法
KR20090061723A (ko) 반도체 소자의 패드 오픈 방법
US7335600B2 (en) Method for removing photoresist
US6977212B2 (en) Fabricating a semiconductor device using fully cured bisbenzocyclobutene
KR102574258B1 (ko) 폴리머 층들에 비아들을 형성하기 위한 방법들
JP3204041B2 (ja) 絶縁膜の形成方法
KR20010089650A (ko) 디메틸술폭시드로 포토레지스트재를 제거하는 방법
EP1264340B1 (en) Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers
KR100282418B1 (ko) 반도체소자의 폴리머 제거 방법
KR100582441B1 (ko) 폴리이미드층의 제거 방법
KR0172232B1 (ko) 금속패턴 형성방법
KR100755118B1 (ko) 반도체 소자의 패드 오픈 방법
KR100447986B1 (ko) 광감지소자의칼라필터의제조방법
JP2007214373A (ja) 半導体装置の製造方法および半導体製造装置
Zhang et al. Dark CF 4 flash
KR20060074306A (ko) 반도체 소자의 금속 배선 후처리 방법
KR19990086722A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application