KR100598291B1 - 반도체 소자의 구리 배선 형성 방법 - Google Patents
반도체 소자의 구리 배선 형성 방법 Download PDFInfo
- Publication number
- KR100598291B1 KR100598291B1 KR1020000033985A KR20000033985A KR100598291B1 KR 100598291 B1 KR100598291 B1 KR 100598291B1 KR 1020000033985 A KR1020000033985 A KR 1020000033985A KR 20000033985 A KR20000033985 A KR 20000033985A KR 100598291 B1 KR100598291 B1 KR 100598291B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- film
- forming
- copper wiring
- semiconductor device
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 98
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 97
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 238000004528 spin coating Methods 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 230000006641 stabilisation Effects 0.000 claims description 7
- 238000011105 stabilization Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910004156 TaNx Inorganic materials 0.000 claims description 2
- 229910004201 TaSiNx Inorganic materials 0.000 claims description 2
- 229910010421 TiNx Inorganic materials 0.000 claims description 2
- 229910008485 TiSiNx Inorganic materials 0.000 claims description 2
- 229910008835 WSiNx Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052748 manganese Inorganic materials 0.000 claims description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000002265 prevention Effects 0.000 abstract 1
- 239000004094 surface-active agent Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003405 preventing effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 미세 구리 입자가 함유된 용액을 스핀 도포하여 얇은 구리막을 형성하고 스핀 도포 장치에서 전자기파 조사 및 열처리 등의 후처리를 실시하여 도포된 구리막 내부의 구리 입자 주변의 불순물을 제거하여 확산 방지막과의 접착성을 개선시켜 좁은 비아홀 및 트렌치를 공공없이 매립할 수 있는 반도체 소자의 구리 배선 형성 방법이 제시된다.
구리 배선, 스핀 도포, 전자기파 조사, 열처리, 들뜸 방지
Description
도 1(a) 및 도 1(b)는 종래의 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 층간 절연막
13 및 23 : 연마 정지막 14 및 24 : 확산 방지막
15 : 구리막 16 : 잔류물
25 : 제 1 구리막 26 : 제 2 구리막
27 : 제 3 구리막 28 : 구리 배선
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 미세 구리 입자가 함유된 용액을 스핀 도포하여 얇은 구리막을 형성하고 스핀 도포 장치에서 전자기파 조사 열처리 등의 후처리를 실시하여 도포된 구리막 내부의 구리 입자 주변의 불순물을 제거하여 확산 방지막과의 접착성을 개선시켜 좁은 비아홀 및 트렌치를 공공없이 매립할 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
차세대 반도체 소자의 급격한 고성능화 추세로 인하여 소자의 고속화가 요구되고 있다. 이를 위하여 다마신 패턴상에 확산 방지막과 구리 시드층을 증착하고 그 상부에 전기도금법을 이용한 구리 배선 형성 공정이 매우 유용한 방법으로 제시되었다.
그러나, 0.15㎛ 이하의 디자인 룰을 갖는 소자의 금속 배선을 형성하기 위해서는 이러한 전기도금법은 한계가 있다. 이를 극복하기 위하여 층덮힘성이 우수하고, 매립 특성이 뛰어난 CVD 방법이나 구리 용액 스핀 도포법이 제안되고 있다. 이중에서 구리 용액 스핀 도포법에 의한 구리 배선 형성 방법은 미세 패턴의 매립 특성이 우수하고, 기존의 층간 절연막 형성 장비인 SOG 장비와 공정이 매우 유사하게 진행되므로 추가적인 설비 투자가 거의 필요없어 매우 유망한 공정이다.
구리 용액 스핀 도포법은 구리 용액을 일정한 두께로 스핀 도포하고, 열처리 공정을 수회 반복하여 원하는 두께의 구리막을 얻는 것이다. 그러나 구리 용액 스핀 도포법은 초미세 구리 입자를 용액에 안정하고 균일하게 분산시키기 위하여 초미세 구리 입자를 계면 활성제 등의 보호막으로 피복하여 용액속에 분산시킨다. 이러한 피복제나 용액내의 용매 또는 첨가제는 도포 후 열처리 과정에서 구리 입자로부터 완전히 제거되지 않기 때문에 구리막과 확산 방지막과의 접착 특성이 매우 불량하게 된다. 이 때문에 후속 CMP 공정시 구리막과 확산 방지막 사이에 들뜸 현상이 발생하고, 주변 소자 및 장비를 오염시키며, 구리중의 불순물의 함량이 증가되어 후속 열처리 공정중의 가스 발생에 의한 배선의 단락 또는 일렉트로마이그레이션 등의 소자 신뢰성에 상당한 문제점을 야기시킨다.
상기와 같은 구리 용액 스핀 도포법을 이용한 구리 배선 형성 공정을 도 1(a) 및 도 1(b)를 이용하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 층간 절연막(12)이 형성되고, 층간 절연막(12)의 소정 영역이 다마신 공정으로 식각되어 반도체 기판(11)의 소정 영역을 노출시키는 콘택홀이 형성된다. 콘택홀이 형성된 층간 절연막(12) 상부에 연마 정지막(13)이 형성된다. 전체 구조 상부에 확산 방지막(14)이 형성된다. 구리 용액 스핀 도포법을 이용하여 원하는 두께로 용액 상태의 구리막이 형성되고, 베이킹 공정이 2∼3회 반복된 후 결정화 및 안정화를 위한 열처리 공정을 실시하여 구리막(15)이 형성된다. 그런데, 구리막(15) 내부의 구리 입자 주변에 계면 활성제등의 불순물(16)이 잔류하게 된다.
도 1(b)를 참조하면, CMP 공정에 의해 구리막(15)이 연마되어 평탄화되므로 구리 배선이 형성된다. 그런데, 구리막(15)의 구리 입자 주변에 존재하는 계면 활성제등의 불순물(16)이 완전히 제거되지 않아 CMP 공정도중 확산 방지막(14)과 구리막(15)의 계면에서 들뜸 현상이 발생된다.
따라서, 본 발명은 구리 용액 스핀 도포법을 이용한 구리 배선 형성 공정에서 구리막의 구리 입자 주변에 존재하는 계면 활성제등의 불순물에 의한 들뜸 현상등을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막이 형성되고, 상기 층간 절연막의 소정 영역이 식각되어 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀이 형성되는 단계와, 상기 콘택홀이 형성된 층간 절연막 상부에 연마 정지막이 형성되고, 전체 구조 상부에 확산 방지막이 형성되는 단계와, 구리 용액 스핀 도포법을 이용하여 용액 상태의 구리막을 형성시킨 후 전자기파 조사 및 열처리 공정이 실시되는 단계와, 상기 용액 상태의 구리막 형성, 전자기파 조사 및 열처리 공정이 구리막이 소정의 두께가 될 때까지 반복되는 단계와, 결정화 및 안정화를 위한 열처리 공정이 실시된 후 CMP 공정이 실시되어 구리 배선이 형성되는 단계를 포함하여 이루어진 것을 특징으로 한다.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 저유전율의 층간 절연막(22)이 형성되고, 층간 절연막(22)의 소정 영역이 싱글 또는 듀얼 다마신 공정으로 식각되어 반도체 기판(21)의 소정 영역을 노출시키는 콘택홀이 형성된다. 층간 절연막(22)은 폴리머 계열의 유기막 또는 무기물 계열의 저밀도막이 스핀 온 방식으로 형성되거나, 메칠 또는 에칠을 함유한 반응 소오스를 이용하여 CVD 방법으로 형성된 탄소가 함유된 막 또는 저밀도 산화막으로 형성되며, 그 두께는 3000∼20000Å으로 형성된다. 콘택홀이 형성된 층간 절연막(22) 상부에 연마 정지막(23)이 형성된다. 연마 정지막(23)은 구리의 확산 방지 특성을 가지도록 질소가 함유된 실리콘 질화막, 실리콘 질화산화막 또는 탄화 실리콘막이 CVD 방법으로 형성된다. 전체 구조 상부에 TiNx, Ti, Ta, TaNx, TaCx, WxN, TiSiNx, TaSiNx, WSiNx 중 어느 하나로 형성되거나 이들의 조합에 의해 형성된 확산 방지막(24)이 형성된다. 확산 방지막(24)은 CVD 방법 또는 PVD 방법으로 100Å 이상의 두께로 형성되어 콘택홀의 측벽에서 10Å 이상의 두께로 형성되도록 한다. 구리 용액 스핀 도포법을 이용하여 10∼2000Å의 두께로 용액 상태의 제 1 구리막(25)이 형성된다. 용액 상태의 제 1 구리막(25)이 형성된 웨이퍼를 같은 도포 장비에서 기판이 놓인 스테이션을 이동시키거나 같은 장비내에서 다른 챔버를 이용하여 자외선, 적외선, X-선, 감마선 등의 전자기파를 조사한다. 그리고, 100∼400℃의 온도와 0.001mTorr∼760Torr의 압력을 유지하는 H2, NH3, 불활성 가스 또는 이들의 조합으로 이루어진 분위기에서 10초 내지 10분정도 열처리한다. 또한, 열처리는 100∼250℃에서 1차로 실시한 후 200∼400℃로 상승시켜 2차로 실시할 수도 있다. 이에 의해 액 상태의 제 1 구리막(25) 내부의 구리 입자 주변에 피복된 계면 활성제 등의 피복막 및 불순물이 완전히 제거된다.
도 2(b)를 참조하면, 제 1 구리막(25)이 형성된 상태에서 동일 도포 장비를 이용하여 원하는 두께로 구리막이 형성될 때까지 구리 용액의 도포, 전자기파 조사 및 열처리가 실시되어 제 2 및 제 3 구리막(26 및 27)이 형성된다. 예를들어 1000∼5000Å 두께의 구리 용액의 스핀 도포와 전자기파 조사 및 열처리를 1회 내지 3회 반복하여 5000Å 이상의 구리막이 형성되도록 한다.
도 2(c)를 참조하면, 결정화 및 안정화를 위한 열처리를 실시하고 CMP 공정을 실시하여 구리막(27, 26 및 25) 및 확산 방지막(24)을 연마하여 다마신 패턴 내부에만 안정한 구리 배선(28)을 형성시킨다. 결정화 및 안정화를 위한 열처리 공정은 200∼500℃의 온도와 0.001mTorr∼760Torr의 압력을 유지하는 H2, NH3, 불활성 가스의 분위기 또는 이들의 조합으로 이루어진 분위기에서 5분 내지 30분동안 실시하거나 동일 조건에서 30초 내지 5분 동안 급속 열처리한다. 또한, 구리 배선(28)을 형성하기 위한 CMP 공정은 Al2O3가 함유된 슬러리를 이용한다.
한편, 상기에서는 스핀 도포에 의해 구리막을 형성하였지만 Cu 이외에 Au, Ag, Al, Pt, Co, Mn, Ni, Cr, Ti, V, Fe, Zn, W, Ir, Zr, Ru를 포함하는 모든 사용가능한 금속 배선 재료를 이용할 수 있다.
상술한 바와 같이 본 발명에 의하면 낮은 콘택 저항을 확보할 수 있고 좁은 콘택홀을 용이하게 매립할 수 있으며, 확산 방지막과 구리 배선과의 접착 특성을 개선시켜 CMP 공정 도중 이들 계면에서의 들뜸 현상 없이 양호한 구리 배선을 형성할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
Claims (15)
- 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막이 형성되고, 상기 층간 절연막의 소정 영역이 식각되어 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀이 형성되는 단계와,상기 콘택홀이 형성된 층간 절연막 상부에 연마 정지막이 형성되고, 전체 구조 상부에 확산 방지막이 형성되는 단계와,구리 용액 스핀 도포법을 이용하여 용액 상태의 구리막을 형성시킨 후 전자기파 조사 및 열처리 공정이 실시되는 단계와,상기 용액 상태의 구리막 형성, 전자기파 조사 및 열처리 공정이 구리막이 소정의 두께가 될 때까지 반복되는 단계와,결정화 및 안정화를 위한 열처리 공정이 실시된 후 CMP 공정이 실시되어 구리 배선이 형성되는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 층간 절연막은 폴리머 계열의 유기막 또는 무기물 계열의 저밀도막이 스핀 온 방식으로 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 층간 절연막은 메칠 또는 에칠을 함유한 반응 소오스를 이용하여 CVD 방법으로 형성된 탄소가 함유된 막 또는 저밀도 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 층간 절연막은 3000 내지 20000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 연마 정지막은 CVD 방법으로 형성된 질소가 함유된 실리콘 질화막, 실리콘 질화산화막 또는 탄화 실리콘막중 어느 하나인 것을 특지으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 확산 방지막은 TiNx, Ti, Ta, TaNx, TaCx, WxN, TiSiNx, TaSiNx, WSiNx 중 어느 하나로 형성되거나 이들의 조합으로 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 1차로 형성되는 구리막은 10 내지 2000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 전자기파 조사는 상기 구리막이 형성된 웨이퍼를 같은 도포 장비에서 기판이 놓인 스테이션을 이동시키거나 같은 장비내에서 다른 챔버를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 전자기파 조사는 자외선, 적외선, X-선 및 감마선중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 열처리 공정은 100 내지 400℃의 온도와 0.001mTorr 내지 760Torr의 압력을 유지하는 H2, NH3, 불활성 가스 또는 이들의 조합으로 이루어진 분위기에서 10초 내지 10분 동안 실시되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 10 항에 있어서, 상기 열처리 공정은 100∼250℃에서 1차로 실시한 후 200 내지 400℃로 상승시켜 2차로 실시되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 최종 구리막의 두께가 5000Å 이상이 되도록 용액 상태의 구리막이 1000 내지 5000Å의 두께로 반복 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 결정화 및 안정화를 위한 열처리 공정은 200 내지 500℃의 온도와 0.001mTorr 내지 760Torr의 압력을 유지하는 H2, NH3, 불활성 가스의 분위기 또는 이들의 조합으로 이루어진 분위기에서 5분 내지 30분동안 실시되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 결정화 및 안정화를 위한 열처리 공정은 200 내지 500℃의 온도와 0.001mTorr 내지 760Torr의 압력을 유지하는 H2, NH3, 불활성 가스의 분위기 또는 이들의 조합으로 이루어진 분위기에서 30초 내지 5분 동안 실시되 는 급속 열처리 공정인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 구리 대신에 Au, Ag, Al, Pt, Co, Mn, Ni, Cr, Ti, V, Fe, Zn, W, Ir, Zr, Ru 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033985A KR100598291B1 (ko) | 2000-06-20 | 2000-06-20 | 반도체 소자의 구리 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033985A KR100598291B1 (ko) | 2000-06-20 | 2000-06-20 | 반도체 소자의 구리 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020000050A KR20020000050A (ko) | 2002-01-04 |
| KR100598291B1 true KR100598291B1 (ko) | 2006-07-07 |
Family
ID=19672829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000033985A KR100598291B1 (ko) | 2000-06-20 | 2000-06-20 | 반도체 소자의 구리 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100598291B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040009789A (ko) * | 2002-07-25 | 2004-01-31 | 아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100749205B1 (ko) * | 2005-12-27 | 2007-08-13 | 주식회사 엔씨소프트 | 휴대용 디지털 기기의 사용자 인터페이싱 방법 및 그휴대용 디지털 기기 |
| KR20090061723A (ko) | 2007-12-12 | 2009-06-17 | 주식회사 동부하이텍 | 반도체 소자의 패드 오픈 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03132035A (ja) * | 1989-10-18 | 1991-06-05 | Toshiba Corp | 薄膜形成方法 |
| JPH065605A (ja) * | 1992-06-16 | 1994-01-14 | Seiko Epson Corp | 電極配線法 |
| KR0144643B1 (ko) * | 1994-12-28 | 1998-08-17 | 심상철 | 금속흡착법에 의한 다결정 규소박막의 제조방법 |
| KR19980057123A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 금속 배선 형성 방법 |
-
2000
- 2000-06-20 KR KR1020000033985A patent/KR100598291B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03132035A (ja) * | 1989-10-18 | 1991-06-05 | Toshiba Corp | 薄膜形成方法 |
| JPH065605A (ja) * | 1992-06-16 | 1994-01-14 | Seiko Epson Corp | 電極配線法 |
| KR0144643B1 (ko) * | 1994-12-28 | 1998-08-17 | 심상철 | 금속흡착법에 의한 다결정 규소박막의 제조방법 |
| KR19980057123A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020000050A (ko) | 2002-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528432B1 (en) | H2-or H2/N2-plasma treatment to prevent organic ILD degradation | |
| US7253105B2 (en) | Reliable BEOL integration process with direct CMP of porous SiCOH dielectric | |
| KR100516337B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR100550304B1 (ko) | 하이드로겐-실세스퀴옥산(ｈｓｑ)으로 갭이 채워진 패터닝된 금속층들을 갖는 경계없는 비아들 | |
| US6436808B1 (en) | NH3/N2-plasma treatment to prevent organic ILD degradation | |
| CN100365796C (zh) | 半导体装置及其制造方法 | |
| US7416985B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication method thereof | |
| US6333248B1 (en) | Method of fabricating a semiconductor device | |
| US8278205B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20050064701A1 (en) | Formation of low resistance via contacts in interconnect structures | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| US6417098B1 (en) | Enhanced surface modification of low K carbon-doped oxide | |
| US6093635A (en) | High integrity borderless vias with HSQ gap filled patterned conductive layers | |
| KR100598291B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US7541296B2 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
| US20010018273A1 (en) | Method of fabricating copper interconnecting line | |
| KR100387256B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP5200436B2 (ja) | 半導体装置の製造方法 | |
| JP2005340460A (ja) | 半導体装置の形成方法 | |
| JP2000252357A (ja) | 半導体装置の製造方法 | |
| US11967522B2 (en) | Amorphous layers for reducing copper diffusion and method forming same | |
| JP2003124311A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6358841B1 (en) | Method of copper CMP on low dielectric constant HSQ material | |
| JP2005064521A (ja) | 集積回路の銅配線用拡散バリア | |
| KR100648565B1 (ko) | 다층 배선 구조를 갖는 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |