JP2015204393A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015204393A
JP2015204393A JP2014083327A JP2014083327A JP2015204393A JP 2015204393 A JP2015204393 A JP 2015204393A JP 2014083327 A JP2014083327 A JP 2014083327A JP 2014083327 A JP2014083327 A JP 2014083327A JP 2015204393 A JP2015204393 A JP 2015204393A
Authority
JP
Japan
Prior art keywords
layer
bonding pad
gold
semiconductor device
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014083327A
Other languages
English (en)
Inventor
吉川英一
Eiichi Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014083327A priority Critical patent/JP2015204393A/ja
Publication of JP2015204393A publication Critical patent/JP2015204393A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】ボンディングパッドの酸化を抑制する。【解決手段】ボンディングパッドの最表面に存在する金（Au）層（９）が、金（Au）層下部に存在する、ボンディングパッドを構成する金属である、Ti層（６）、Cu層（７）、Ni層（８）多層膜の側壁を覆う構造を有する。またAu層（９）を、保護膜である樹脂層(４)の表面に延伸したり、さらに、延伸した金（Au）を樹脂層（４）に埋め込むことで、水分の侵入をさらに抑えることができ、ボンディングパッド側面の酸化を防せぐことができる。このように、ボンディングパッド側面の酸化を防ぐことで、ボンディングパッドの劣化を抑えることができ、半導体装置の信頼性を向上することができる。【選択図】図２

Description

本発明は、ボンディングパッドを具備する半導体装置の、ボンディングパッドの構造に関する。
通常の半導体装置においては、シリコン等からなる半導体基板（ウエハ）中にトランジスタ等の半導体素子が形成される。この半導体チップの中においては、アルミニウム等からなる配線層が形成され、この配線層が半導体チップ中において形成された半導体素子の各電極等と接続される。この半導体チップはパッケージ内に実装されて使用されるが、この際には、パッケージ側に形成された端子と、半導体チップ中の配線層とを電気的に接続する必要がある。このために、通常は、半導体チップの最上層に金属で構成されたボンディングパットが形成され、このボンディングパッドとパッケージの端子とが、ボンディングワイヤを介して接続される。
ボンディングパッドの表面金属としては、酸化されにくくボンディングワイヤとの接続強度の高い金（Au）が使われることがある。
特開2013-251566号公報
しかしながら従来技術は、ボンディングパッドの構成において、最上層の金（Au）の下の、ボンディングパッドを構成する金属の側壁が露出しているため、この部分が酸化され、これによってボンディングパッドが劣化する。
本発明は上記問題点を解決する発明を提供することを目的とする。

本発明は、上記問題を解決すべく、以下に掲げる構成とした。本発明の半導体装置は、ボンディングパッドの構成において、最上層を金（Au）とし、さらに最上層の金（Au）を延伸し、金（Au）の下のボンディングパッドを構成する金属の側壁を金(Au)が覆う構造とする。
本発明によれば、モールド樹脂中に入り込んだ水分などによるボンディングパッド側壁の金属の酸化がなくなるため、より信頼性の高い半導体装置を得ることができる。
本発明の従来例に係わるボンディングパッド断面を示す図である。 本発明の実施例１に係わるボンディングパッド断面を示す図である。 本発明の実施例２に係わるボンディングパッド断面を示す図である。 本発明の実施例３に係わるボンディングパッド断面を示す図である。 本発明の実施例４に係わるボンでキングパッド断面を示す図である。
以下、本発明の実施の形態となる構造について説明する。図１は従来構造のボンディングパッドの断面図である。また図２、図３、図４、図５は本発明の実施例を示すボンディングパッドの断面図である。
実施例１に係るボンディングパッドの構造について説明する。図２に示されているようにシリコン基板１の上には層間絶縁膜となるSiO2膜2を介して、配線層５が形成されており、さらにその上にパシべーション層として機能する、SiN膜３が形成されている。配線層５はSiO2層２の下に形成された半導体素子の電極（例えば、ゲート電極、ソース電極等）に接続されている。SiN層３の上には、ボンディングパッド１０との間の層間絶縁膜となる厚い樹脂層４が形成されている。ボンディングパッドは、配線層上のチタン（Ti）層6、銅（Cu）層７、ニッケル(Ni)層８、金（Au）層9の多層膜からなり、金（Au）9が、下のニッケル層８、銅（Cu）層７、チタン（Ti）層、などの金属の側壁を覆う構造を有する。
実施例２に係るボンディングパッドの構造について説明する。図３に示されているようにシリコン基板１の上には層間絶縁膜となるSiO2膜2を介して、配線層５が形成されており、さらにその上にパシべーション層として機能する、SiN膜３が形成されている。配線層５はSiO2層２の下に形成された半導体素子の電極（例えば、ゲート電極、ソース電極等）に接続されている。SiN層３の上には、ボンディングパッド１０との間の層間絶縁膜となる厚い樹脂層４が形成されている。ボンディングパッドは、配線層上のチタン（Ti）層6、銅（Cu）層７、ニッケル(Ni)層８、金（Au）層9の多層膜からなり、金（Au）9が、下のニッケル層８、銅（Cu）層７、チタン（Ti）層、などの金属の側壁を覆う構造を有する。
また、金（Au）9は樹脂層４の表面にまで延伸している。この構造にすることにより、ボンディングパッド金属への水分の浸入をより回避でき、図２の構造よりボンディングパッドを構成する金属の酸化を避けることができる。

実施例３に係るボンディングパッドの構造について説明する。図４に示されているようにシリコン基板１の上には層間絶縁膜となるSiO2膜2を介して、配線層５が形成されており、さらにその上にパシべーション層として機能する、SiN膜３が形成されている。配線層５はSiO2層２の下に形成された半導体素子の電極（例えば、ゲート電極、ソース電極等）に接続されている。SiN層３の上には、ボンディングパッド１０との間の層間絶縁膜となる厚い樹脂層４が形成されている。ボンディングパッドは、配線層上のチタン（Ti）層6、銅（Cu）層７、ニッケル(Ni)層８、金（Au）層9の多層膜からなり、金（Au）9が、下のニッケル層８、銅（Cu）層７、チタン（Ti）層、などの金属の側壁を覆う構造を有する。
また、側壁を覆う金（Au）9は樹脂層４の表面上に延伸し、延伸したAuの終端が樹脂層４に埋まる構造になっている。この構造により、ボンディングパッド金属への水分の浸入を抑えることができ、図２、図３の構造よりボンディングパッド金属の酸化を避けることができる。
実施例４に係るボンディングパッドの構造について説明する。図５は、ニッケル層８、銅（Cu）層７、チタン（Ti）層がテーパーを有する構造になっている。
図５に示す角度X（１１）は２０°から７０°の間の角度を有し、下地のニッケル層８、銅（Cu）層７、チタン（Ti）層の側壁部分に、金（Au）をより均一な厚みで形成できるので、図２の構造より、金属の酸化を回避することが可能となる。
１、シリコン基板
２、SiO2層
３、SiN層
４、樹脂層
５、配線層
６、Ti層
７、Cu層
８、Ni層
９、Au層
１０、ボンディングパッド

Claims (4)

  1. 半導体基板上に形成された配線層の上に樹脂層が形成され、当該樹脂層を貫通し前記配線層に達するボンディングパッド開口部を介してボンディングパッドが前記配線層と接続され、前記ボンディングパッドにボンディングワイヤが接続された構造を具備する半導体装置であって、ボンディングパッドの表面および、ボンディングパッドの側壁面が、金（Au）で覆われることを特徴とする半導体装置。
  2. 請求項１において金（Au）が、樹脂層表面に延伸し、延伸した金（Au）の終端部が樹脂表面上に存在する構造の半導体装置。
  3. 請求項１において、ボンディングパッドを覆う金（Au）が、樹脂層表面に延伸し、延伸した金（Au）の終端部が、樹脂中に埋没した構造の半導体装置。
  4. 請求項１において、ボンディングパッドを構成する金（Au）より下に存在する金属がテーパーを有し、断面のテーパー角度が、７０°以下２０°以上である構造のボンディングパッドを有する半導体装置。
JP2014083327A 2014-04-15 2014-04-15 半導体装置 Pending JP2015204393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014083327A JP2015204393A (ja) 2014-04-15 2014-04-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014083327A JP2015204393A (ja) 2014-04-15 2014-04-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2015204393A true JP2015204393A (ja) 2015-11-16

Family

ID=54597668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014083327A Pending JP2015204393A (ja) 2014-04-15 2014-04-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2015204393A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3358616A1 (en) * 2017-02-02 2018-08-08 Melexis Technologies NV Bond pad protection for harsh media applications

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204277A (ja) * 1992-09-10 1994-07-22 Texas Instr Inc <Ti> ワイヤボンディングの方法およびそれにより作られた集積回路デバイス
JPH07221107A (ja) * 1994-01-31 1995-08-18 Casio Comput Co Ltd 半導体装置の突起電極構造およびその突起電極形成方法
JP2002016100A (ja) * 2000-06-30 2002-01-18 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP2005294678A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006200925A (ja) * 2005-01-18 2006-08-03 Denso Corp 圧力センサ
JP2008258511A (ja) * 2007-04-09 2008-10-23 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP2010016103A (ja) * 2008-07-02 2010-01-21 Panasonic Corp 半導体装置
JP2012004210A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体集積回路装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204277A (ja) * 1992-09-10 1994-07-22 Texas Instr Inc <Ti> ワイヤボンディングの方法およびそれにより作られた集積回路デバイス
JPH07221107A (ja) * 1994-01-31 1995-08-18 Casio Comput Co Ltd 半導体装置の突起電極構造およびその突起電極形成方法
JP2002016100A (ja) * 2000-06-30 2002-01-18 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP2005294678A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006200925A (ja) * 2005-01-18 2006-08-03 Denso Corp 圧力センサ
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP2008258511A (ja) * 2007-04-09 2008-10-23 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2010016103A (ja) * 2008-07-02 2010-01-21 Panasonic Corp 半導体装置
JP2012004210A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体集積回路装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3358616A1 (en) * 2017-02-02 2018-08-08 Melexis Technologies NV Bond pad protection for harsh media applications
CN108461407A (zh) * 2017-02-02 2018-08-28 迈来芯科技有限公司 用于恶劣介质应用的键合焊盘保护
US10262897B2 (en) 2017-02-02 2019-04-16 Melexis Technologies Nv Bond pad protection for harsh media applications
CN108461407B (zh) * 2017-02-02 2020-12-11 迈来芯科技有限公司 用于恶劣介质应用的键合焊盘保护

Similar Documents

Publication Publication Date Title
TWI546872B (zh) 電子元件與半導體元件
JP4072697B2 (ja) 半導体装置
JP2011216771A (ja) 半導体装置およびその製造方法
JP2023054250A (ja) 半導体装置
WO2013187187A1 (ja) 半導体装置
US8044482B2 (en) Semiconductor device
US8697566B2 (en) Bump structure and manufacturing method thereof
JP6210482B2 (ja) 半導体装置および半導体装置の製造方法
JP2015204393A (ja) 半導体装置
JP2011238951A (ja) 半導体装置およびその製造方法
JP2007059867A (ja) 半導体装置
JP2015053371A (ja) 半導体装置およびその製造方法
JP6379661B2 (ja) 半導体装置
US9978723B2 (en) Semiconductor device
JP2015002234A (ja) 半導体装置及びその製造方法
JP6241665B2 (ja) 半導体装置
JP5882014B2 (ja) 半導体装置
JP2008010778A (ja) 半導体装置
JP6435562B2 (ja) 半導体装置および半導体装置の製造方法
JP4525143B2 (ja) 半導体装置
JP2009266998A (ja) 半導体装置及びその製造方法
US10910330B2 (en) Pad structure and integrated circuit die using the same
JP2010287750A (ja) 半導体装置及びその製造方法
JP4835873B2 (ja) 半導体装置
JP2014123611A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180227