JP6241665B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6241665B2
JP6241665B2 JP2014103064A JP2014103064A JP6241665B2 JP 6241665 B2 JP6241665 B2 JP 6241665B2 JP 2014103064 A JP2014103064 A JP 2014103064A JP 2014103064 A JP2014103064 A JP 2014103064A JP 6241665 B2 JP6241665 B2 JP 6241665B2
Authority
JP
Japan
Prior art keywords
bonding pad
wiring
semiconductor device
resin
surface wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014103064A
Other languages
English (en)
Other versions
JP2015220348A (ja
Inventor
吉川　英一
英一 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014103064A priority Critical patent/JP6241665B2/ja
Publication of JP2015220348A publication Critical patent/JP2015220348A/ja
Application granted granted Critical
Publication of JP6241665B2 publication Critical patent/JP6241665B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングパットを具備する半導体装置の、ボンディングパットおよびボンディングパットと接続する表面の配線構造に関する。
半導体装置においては、シリコン等からなる半導体基板（ウエハ）中にトランジスタ等の半導体素子が形成される。半導体装置の最上層においては、ボンディングパットおよびボンディングパットと繋がる表面配線が具備されている。半導体装置はパッケージ内に実装されて使用されるが、この際、パッケージ側に形成された端子と、半導体装置の配線層とを電気的に接続する必要がある。このため通常は、ボンディングパッドとパッケージの端子とが、ボンディングワイヤを介して接続される。
ボンディングパットおよび配線金属は、通常、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属で構成される。
特開２０１３-２５１５６６
しかしながら従来技術では、ボンディングパッドおよびそれと接続する表面配線を、ポリイミド（(PI)、ポリベンゾオキサゾール（ＰＢＯ）などの樹脂系保護膜で被覆した場合、樹脂に接触する金属が樹脂から解離した酸素などによって酸化するという問題があった。
本発明は上記問題点を解決する発明を提供することを目的とする。

本発明は上記問題を解決すべく、以下に掲げる構成とした。本発明の半導体装置は、ボンディングパットおよびボンディングパットと接続する表面配線を有する構成において、ボンディングパットおよび表面配線を、炭素被膜で覆う構造を有する。
本発明によれば、ボンディングパットおよび表面配線を樹脂系保護膜で被覆した場合、樹脂による酸化を防ぐことができるため、配線の電気的特性の変動を少なく抑えることができ、信頼性の高い半導体装置を得ることができる。
本発明の従来例に係わるボンディングパット断面を示す図である。 本発明の従来例に係わる表面配線の断面を示す図である。 本発明の実施例１に係わるボンディングパット断面を示す図である。 本発明の実施例１に係わる表面配線の断面を示す図である。
以下、本発明の実施の形態となる構造について説明する。図１は従来構造のボンディングパッドの断面図、図２は従来構造の表面配線の断面図である。また図３は本発明の実施例を示すボンディングパッドの断面図、図４は本発明の実施例を示す表面配線の断面図である。
実施例１に係るボンディングパットの構造について説明する。図３に示されているようにシリコン基板１の上には絶縁膜２を介して、ボンディングパット３が形成されている。ボンディングパット表面は炭素膜４で覆われており、樹脂保護膜５と接している。炭素膜４によって樹脂分子から解離した酸素がボンディングパットを構成する金属の表面、配線金属の表面に到達するのを防げると同時に、炭素は酸化された銅（Ｃｕ）などの金属に対して還元作用を有するため、酸素が炭素被膜を通過してボンディングパット、配線金属に到達し、ボンディングパットおよび配線を構成する金属（Ｃｕなど）が酸化されても、還元することができる。炭素被膜としては表面積の大きい、非晶質炭素の膜が有効であり膜厚としては３００Åから３μｍの間の膜厚がデバイスに応力的なストレスを与えないために有効である。
１、シリコン基板
２、絶縁膜
３、ボンディングパッド、配線
４、炭素膜
５、樹脂保護膜

Claims (1)

  1. 半導体基板上にボンディングパットと、これと接続する表面配線を有し、
    ボンディングパットおよび表面配線が樹脂保護膜で被覆されている構造の半導体装置において、ボンディングパットおよび表面配線が、炭素で被覆されていることを特徴とする半導体装置。
JP2014103064A 2014-05-19 2014-05-19 半導体装置 Expired - Fee Related JP6241665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014103064A JP6241665B2 (ja) 2014-05-19 2014-05-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014103064A JP6241665B2 (ja) 2014-05-19 2014-05-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2015220348A JP2015220348A (ja) 2015-12-07
JP6241665B2 true JP6241665B2 (ja) 2017-12-06

Family

ID=54779490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014103064A Expired - Fee Related JP6241665B2 (ja) 2014-05-19 2014-05-19 半導体装置

Country Status (1)

Country Link
JP (1) JP6241665B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320701B2 (ja) * 1988-02-01 2002-09-03 株式会社半導体エネルギー研究所 配線保護膜の作製方法
JPH0263138A (ja) * 1988-08-29 1990-03-02 Matsushita Electron Corp 半導体装置
JPH06120289A (ja) * 1992-10-02 1994-04-28 Nec Corp 半導体装置
JP2997371B2 (ja) * 1992-10-27 2000-01-11 川崎製鉄株式会社 集積回路装置
JP4511595B2 (ja) * 2005-03-30 2010-07-28 パイオニア株式会社 有機ｅｌ表示装置、有機トランジスタ、これらの製造方法
US9831122B2 (en) * 2012-05-29 2017-11-28 Globalfoundries Inc. Integrated circuit including wire structure, related method and design structure

Also Published As

Publication number Publication date
JP2015220348A (ja) 2015-12-07

Similar Documents

Publication Publication Date Title
JP2010171386A (ja) 半導体装置及びその製造方法
JP2011527830A5 (ja)
JP2010192605A5 (ja)
JP7234432B2 (ja) 半導体装置
JP4072697B2 (ja) 半導体装置
JP2023054250A (ja) 半導体装置
JP5165190B2 (ja) 半導体装置及びその製造方法
JP4147433B2 (ja) 半導体装置及びその製造方法
JP6319028B2 (ja) 半導体装置
JP2015005623A (ja) 半導体装置
JP2010153708A5 (ja)
WO2018105258A1 (ja) 半導体装置
JP6241665B2 (ja) 半導体装置
JP6379661B2 (ja) 半導体装置
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
JP2007059867A (ja) 半導体装置
JP2012160595A (ja) 半導体装置及びその製造方法
JP2018064059A5 (ja)
JP2015053371A (ja) 半導体装置およびその製造方法
JP2014167987A5 (ja)
JP2015204393A (ja) 半導体装置
US9978723B2 (en) Semiconductor device
JP2015192037A (ja) Ｍｉｍキャパシタ
JP2008010778A (ja) 半導体装置
JP2009016830A (ja) チップ積層構造物及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171025

R150 Certificate of patent or registration of utility model

Ref document number: 6241665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees