JP6379661B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6379661B2
JP6379661B2 JP2014103059A JP2014103059A JP6379661B2 JP 6379661 B2 JP6379661 B2 JP 6379661B2 JP 2014103059 A JP2014103059 A JP 2014103059A JP 2014103059 A JP2014103059 A JP 2014103059A JP 6379661 B2 JP6379661 B2 JP 6379661B2
Authority
JP
Japan
Prior art keywords
bonding pad
platinum
palladium
surface wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014103059A
Other languages
English (en)
Other versions
JP2015220347A (ja
Inventor
吉川　英一
英一 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014103059A priority Critical patent/JP6379661B2/ja
Publication of JP2015220347A publication Critical patent/JP2015220347A/ja
Application granted granted Critical
Publication of JP6379661B2 publication Critical patent/JP6379661B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングパットを具備する半導体装置の、ボンディングパットおよびボンディングパットと接続する表面の配線構造に関する。
半導体装置においては、シリコン等からなる半導体基板（ウエハ）中にトランジスタ等の半導体素子が形成される。半導体装置の最上層においては、ボンディングパットおよびボンディングパットと繋がる表面配線が具備されている。半導体装置はパッケージ内に実装されて使用されるが、この際、パッケージ側に形成された端子と、半導体装置の配線層とを電気的に接続する必要がある。このため通常は、ボンディングパッドとパッケージの端子とが、ボンディングワイヤを介して接続される。
ボンディングパットおよび配線金属は、通常、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属で構成される。
特開２０１３-２５１５６６ 号公報
しかしながら従来技術では、ボンディングパッドおよびそれと接続する表面配線を、ポリイミド（(PI)、ポリベンゾオキサゾール（ＰＢＯ）などの樹脂系保護膜で被覆した場合、樹脂に接触する金属が樹脂から解離した酸素などによって酸化するという問題があった。
本発明は上記問題点を解決する発明を提供することを目的とする。

本発明は上記問題を解決すべく、以下に掲げる構成とした。本発明の半導体装置は、ボンディングパットおよびボンディングパットと接続する表面配線を有する構成において、ボンディングパットおよび表面配線を、白金（Ｐｔ）、またはパラジウム（Ｐｄ）、または、白金（Ｐｔ）の上にパラジウム（Ｐｄ）を積層した２層構造の膜で覆う構造を有する。
本発明によれば、ボンディングパットおよび表面配線を樹脂系保護膜で被覆した場合、樹脂による酸化を防ぐことができるため、配線の電気的特性の変動を少なく抑えることができ、信頼性の高い半導体装置を得ることができる。
本発明の従来例に係わるボンディングパット断面を示す図である。 本発明の従来例に係わる表面配線の断面を示す図である。 本発明の実施例１に係わるボンディングパット断面を示す図である。 本発明の実施例１に係わる表面配線の断面を示す図である。 本発明の実施例２に係わるボンディングパッド断面を示す図である。 本発明の実施例２に係わる表面配線の断面を示す図である。 本発明の実施例３に係わるボンディングパット断面を示す図である。 本発明の実施例３に係わる表面配線の断面を示す図である。
以下、本発明の実施の形態となる構造について説明する。図１は従来構造のボンディングパッドの断面図、図２は従来構造の表面配線の断面図である。また図３、図５、図７は本発明の実施例を示すボンディングパッドの断面図である。
また、図４、図６、図８は本発明の実施例を示す表面配線の断面図である。
実施例１に係るボンディングパッドの構造について説明する。図３に示されているようにシリコン基板１の上には絶縁膜２を介して、ボンディングパット３が形成されている。ボンディングパット表面は白金（Ｐｔ）４で覆われており、樹脂保護膜５と接している。白金（Ｐｔ）は貴金属であり酸化されにくいため、樹脂と接してもボンディングパットが酸化することを回避できる。
白金（Ｐｔ）の膜厚は、５０Åから２．６μmの 範囲、さらには１００Åから１．５μｍの範囲であることが望ましい。この膜厚範囲であればデバイスに応力的ストレスを発生させることなく効果的にボンディングパットの酸化を防ぐことができる。
実施例２に係るボンディングパッドの構造について説明する。図５に示されているようにシリコン基板１の上には絶縁膜２を介して、ボンディングパット３が形成されている。ボンディングパット表面はパラジウム（Ｐｄ）６で覆われており、樹脂保護膜５と接している。パラジウム（Ｐｄ）は酸素を遮蔽する効果があるため、樹脂と接してもボンディングパットが酸化することを回避できる。パラジウムの膜厚は５０Åから２.９μmの 範囲、さらには１３０Åから１.９μｍの範囲であることが望ましい。この膜厚範囲であればデバイスに応力的ストレスを発生させることなく効果的にボンディングパットの酸化を防ぐことができる。
実施例３に係るボンディングパットの構造について説明する。図７に示されているようにシリコン基板１の上には層間絶縁膜２を介して、ボンディングパット３が形成されている。ボンディングパット表面は白金（Ｐｔ）４とパラジウム（Ｐｄ）６の２層の膜で覆われている。構造としては、ボンディングパット上に白金（Ｐｔ）を形成し、白金（Ｐｔ）の上にパラジウムを連続で形成する２層の複合膜であることが望ましい。
白金（Ｐｔ）とパラジウム（Ｐｄ）の膜厚の関係は、Ｐｄ＞Ｐｔであることが望ましい。これによってデバイスに応力的ストレスを発生させず、効果的にボンディングパット、表面配線の酸化を防ぐことができる。
１、シリコン基板
２、絶縁膜
３、ボンディングパッド、配線
４、白金（Ｐｔ）
５、樹脂保護膜
６、パラジウム（Ｐｄ）

Claims (1)

  1. 半導体基板上にボンディングパットと、これと接続する表面配線を有し、ボンディングパットおよび表面配線が樹脂保護膜で被覆されている構造の半導体装置にお
    いて、ボンディングパットおよび表面配線が、白金（Ｐｔ）およびパラジウム（Ｐｄ）の２層膜で被覆され、ボンディングパットまたは配線金属と白金（Ｐｔ）が接し、白金（Ｐ
    ｔ）とパラジウム（Ｐｄ）が連続で接する積層構造を有し、白金（Ｐｔ）の膜厚よりパラ
    ジウム（Ｐｄ）の膜厚が厚いことを特徴とする半導体装置。
JP2014103059A 2014-05-19 2014-05-19 半導体装置 Expired - Fee Related JP6379661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014103059A JP6379661B2 (ja) 2014-05-19 2014-05-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014103059A JP6379661B2 (ja) 2014-05-19 2014-05-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2015220347A JP2015220347A (ja) 2015-12-07
JP6379661B2 true JP6379661B2 (ja) 2018-08-29

Family

ID=54779489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014103059A Expired - Fee Related JP6379661B2 (ja) 2014-05-19 2014-05-19 半導体装置

Country Status (1)

Country Link
JP (1) JP6379661B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361566B2 (ja) * 2019-10-25 2023-10-16 エイブリック株式会社 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10188817A (ja) * 1996-12-25 1998-07-21 Canon Inc 素子回路基板および画像形成装置とその製造法
JP3481415B2 (ja) * 1997-03-19 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015220347A (ja) 2015-12-07

Similar Documents

Publication Publication Date Title
TWI546872B (zh) 電子元件與半導體元件
JP2013197382A5 (ja)
JP2010171386A (ja) 半導体装置及びその製造方法
JP2011527830A5 (ja)
TWI783264B (zh) 半導體裝置及其製造方法
JP2010192605A5 (ja)
JP7234432B2 (ja) 半導体装置
JP2023054250A (ja) 半導体装置
JP6379661B2 (ja) 半導体装置
WO2018105258A1 (ja) 半導体装置
JP2008028400A (ja) 半導体チップ
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
JP6241665B2 (ja) 半導体装置
JP2007059867A (ja) 半導体装置
JP2018064059A5 (ja)
US9978723B2 (en) Semiconductor device
JP2015053371A (ja) 半導体装置およびその製造方法
JP2006318989A (ja) 半導体装置
JP6057285B2 (ja) 半導体素子搭載用基板
JP2015204393A (ja) 半導体装置
KR20120131988A (ko) 반도체 디바이스용 리드 프레임
KR100709443B1 (ko) 반도체 소자의 본딩 패드 형성방법
JP6074984B2 (ja) 半導体装置
JP2014123611A (ja) 半導体装置
JP2016111060A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6379661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees