JP2018064059A5 - - Google Patents

Description

本発明のひとつは、
一面に形成された半導体素子（３０）を有する半導体基板（１２）と、
半導体基板の一面上に配置された層間絶縁膜（１４）と、
層間絶縁膜内に配置された配線層（１６）と、
層間絶縁膜に対して半導体基板と反対側に配置され、層間絶縁膜よりも硬質な硬質膜（１８）と、
硬質膜に対して層間絶縁膜と反対側に配置され、配線層を介して半導体素子と接続された外部接続用の複数のパッド部（２０）と、
電気的な絶縁性を有し、少なくともパッド部同士の対向領域（Ｓｂ）に配置された表面保護膜（２２）と、を備え、
表面保護膜は、膜厚が１μｍ以上であり、シリコン窒化膜又はシリコン酸化膜とされており、パッド部におけるグランドに接続される第１パッド部と、誘導負荷に接続される第２パッド部との間に形成されている。

本発明のひとつは、
一面に形成された半導体素子（３０）を有する半導体基板（１２）と、
半導体基板の一面上に配置された層間絶縁膜（１４）と、
層間絶縁膜内に配置された配線層（１６）と、
層間絶縁膜に対して半導体基板と反対側に配置され、層間絶縁膜よりも硬質な硬質膜（１８）と、
硬質膜に対して層間絶縁膜と反対側に配置され、配線層を介して半導体素子と接続された外部接続用の複数のパッド部（２０）と、
電気的な絶縁性を有し、少なくともパッド部同士の対向領域（Ｓｂ）に配置された表面保護膜（２２）と、を備え、
表面保護膜は、内側膜（２２ａ）と、内側膜に対してパッド部と反対側に配置された外側膜（２２ｂ）と、を有し、
内側膜は、膜厚が１μｍ以上であり、外側膜よりも硬質にされており、
表面保護膜は、パッド部におけるグランドに接続される第１パッド部と、誘導負荷に接続される第２パッド部との間に形成されている。

Claims (5)

1. 一面に形成された半導体素子（３０）を有する半導体基板（１２）と、
   前記半導体基板の前記一面上に配置された層間絶縁膜（１４）と、
   前記層間絶縁膜内に配置された配線層（１６）と、
   前記層間絶縁膜に対して前記半導体基板と反対側に配置され、前記層間絶縁膜よりも硬質な硬質膜（１８）と、
   前記硬質膜に対して前記層間絶縁膜と反対側に配置され、前記配線層を介して前記半導体素子と接続された外部接続用の複数のパッド部（２０）と、
   電気的な絶縁性を有し、少なくとも前記パッド部同士の対向領域（Ｓｂ）に配置された表面保護膜（２２）と、を備え、
   前記表面保護膜は、膜厚が１μｍ以上であり、シリコン窒化膜又はシリコン酸化膜とされており、前記パッド部におけるグランドに接続される第１パッド部と、誘導負荷に接続される第２パッド部との間に形成されている半導体装置。
2. 一面に形成された半導体素子（３０）を有する半導体基板（１２）と、
   前記半導体基板の前記一面上に配置された層間絶縁膜（１４）と、
   前記層間絶縁膜内に配置された配線層（１６）と、
   前記層間絶縁膜に対して前記半導体基板と反対側に配置され、前記層間絶縁膜よりも硬質な硬質膜（１８）と、
   前記硬質膜に対して前記層間絶縁膜と反対側に配置され、前記配線層を介して前記半導体素子と接続された外部接続用の複数のパッド部（２０）と、
   電気的な絶縁性を有し、少なくとも前記パッド部同士の対向領域（Ｓｂ）に配置された表面保護膜（２２）と、を備え、
   前記表面保護膜は、内側膜（２２ａ）と、前記内側膜に対して前記パッド部と反対側に配置された外側膜（２２ｂ）と、を有し、
   前記内側膜は、膜厚が１μｍ以上であり、前記外側膜よりも硬質にされており、
   前記表面保護膜は、前記パッド部におけるグランドに接続される第１パッド部と、誘導負荷に接続される第２パッド部との間に形成されている半導体装置。
3. 前記内側膜は、シリコン窒化膜又はシリコン酸化膜とされている請求項２に記載の半導体装置。
4. 前記半導体基板の厚さ方向の投影視において、前記パッド部の前記表面保護膜から露出する領域は、前記半導体素子が形成された領域の少なくとも一部と重なっている請求項１〜３のいずれか１項に記載の半導体装置。
5. 前記パッド部は、誘導負荷（１００）と電気的に接続され、
   前記半導体素子は、オンオフ動作することによって、前記誘導負荷に流れる電流を制御する請求項１〜４のいずれか１項に記載の半導体装置。