JP2011216771A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011216771A
JP2011216771A JP2010085193A JP2010085193A JP2011216771A JP 2011216771 A JP2011216771 A JP 2011216771A JP 2010085193 A JP2010085193 A JP 2010085193A JP 2010085193 A JP2010085193 A JP 2010085193A JP 2011216771 A JP2011216771 A JP 2011216771A
Authority
JP
Japan
Prior art keywords
film
wiring
nitride film
nitride
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010085193A
Other languages
English (en)
Inventor
Yuichi Nakao
雄一 中尾
Tadao Ota
直男 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010085193A priority Critical patent/JP2011216771A/ja
Priority to PCT/JP2011/058400 priority patent/WO2011125928A1/ja
Priority to US13/634,212 priority patent/US9425147B2/en
Priority to CN2011800158128A priority patent/CN102822958A/zh
Publication of JP2011216771A publication Critical patent/JP2011216771A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】無機材料を用いてコストの低減を図りながら、応力集中によるクラックを回避しつつ、銅配線を覆うことができるパッシベーション膜を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０は、層間絶縁膜２５と、層間絶縁膜２５上に突出して形成され、銅を主成分とする材料からなる配線２７と、配線２７を覆うように形成されたパッシベーション膜３０とを含む。パッシベーション膜３０は、配線２７側から順に第１窒化膜３１、中間膜３３および第２窒化膜３２を積層した積層膜からなる。中間膜３３は、第１および第２窒化膜３１，３２とは異なる絶縁材料（たとえば酸化物）からなる。
【選択図】図１

Description

この発明は、銅を主成分とする材料からなる配線を層間絶縁膜上に有する半導体装置およびその製造方法に関する。
半導体装置の配線材料には、従来からアルミニウムが用いられてきたが、配線抵抗を低減するために、より導電性の高い配線材料である銅を用いることが提案されている。たとえば、非特許文献１には、最上層配線に銅配線を用いた構造が提案されている。
特開２００１−３１９９４６号公報
T. Efland他、「LeadFrameOnChip offers Integrated Power Bus and Bond over Active Circuit」Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka、ｐ６５−６８
パワーデバイスの最上層配線を銅配線で構成する場合、電気抵抗を充分に低くするために、５〜２０μｍの厚膜銅配線を適用することが好ましい。銅は空気中で容易に酸化するから、銅配線を絶縁材料からなるパッシベーション膜で覆う必要がある。このようなパッシベーション膜には、外部接続のために、銅配線の一部を露出させるためのパッド開口が形成されることになる。銅配線表面のパッド開口からの露出部は、パッドと呼ばれる。パッドの表面が酸化されるとワイヤボンディングができなくなるから、バッドの表面には、アルニミウムその他の金属からなるキャップ層が成膜される。
銅配線を覆うパッシベーション膜には、ポリイミドその他の樹脂材料をコーティングして形成される有機膜を適用するのが好ましいと考えられる。これは、厚膜の銅配線とその周囲との大きな段差を埋めるためである。しかし、有機膜の形成に要するコストが高くつくのが難点である。そこで、無機膜を用いることが考えられる。無機膜の典型例である酸化シリコン膜は、銅配線に接する膜として用いることができない。銅は酸化シリコン中に容易に拡散するからである。無機膜の他の例である窒化シリコン膜は、銅の拡散を防ぐことができるので、銅配線に接する膜として用いることができる。
本願発明者は、図６に示すように、厚膜銅配線１を覆うように窒化シリコン膜２を形成する実験を行った。作製した構造を顕微鏡観察したところ、厚膜銅配線１と最上層の層間絶縁膜３とが接する下角部４付近で、窒化シリコン膜２にクラックが発生しやすいという問題があることが分かった。これは、下角部４付近において窒化シリコン膜２に応力が集中することに起因すると考えられる。窒化シリコン膜２の膜厚を小さくすれば応力集中の問題は緩和されるが、水分の進入を防ぐためには、１μｍ程度以上の膜厚を確保する必要がある。
したがって、無機材料を用いてコストの低減を図りながら、応力集中によるクラック発生の問題を回避しつつ、銅配線（とくに厚膜銅配線）を覆うことができるパッシベーション膜の実現が困難であった。
この発明の目的は、上記課題を克服した半導体装置およびその製造方法を提供することである。
この発明の半導体装置は、層間絶縁膜と、前記層間絶縁膜上に突出して形成され、銅を主成分とする材料からなる配線と、前記配線を覆うように形成されたパッシベーション膜とを含む。前記パッシベーション膜は、前記配線側から順に第１窒化膜、中間膜および第２窒化膜を積層した積層膜からなる。前記中間膜は、前記第１および第２窒化膜とは異なる絶縁材料からなる（請求項１）。
この構成によれば、パッシベーション膜は、第１および第２窒化膜で中間膜を挟んだ積層膜からなる。第１窒化膜が銅を主成分とする配線（以下「銅配線」という。）側に配置されているので、銅の拡散は第１窒化膜によって阻止できる。中間膜は、第１窒化膜の応力を緩和し、さらに、パッシベーション膜の厚膜化に寄与する。さらに、第２窒化膜が中間膜に積層されているから、水分その他の異物の進入を効果的に防ぐことができる。したがって、中間膜によって第１窒化膜の応力を緩和してそのクラックを抑制しながら、充分な膜厚を有するパッシベーション膜によって銅配線を保護することができる。パッシベーション膜は無機材料からなっているので、低コストで形成できる。
第１窒化膜を薄く形成しても、積層膜からなるパッシベーション膜は全体として充分な膜厚を有することができる。したがって、第１窒化膜を薄く形成しておくことによって、第１窒化膜の応力を一層小さくすることができるから、第１窒化膜にクラックが生じることをより一層抑制することができる。
前記銅配線は厚みが１０μｍ以上（たとえば１０μｍ〜２０μｍ）であってもよい。このような厚膜銅配線を前述のようなパッシベーション膜で覆うことによって、厚膜銅配線と層間絶縁膜との接触部近傍などでパッシベーション膜にクラックが生じることを抑制して、厚膜銅配線を充分に保護することができる。また、前記銅配線は幅が１０μｍ以上（たとえば１０μｍ〜２０μｍ）であってもよい。たとえば、このような幅広（好ましくはさらに厚膜）の銅配線は、パワーデバイスの電源配線であってもよい。また、前記銅配線は、最上層配線であってもよい。
銅配線を形成する「銅を主成分とする材料」としては、たとえば、純度が９９．９％以上の銅の他、Ａｌ，Ｔｉ，Ａｇ等を添加した銅合金を用いることができる。
前記中間膜は、前記第１窒化膜の材料よりも応力の小さい材料からなるバッファ（緩衝）膜であることが好ましい（請求項２）。この構成により、第１窒化膜に生じる応力を効果的に緩和できる。
より具体的には、前記中間膜は、酸化膜（酸化シリコン膜、酸化窒化シリコン膜など）であってもよい。酸化膜への銅の拡散は、窒化膜によって阻止される。また、酸化膜は、窒化膜に比較して応力が小さいので、第１窒化膜に生じた応力を緩和して、第１窒化膜にクラックが生じることを抑制できる。
この発明の一実施形態においては、前記半導体装置は、前記層間絶縁膜上に形成され、前記配線中の銅が前記層間絶縁膜へと拡散することを防ぐバリア膜をさらに含む。そして、前記配線が、前記バリア膜上に形成され、前記バリア膜の縁部から張り出したオーバーハング部を有している（請求項３）。このようなオーバーハング部は、たとえば、銅配線をマスクとしてバリア膜をウェットエッチングする場合に、不可避的に生じる。第１窒化膜を形成すると、オーバーハング部と層間絶縁膜との間の隙間に第１窒化膜が入り込む。この隙間の部分では、第１窒化膜が、層間絶縁膜、バリア膜の側壁、および銅配線の底面に付着し、その結果、第１窒化膜中に空隙が生じる場合がある。第１窒化膜に大きな応力が生じると、当該空隙を基点としたクラックが生じやすくなる。この発明の構成では、第１窒化膜に中間膜が積層されることによってその応力が緩和されるので、クラックの発生を抑制できる。
前記第１窒化膜（銅配線に近い側の内側膜）の膜厚は、前記第２窒化膜の膜厚よりも小さいことが好ましい。（請求項４）。この構成により、第１窒化膜の応力を抑制できるから、第１窒化膜にクラックが生じることをより一層効果的に抑制できる。
前記中間膜は、前記配線の厚さ方向に沿って前記層間絶縁膜から離れるほど幅狭となるテーパー部を有していてもよい（請求項５）。この構成によれば、配線と層間絶縁膜との接触部の周縁において中間膜の膜厚を厚くできるから、第１窒化膜の応力集中をより一層効果的に緩和できる。これにより、クラックの発生を一層効果的に抑制できる。また、中間膜に対する第２窒化膜のカバレッジが良くなるから、パッシベーション膜の保護性能を高くすることができる。
テーパー状の断面プロファイル（輪郭）を有する中間膜は、たとえば、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ：High-Density Plasma Chemical Vapor Deposition）法によって形成することができる。
この発明の半導体装置の製造方法は、層間絶縁膜上に突出するように、銅を主成分とする材料からなる配線を形成する工程と、処理室内で、還元性ガスによるプラズマ処理を前記配線に施す工程と、前記プラズマ処理の後、前記処理室内で、プラズマＣＶＤ法によって前記配線の表面（頂面および側面を含む。）および層間絶縁膜の表面（少なくとも前記配線の側面近傍領域の表面）を覆う第１窒化膜を形成する工程と、前記第１窒化膜を覆うように、前記第１窒化膜とは異なる材料からなる中間膜を形成する工程と、前記中間膜を覆うように、前記中間膜とは異なる材料からなる第２窒化膜を形成する工程とを含む（請求項６）。
この方法により、請求項１に記載した半導体装置を作製できる。さらに、この方法では、処理室内で還元ガスによるプラズマ処理を銅配線（銅を主成分とする材料からなる配線）に施した後に、同じ処理室内で行うプラズマＣＶＤ法によって第１窒化膜が形成される。これにより、銅配線の表面の酸化膜を除去した状態で第１窒化膜が形成される。その結果、第１窒化膜は銅配線に対して良好な密着性を有するので、第１窒化膜の膜剥がれを抑制できる。
プラズマＣＶＤ法のための処理室での第１窒化膜の形成に先立って、処理室外でのウェットエッチングによって銅配線表面の酸化膜を予め除去しておくことが考えられるかもしれない。しかし、この場合、銅配線が処理室内の高温の雰囲気に晒されると、その表面に速やかに酸化膜が形成されてしまう。このような酸化膜が形成された表面に第１窒化膜を形成しても、この第１窒化膜は、充分な密着性を有することはできない。
前記中間膜を形成する工程は、前記第１窒化膜の材料よりも応力の小さい材料からなるバッファ（緩衝）膜を形成する工程を含むことが好ましい（請求項７）。この方法により、バッファ膜によって第１窒化膜の応力を効果的に緩和でき、第１窒化膜にクラックが生じることを抑制できる。
前記配線を形成する工程は、前記層間絶縁膜上にバリア膜を形成する工程と、前記バリ膜上に所定の配線パターンの銅膜を形成する工程と、前記バリア膜を前記配線パターンにエッチング（たとえばウェットエッチング）する工程とを含んでいてもよい（請求項８）。バリア膜のエッチング（とくにウェットエッチング）によって、前述のようなオーバーハング部が生じる。この場合でも、第１窒化膜のクラックを効果的に抑制できることは既述のとおりである。
前記第１および第２窒化膜は、前記第１窒化膜の膜厚が前記第２窒化膜の膜厚よりも小さくなるように形成されることが好ましい（請求項９）。これにより、第１窒化膜の応力を低減できるから、第１窒化膜にクラックが生じることを一層効果的に抑制できる。
前記中間膜を形成する工程は、高密度プラズマＣＶＤ（High-Density Plasma Chemical Vapor Deposition）法によって酸化膜を形成する工程を含んでいてもよい（請求項１０）。この場合、中間膜は、テーパー形状の断面プロファイルを有することになる。これにより、銅配線と層間絶縁膜との接触部における中間膜の膜厚が厚くなるので、第１窒化膜の応力を一層効果的に低減できる。加えて、中間膜に対する第２窒化膜のカバレッジが良くなるので、パッシベーション膜の性能を向上できる。
図１は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。 図２は、上配線（最上層配線）の下縁部付近の構造を拡大して示す部分拡大断面図である。 図３Ａは、図１および図２に示す半導体装置の製造工程における模式的な断面図である。 図３Ｂは、図３Ａの次の工程における模式的な断面図である。 図３Ｃは、図３Ｂの次の工程における模式的な断面図である。 図３Ｄは、図３Ｃの次の工程における模式的な断面図である。 図３Ｅは、図３Ｄの次の工程における模式的な断面図である。 図３Ｆは、図３Ｅの次の工程における模式的な断面図である。 図３Ｇは、図３Ｆの次の工程における模式的な断面図である。 図３Ｈは、図３Ｇの次の工程における模式的な断面図である。 図３Ｉは、図３Ｈの次の工程における模式的な断面図である。 図３Ｊは、図３Ｉの次の工程における模式的な断面図である。 図３Ｋは、図３Ｊの次の工程における模式的な断面図である。 図３Ｌは、図３Ｋの次の工程における模式的な断面図である。 図４Ａは前記実施形態に従って作製した半導体装置（実施例）の電子顕微鏡写真であり、図４Ｂは膜厚２μｍのＳｉＮの単層でパッシベーション膜を形成した比較例の電子顕微鏡写真である。 図５は、この発明の他の実施形態に係る半導体装置の構成を示す断面図である。 厚膜銅配線を単層の窒化シリコン膜で覆った試作例（比較例）の構成を示す断面図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。半導体装置１０は、半導体基板２０を備えている。半導体基板２０は、たとえば、Ｓｉ（シリコン）基板である。半導体基板２０には、トランジスタ（たとえばパワートランジスタ）その他の機能素子が作り込まれている。半導体基板２０上には、第１層間絶縁膜２１が積層されている。第１層間絶縁膜２１は、たとえば、ＳｉＯ２（酸化シリコン）からなる。第１層間絶縁膜２１上には、下配線２２が形成されている。下配線２２は、たとえばアルミニウムまたはアルミニウム合金からなる。
第１層間絶縁膜２１および下配線２２上には、第２層間絶縁膜２３が積層されている。第２層間絶縁膜２３は、たとえば、ＳｉＯ２からなる。この第２層間絶縁膜２３の表面は平坦化されている。
第２層間絶縁膜２３上には、第３層間絶縁膜２５が積層されている。第３層間絶縁膜２５は、たとえば、ＳｉＮ（窒化シリコン）からなる。
また、第２層間絶縁膜２３および第３層間絶縁膜２５には、下配線２２と厚さ方向に対向する部分に、それらを厚さ方向に貫通するビアホール２６が形成されている。ビアホール２６は、上側ほど開口面積が大きくなるようなテーパー形状に形成されている。
第３層間絶縁膜２５上には、最上層配線としての上配線２７が形成されている。
上配線２７は、平面視でビアホール２６を含む領域上に形成され、第３層間絶縁膜２５から上方に突出して形成されている。上配線２７は、たとえば、第３層間絶縁膜２５の表面からの突出量が２μｍ以上（たとえば、１０μｍ〜２０μｍ）となるような厚さを有している。上配線２７の下端部は、ビアホール２６内に入り込み、下配線２２に接続されている。上配線２７は、Ｃｕ（たとえば、純度９９．９％のＣｕ）からなる。
上配線２７と下配線２２、第２層間絶縁膜２３および第３層間絶縁膜２５との間には、ＣｕイオンおよびＡｕの拡散に対するバリア性を有するバリア膜２８が介在されている。バリア膜２８は、たとえばＴｉ（チタン）またはＴｉＷ（チタン‐タングステン合金）からなる。バリア膜２８は、上配線２７からＣｕ（Ｃｕイオン）が拡散するのを防止することができるので、上配線２７と別の最上層配線との間にリークパスが形成されるのを防止する。
第３層間絶縁膜２５および上配線２７上には、パッシベーション膜３０が形成されている。パッシベーション膜３０は、上配線２７の表面（頂面および側面）を覆うように形成されている。パッシベーション膜３０において、ビアホール２６の直上の位置には、ビアホール２６に対応した窪みが形成されている。この窪みからずれた平坦な領域には、上配線２７の表面の一部を露出させるパッド開口３４が、パッシベーション膜３０の厚さ方向に貫通して形成されている。上配線２７においてパッド開口３４から露出した部分がパッドである。このパッドに接するようにキャップメタル層３５が形成されている。キャップメタル層３５は、パッド開口３４を覆う領域に形成されており、パッド開口３４内を埋め尽くして、上配線２７に接している。キャップメタル層３５は、たとえば、バリア層３５ａと、接着層３５ｂとの積層膜からなる。バリア層３５ａは、パッド開口３４において上配線２７に接している。バリア層３５ａは、ＣｕイオンおよびＡｕの拡散に対するバリア性を有しており、たとえば、Ｔｉ（チタン）またはＴｉＷ（チタンタングステン）からなる。接着層３５ｂは、たとえばアルミニウムまたはアルミニウム合金からなる。
キャップメタル層３５には、Ａｕからなるボンディングワイヤ３６の一端部が接合される。ボンディングワイヤ３６の他端部は、半導体装置１０の外部に接続される。これにより、ボンディングワイヤ３６は、キャップメタル層３５、上配線２７およびバリア膜２８を介して、下配線２２と電気的に接続される。キャップメタル層３５に含まれるバリア層３５ａは、ボンディングワイヤ３６中のＡｕが上配線２７への拡散することを防止し、かつ、上配線２７中のＣｕがボンディングワイヤ３６へと拡散することを防止する。キャップメタル層３５に含まれる接着層３５ｂは、バリア層３５ａに対して良好な密着性を有し、かつ、Ａｕからなるボンディングワイヤ３６に対する優れた接着性を有する。
パッシベーション膜３０は、第１窒化膜３１と、第２窒化膜３２と、中間膜３３とを積層した積層膜からなる。最下層の第１窒化膜３１は、上配線２７の頂面および側面に接し、さらに、第３層間絶縁膜２５の表面に接している。中間膜３３は、第１窒化膜３１と第２窒化膜３２との間に挟まれている。最上層の第２窒化膜３２は外部に露出しており、パッド開口３４の周縁部において、キャップメタル層３５に下方（半導体基板２０側）から接している。
第１窒化膜３１および第２窒化膜３２は、たとえば、ＳｉＮ（窒化シリコン）からなる。第１窒化膜３１の膜厚は、０．１μｍ〜０．５μｍ（たとえば０．５μｍ）とすることが好ましい。第２窒化膜３２の膜厚は、０．８μｍ〜２．０μｍ（たとえば１．０μｍ）とすることが好ましい。
中間膜３３は、たとえば、ＳｉＯ２（酸化シリコン）等の酸化膜からなる。中間膜３３の膜厚は、０．２μｍ〜１．０μｍ（たとえば０．５μｍ）とすることが好ましい。中間膜３３は、第１窒化膜３１および第２窒化膜３２の材料よりも応力の小さい材料で構成するとよい。たとえば、ＳｉＮの応力は０．２ＧＰａであるのに対して、ＳｉＯ２の応力は０．１ＧＰａである。また、中間膜３３の膜厚は、とくに第１窒化膜３１に生じる応力を緩和するのに充分な値とすることが好ましい。
図２は、上配線２７の下縁部付近の構造を拡大して示す部分拡大断面図である。バリア膜２８は、上配線２７をマスクとしたウェットエッチングによってパターニングされる。そのため、上配線２７の縁部付近では、バリア膜２８がオーバーエッチングされている。すなわち、バリア膜２８の縁部は、上配線２７の下縁部よりも上配線２７の下方領域の内方へと後退している。すなわち、上配線２７は、その下縁部付近に、バリア膜２８の縁部から張り出したオーバーハング部２７ａを有している。このオーバーハング部２７ａの下方には、断面コ字形（横向きＵ字形）のオーバーエッチング領域３８が形成されている。
パッシベーション膜３０の第１窒化膜３１は、オーバーエッチング領域３８に入り込み、この領域３８を区画する各膜の表面に接している。すなわち、第１窒化膜３１は、第３層間絶縁膜２５の表面、バリア膜２８の側壁面、および上配線２７の底面に付着している。このような複雑な構造部分での成膜は困難であるから、第１窒化膜３１中に空隙３９が生じる場合がある。第１窒化膜３１に大きな応力が生じると、空隙３９を基点としたクラックが生じやすくなる。そこで、この実施形態では、第１窒化膜３１に中間膜３３が積層されている。これにより、第１窒化膜３１の応力が緩和されるので、クラックの発生を抑制できる。さらに、中間膜３３に第２窒化膜３２が積層されているので、パッシベーション膜３０は、全体として、優れた表面保護性能を有する。また、パッシベーション膜３０は無機材料からなっているので、低コストで形成できる。
図３Ａ〜３Ｌは、図１および図２に示す半導体装置の各製造工程における模式的な断面図である。
図３Ａに示すように、トランジスタその他の機能素子が作り込まれた半導体基板２０の表面に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、第１層間絶縁膜２１が積層される。その後、スパッタ法により、第１層間絶縁膜２１上に、下配線２２の材料となるＡｌ膜が形成される。そして、フォトリソグラフィおよびエッチングにより、Ａｌ膜がパターニングされることにより、下配線２２が形成される。次いで、ＨＤＰ（High Density Plasma：高密度プラズマ）ＣＶＤ法により、第１層間絶縁膜２１および下配線２２上に、酸化膜（ＳｉＯ２膜）２３ａが形成される。その後、プラズマＣＶＤ法により、酸化膜２３ａ上に、ＵＳＧ(Undoped Silicate Glass)膜２３ｂが形成される。これにより、酸化膜２３ａおよびＵＳＧ膜２３ｂの積層膜からなる第２層間絶縁膜２３が形成される。
次に、図３Ｂに示すように、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、第２層間絶縁膜２３が、その表面から研削される。この第２層間絶縁膜２３の研削は、第２層間絶縁膜２３の膜厚が所定の目標値（たとえば９５００Å）となるように実行される。これにより、第２層間絶縁膜２３の表面が平坦化される。その後、プラズマＣＶＤ法により、第２層間絶縁膜２３上に、第３層間絶縁膜２５が形成される。その後、下配線２２上に開口を有するパターンのレジストマスク４１が、第３絶縁膜２５上に形成される。
次いで、図３Ｃに示すように、レジストマスク４１をマスクとしたドライエッチング（たとえば、ＲＩＥ：反応性イオンエッチング）により、第３層間絶縁膜２５および第２層間絶縁膜２３が選択的に除去され、それらを厚さ方向に貫通するビアホール２６が形成される。
次に、図３Ｄに示すように、スパッタ法により、ビアホール２６の内面（底面および側壁）および第３層間絶縁膜２５上に、たとえばＴｉＷからなるバリア膜２８が形成される。続いて、スパッタ法により、バリア膜２８上に、Ｃｕからなるシード膜２９が形成される。
その後、図３Ｅに示すように、バリア膜２８およびシード膜２９上に、平面視でビアホール２６を含む領域に対向する部分に開口を有するレジストパターン４２が形成される。レジストパターン４２の開口は、上配線２７の配線パターンに対応するパターンに形成される。次いで、レジストパターン４２の開口内に、Ｃｕがめっき成長される。これにより、レジストパターン４２の開口内がＣｕに埋め尽くされ、Ｃｕからなる所定の配線パターンの上配線２７が形成される。上配線２７の形成後、レジストパターン４２は除去される。上配線２７は、たとえば、膜厚が１０μｍ程度、幅が１０μｍ程度である。すなわち、上配線２７は、第３層間絶縁膜２５から１０μｍ程度突出した状態で形成される。
その後、図３Ｆに示すように、上配線２７をマスクとして用いるウェットエッチングにより、シード膜２９およびバリア膜２８が順にエッチングされる。これにより、シード膜２９およびバリア膜２８において、レジストパターン４２の下方に形成されていた部分が除去される。これにより、シード膜２９およびバリア膜２８が、上配線２７に整合する配線パターンにエッチングされる。ウェットエッチングの際、バリア膜２８のオーバーエッチングが生じることにより、前述のオーバーハング部２７ａおよびオーバーエッチング領域３８が形成される。
次に、図３Ｇに示すように、プラズマＣＶＤ装置の処理室５０に基板２０が搬入され、この処理室５０内で、上配線２７に対し、還元性ガスによるプラズマ処理が施される。還元性ガスとは、上配線２７の表面の酸化物を還元して除去する性質のガスである。このような還元性ガスの例としては、Ｈ２（水素）ガスおよびＮＨ３（アンモニア）ガスが挙げられる。ＮＨ３／Ｈ２混合ガスを還元性ガスとして用いてもよい。このような還元性ガスが処理室５０に供給され、この還元性ガスのプラズマが処理室５０内に生成させられる。このような還元性ガスによるプラズマ処理によって、上配線２７の表面の酸化膜が除去される。
次に、図３Ｈに示すように、同じ処理室５０内において、プラズマＣＶＤ法により、パッシベーション膜３０が成膜される。具体的には、第１窒化膜３１が成膜され、その後、第１窒化膜３１上に中間膜３３が成膜され、その後、中間膜３３上に第２窒化膜３２が成膜される。第１窒化膜３１および第２窒化膜３２は、たとえば、ＳｉＨ４（シラン）、Ｎ２（窒素）およびＮＨ３（アンモニア）を原料ガスとして処理室５０に供給して行うプラズマＣＶＤ法で形成される。これにより、ＳｉＮ膜が成膜される。また、中間膜３３は、たとえば、ＳｉＨ４（シラン）、Ｎ２Ｏ（亜酸化窒素）およびＯ２（酸素）を原料ガスとして処理室５０に供給して行うプラズマＣＶＤ法で形成される。これにより、ＳｉＯ２膜が成膜される。成膜時の基板温度は、たとえば、３００℃〜４００℃とされる。
パッシベーション膜３０の成膜直前に同一処理室５０内で還元性ガスによるプラズマ処理が行われているので、第１窒化膜３１は、上配線２７に対して良好に密着する。第１窒化膜３１は、上配線２７の頂面および側面ならびに第３層間絶縁膜２５の表面を覆うように形成される。第１窒化膜３１は、少なくとも、上配線２７の側面近傍の領域において第３層間絶縁膜２５を覆う。中間膜３３は、第１窒化膜３１を覆うように形成される。第２窒化膜３２は、中間膜３３を覆うように形成される。
次に、図３Ｉに示すように、パッド開口３４に対応する開口を有するレジストマスク４３が形成される。このレジストマスク４３をマスクとしたドライエッチング（たとえばＲＩＥ）によって、パッシベーション膜３０にパッド開口３４が形成され、上配線２７の一部が露出させられる。その後、レジストマスク４３を剥離すると、図３Ｊに示す状態となる。
この後、図３Ｋに示すように、スパッタ法により、第３層間絶縁膜２５および上配線２７上に、バリア層３５ａおよび接着層３５ｂがこの順に形成される。そして、パッド開口３４の上方に、キャップメタル層３５に対応したレジストマスク４４が形成される。バリア層３５ａは、たとえば、膜厚５００ÅのＴｉＷ膜からなる。また、接着層３５ｂは、たとえば膜厚１０００ÅのＡｌ膜からなる。
次に、図３Ｌに示すように、レジストマスク４４をマスクとして用いたドライエッチング（たとえばＲＩＥ）によって接着層３５ｂがパターニングされる。さらに、パターニングされた接着層３５ｂをマスクとして用いたウェットエッチングによって、バリア層３５ａがパターニングされる。こうして、パッド開口３４を覆うキャップメタル層３５が形成される。その後、キャップメタル層３５にボンディングワイヤ３６の一端部が接合されることにより、図１に示す半導体装置１０が得られる。
図４Ａは前記実施形態に従って作製した半導体装置の電子顕微鏡写真であり、上配線２７の下縁部を示す。第１窒化膜３１はＳｉＮからなり、膜厚は０．５μｍである。中間膜３３はＳｉＯ２からなり、膜厚は０．５μｍである。第２窒化膜３２はＳｉＮからなり、膜厚は１．０μｍである。第１窒化膜３１には、オーバーエッチング領域３８の付近に空隙３９が形成されているけれども、第１窒化膜３１、第２窒化膜３２および中間膜３３のいずれにもクラック等の欠損が生じていない。したがって、パッシベーション膜３０は、全体として、良好な保護性能を有する。
図４Ｂは、膜厚２μｍのＳｉＮの単層でパッシベーション膜５を形成した比較例の電子顕微鏡写真である。このパッシベーション膜５には、オーバーエッチング領域３８の付近に生じる空隙６に起因するクラック７が生じている。したがって、外部からの水分等の浸入の懸念があり、充分な保護性能を有していない。
以上のように、この実施形態の半導体装置１０においては、第３層間絶縁膜２５の表面から突出して形成された上配線２７（最上層配線）を覆うパッシベーション膜３０が、第１窒化膜３１および第２窒化膜３２の間に中間膜３３を挟んだ積層膜からなる。そして、中間膜３３は、第１窒化膜３１とは異なる材料であり、窒化膜よりも応力の小さい酸化膜からなっている。これにより、中間膜３３は、第１窒化膜３１の応力を緩和するバッファ膜として機能するから、第１窒化膜３１のクラックを抑制しつつ、全体として充分な膜厚を有するパッシベーション膜３０を実現できる。これにより、Ｃｕからなる上配線２７を保護できる。また、クラックのない第１窒化膜３１が上配線２７に接しているので、上配線２７からの銅の拡散を阻止できる。
また、第１窒化膜３１を薄く形成しても、パッシベーション膜３０は全体として充分な膜厚を有する。そこで、第１窒化膜３１を薄くすることで、第１窒化膜３１の応力を一層低減できる。とくに、第１窒化膜３１の膜厚を第２窒化膜３２の膜厚よりも小さくすることにより、第１窒化膜３１の応力を低減する一方、膜厚の大きな第２窒化膜３２によって、パッシベーション膜３０の保護性能を強化できる。
さらに、前述の製造方法では、上配線２７をめっきで形成した後、処理室５０内で還元性ガスによるプラズマ処理を行い、その後、同一処理室５０内でのプラズマＣＶＤ法によって第１窒化膜３１が形成されている。これにより、第１窒化膜３１の成膜直前に上配線２７の表面の酸化膜が除去されるから、第１窒化膜３１は上配線２７に対して優れた密着性を有する。これにより、パッシベーション膜３０の剥がれを予防できるから、信頼性の高い半導体装置１０を提供できる。
図５は、この発明の他の実施形態に係る半導体装置の構成を示す断面図である。この実施形態では、パッシベーション膜３０の中間膜３３は、上方（半導体基板２０から離れる方向）に向かうに従って幅狭となるテーパー形状の断面プロファイル（輪郭）を有している。これにより、上配線２７と第３層間絶縁膜２５との接触部の周縁において中間膜３３の膜厚を厚くできる。したがって、オーバーエッチング領域３８の近傍において、第１窒化膜３１の応力集中をより一層効果的に緩和できる。これにより、第１窒化膜３１にクラックが発生することを一層効果的に抑制できる。また、上配線２７の上側角部付近において、中間膜３３の表面形状が緩やかな変化を呈する。たとえば、中間膜３３の表面は、その断面において、長辺と側辺とが鈍角をなす台形形状の輪郭を有する。これにより、中間膜３３上に形成される第２窒化膜３２は、良好なカバレッジ（被覆性）で中間膜３３に密着する。その結果、パッシベーション膜３０の保護性能を一層向上することができる。
上記のような中間膜３３は、たとえば、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ：High-Density Plasma Chemical Vapor Deposition）法で形成することができる。より具体的には、前述の図３Ｈの工程（パッシベーション膜の成膜工程）において、第１窒化膜３１をプラズマＣＶＤ法で形成した後に、中間膜３３をＨＤＰＣＶＤ法で形成し、その後に第２窒化膜３２をプラズマＣＶＤ法で形成すればよい。これにより、中間膜３３は、断面台形状のプロファイルを有することになる。
以上、本発明の２つの実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、パッシベーション膜３０の中間膜３３をＳｉＯ２で構成した例を示したが、ＳｉＯＮ（酸化窒化シリコン）で中間膜３３を構成してもよい。
また、前述の実施形態では、第３層間絶縁膜２５の材料として、ＳｉＮを例示したが、代わりにＳｉＯ２を用いてもよい。ただし、Ｃｕイオンは、ＳｉＮ中よりもＳｉＯ２中の方が拡散しやすいので、第３層間絶縁膜２５の材料としてＳｉＮを用いることにより、Ｃｕイオンの拡散をより良好に防止することができる。
また、バリア膜２８およびバリア層３５ａの材料として、ＴｉおよびＴｉＷを例示したが、バリア膜２８およびバリア層３５ａは、導電性を有し、ＣｕイオンおよびＡｕの拡散に対するバリア性を有する他の材料で形成してもよい。このような材料としては、ＴｉおよびＴｉＷの他にも、ＴｉＮ（窒化チタン）、ＷＮ（窒化タングステン）、ＴａＮ（窒化タンタル）、Ｔａ（タンタル）、Ｗ（タングステン）などを例示することができる。
また、キャップメタル層３５の接着層３５ｂの材料としてＡｌを例示したが、Ｃｕおよび絶縁材料との密着性が高い金属材料であればよく、Ａｌの他に、たとえば、ＡｌＳｉＣｕ（アルミニウム‐銅合金のシリコン化合物）またはＡｌＣｕ（アルミニウム‐銅合金）などを適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１０ 半導体装置
２０ 半導体基板
２１ 第１層間絶縁膜
２２ 下配線
２３ 第２層間絶縁膜
２５ 第３層間絶縁膜
２７ 上配線
２７ａ オーバーハング部
２８ バリア膜
２９ シード膜
３０ パッシベーション膜
３１ 第１窒化膜
３２ 第２窒化膜
３３ 中間膜
３４ パッド開口
３５ キャップメタル層
３６ ボンディングワイヤ
３８ オーバーエッチング領域
３９ 空隙
５０ 処理室

Claims (10)

  1. 層間絶縁膜と、
    前記層間絶縁膜上に突出して形成され、銅を主成分とする材料からなる配線と、
    前記配線を覆うように形成されたパッシベーション膜とを含み、
    前記パッシベーション膜が、前記配線側から順に第１窒化膜、中間膜および第２窒化膜を積層した積層膜からなり、前記中間膜が、前記第１および第２窒化膜とは異なる絶縁材料からなる、半導体装置。
  2. 前記中間膜は、前記第１窒化膜の材料よりも応力の小さい材料からなるバッファ膜である、請求項１記載の半導体装置。
  3. 前記層間絶縁膜上に形成され、前記配線中の銅が前記層間絶縁膜へと拡散することを防ぐバリア膜をさらに含み、
    前記配線が、前記バリア膜上に形成され、前記バリア膜の縁部から張り出したオーバーハング部を有している、請求項１または２記載の半導体装置。
  4. 前記第１窒化膜の膜厚が、前記第２窒化膜の膜厚よりも小さい、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記中間膜が、前記配線の厚さ方向に沿って前記層間絶縁膜から離れるほど幅狭となるテーパー部を有している、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 層間絶縁膜上に突出するように、銅を主成分とする材料からなる配線を形成する工程と、
    処理室内で、還元性ガスによるプラズマ処理を前記配線に施す工程と、
    前記プラズマ処理の後、前記処理室内で、プラズマＣＶＤ法によって前記配線の表面および前記層間絶縁膜の表面を覆う第１窒化膜を形成する工程と、
    前記第１窒化膜を覆うように、前記第１窒化膜とは異なる材料からなる中間膜を形成する工程と、
    前記中間膜を覆うように、前記中間膜とは異なる材料からなる第２窒化膜を形成する工程とを含む、半導体装置の製造方法。
  7. 前記中間膜を形成する工程は、前記第１窒化膜の材料よりも応力の小さい材料からなるバッファ膜を形成する工程を含む、請求項６記載の半導体装置の製造方法。
  8. 前記配線を形成する工程は、前記層間絶縁膜上にバリア膜を形成する工程と、前記バリア膜上に所定の配線パターンの銅膜を形成する工程と、前記バリア膜を前記配線パターンにエッチングする工程とを含む、請求項６または７記載の半導体装置の製造方法。
  9. 前記第１窒化膜の膜厚が前記第２窒化膜の膜厚よりも小さくなるように、前記第１および第２窒化膜が形成される、請求項６〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記中間膜を形成する工程が、高密度プラズマＣＶＤ法によって酸化膜を形成する工程を含む、請求項６〜９のいずれか一項に記載の半導体装置の製造方法。
JP2010085193A 2010-04-01 2010-04-01 半導体装置およびその製造方法 Pending JP2011216771A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010085193A JP2011216771A (ja) 2010-04-01 2010-04-01 半導体装置およびその製造方法
PCT/JP2011/058400 WO2011125928A1 (ja) 2010-04-01 2011-04-01 半導体装置およびその製造方法
US13/634,212 US9425147B2 (en) 2010-04-01 2011-04-01 Semiconductor device
CN2011800158128A CN102822958A (zh) 2010-04-01 2011-04-01 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010085193A JP2011216771A (ja) 2010-04-01 2010-04-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011216771A true JP2011216771A (ja) 2011-10-27

Family

ID=44762866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010085193A Pending JP2011216771A (ja) 2010-04-01 2010-04-01 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9425147B2 (ja)
JP (1) JP2011216771A (ja)
CN (1) CN102822958A (ja)
WO (1) WO2011125928A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174021A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP2016201470A (ja) * 2015-04-10 2016-12-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017033984A (ja) * 2015-07-29 2017-02-09 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに、電子機器
JP2018064059A (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置
JP2019186352A (ja) * 2018-04-09 2019-10-24 大日本印刷株式会社 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US20140264865A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag Semiconductor device and manufacturing method thereof
JP6425532B2 (ja) * 2014-12-17 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6502751B2 (ja) * 2015-05-29 2019-04-17 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
CN105633047B (zh) * 2016-03-10 2018-07-06 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN109494214B (zh) * 2017-09-11 2021-05-04 联华电子股份有限公司 半导体装置的连接结构以及其制作方法
JP7181699B2 (ja) * 2018-04-10 2022-12-01 ローム株式会社 半導体レーザ装置
US11756832B2 (en) * 2019-09-30 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structures in semiconductor devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689893A (ja) * 1991-11-11 1994-03-29 Nec Corp 半導体装置
JPH05144811A (ja) * 1991-11-22 1993-06-11 Hitachi Ltd 薄膜半導体装置及びその製造方法
US6376911B1 (en) * 1995-08-23 2002-04-23 International Business Machines Corporation Planarized final passivation for semiconductor devices
US6060378A (en) * 1995-11-03 2000-05-09 Micron Technology, Inc. Semiconductor bonding pad for better reliability
US6656828B1 (en) 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
EP1139413B1 (en) 2000-03-24 2005-03-16 Texas Instruments Incorporated Wire bonding process
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad
DE102004005645B4 (de) * 2004-02-04 2006-01-12 Infineon Technologies Ag Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung
US7316971B2 (en) * 2004-09-14 2008-01-08 International Business Machines Corporation Wire bond pads
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2008091454A (ja) * 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
US7601628B2 (en) * 2006-11-20 2009-10-13 International Business Machines Corporation Wire and solder bond forming methods
KR100893939B1 (ko) * 2007-02-16 2009-04-21 삼성전자주식회사 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174021A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP2016201470A (ja) * 2015-04-10 2016-12-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017033984A (ja) * 2015-07-29 2017-02-09 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに、電子機器
JP2018064059A (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置
JP2019186352A (ja) * 2018-04-09 2019-10-24 大日本印刷株式会社 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法
JP7172105B2 (ja) 2018-04-09 2022-11-16 大日本印刷株式会社 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
US9425147B2 (en) 2016-08-23
US20130001785A1 (en) 2013-01-03
WO2011125928A1 (ja) 2011-10-13
CN102822958A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
WO2011125928A1 (ja) 半導体装置およびその製造方法
JP5324822B2 (ja) 半導体装置
US6727590B2 (en) Semiconductor device with internal bonding pad
JP5365514B2 (ja) 半導体装置およびその製造方法
JP5622433B2 (ja) 半導体装置およびその製造方法
US7687915B2 (en) Semiconductor device having crack stop structure
WO2015040798A1 (ja) 半導体装置及びその製造方法
US20060145347A1 (en) Semiconductor device and method for fabricating the same
US8008779B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2011228419A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
KR20090004469A (ko) 반도체 장치
KR101674057B1 (ko) 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
JP5134193B2 (ja) 半導体装置及びその製造方法
US6696357B2 (en) Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP4280204B2 (ja) 半導体装置
US10892239B1 (en) Bond pad reliability of semiconductor devices
TWI387025B (zh) 具有熔絲元件之半導體裝置之製造方法
JP4305354B2 (ja) 半導体装置およびその製造方法
JP5655844B2 (ja) 半導体装置およびその製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
KR980012097A (ko) 반도체 장치 및 그 제조 방법
US20240113011A1 (en) Semiconductor Structures And Methods Of Forming The Same
JP2005117067A (ja) 半導体装置
JPH0621218A (ja) 半導体装置とその製造方法