DE102004005645B4 - Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung - Google Patents

Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung Download PDF

Info

Publication number
DE102004005645B4
DE102004005645B4 DE102004005645A DE102004005645A DE102004005645B4 DE 102004005645 B4 DE102004005645 B4 DE 102004005645B4 DE 102004005645 A DE102004005645 A DE 102004005645A DE 102004005645 A DE102004005645 A DE 102004005645A DE 102004005645 B4 DE102004005645 B4 DE 102004005645B4
Authority
DE
Germany
Prior art keywords
layer
photoresist
photoresist layer
signal distribution
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004005645A
Other languages
English (en)
Other versions
DE102004005645A1 (de
Inventor
Octavio Trovarelli
Axel Brintzinger
Wolfgang Leiberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004005645A priority Critical patent/DE102004005645B4/de
Priority to US11/051,548 priority patent/US7393782B2/en
Publication of DE102004005645A1 publication Critical patent/DE102004005645A1/de
Application granted granted Critical
Publication of DE102004005645B4 publication Critical patent/DE102004005645B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Verfahren zur Herstellung von Schichtaufbauten (5) zur Signalverteilung, wobei auf einer Halbleiterscheibe (3) folgende Prozessschritte durchgeführt werden
– Aufbringen einer metallischen Keimschicht (2)
– Aufbringen einer ersten Photolackschicht (1) auf die Keimschicht (2)
– Erzeugung von im Querschnitt trapezförmigen Öffnungen (4) in der ersten Photolackschicht (1) durch eine photolithographische Strukturierung der ersten Photolackschicht (1)
– Elektrolytische Erzeugung von Schichtaufbauten (5) zur Signalverteilung in den Öffnungen (4) der ersten Photolackschicht (1)
– Entfernen der ersten Photolackschicht (1),
wobei nach dem Entfernen der ersten Photolackschicht (1) eine zweite Photolackschicht (6) aus positivem Photolack aufgebracht und danach belichtet wird, wobei sich nicht belichtete Schattenbereiche (7) an den Seitenflächen des Schichtaufbaus (5) bilden, und anschließend nur die belichteten Teile der zweiten Photolackschicht (6) entfernt werden und die unbelichteten Teile (8) zur seitlichen Versiegelung des Schichtaufbaus (5) erhalten bleiben.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung wobei auf einer Halbleiterscheibe folgende Prozessschritte durchgeführt werden
    • – Aufbringen einer metallischen Keimschicht,
    • – Aufbringen einer ersten Photolackschicht auf die Keimschicht,
    • – Erzeugung von im Querschnitt trapezförmigen Öffnungen in der ersten Photolackschicht durch eine photolithographische Strukturierung der ersten Photolackschicht,
    • – Elektrolytische Erzeugung von Schichtaufbauten zur Signalverteilung in den Öffnungen der ersten Photolackschicht und
    • – Entfernen der ersten Photolackschicht.
  • Verfahren zur Erzeugung von Strukturen sind in der Halbleiterherstellung essentielle Bestandteile. Dabei wird bei photolithografischen Verfahren ein Photolack auf die Halbleiteroberfläche aufgebracht, der nach einer Belichtung mit einem Belichtungsmuster die Halbleiteroberfläche entsprechend dem Muster teilweise abdeckt, woran sich weitere Strukturierungsschritte anschließen.
  • Mit einem derartige Strukturierungsverfahren lassen sich sogar dreidimensionale Strukturen entwickeln, wie dies in der US 6 018 179 A dargestellt ist, wobei die Belichtung mittels eines Elektronenstrahles erfolgt, dessen Leistung zur dreidimensionalen Strukturierung gesteuert wird.
  • In der US 6 018 179 A wird die Herstellung metallischer Leit bahnen mittels photolithografischer Strukturierung bei der Verbindung von Speicherzellen beschrieben. Dabei werden in dem strukturieren Photolack Öffnungen vorgesehen, die anschließend mit leitfähigem Polysilizium gefüllt werden.
  • Die Herstellung von leitfähigen Verbindungen über eine photolithografische Strukturierung wird auch in späteren Prozessschritten eingesetzt, wenn dort metallische Verbindungen vorgesehen werden. In der heutigen Halbleitertechnik ist es nämlich üblich, dass auf der Halbleiterscheibe platzierte Anschlüsse durch Metallbahnen auf andere Anschlüsse umgeleitet werden. Dies ermöglicht oder vereinfacht eine äußere Beschaltung.
  • Die Metallbahnen werden in einer eigenen Ebene auf die Halbleiterscheibe aufgebracht, und bestehen aus geschichtetem Metall, wobei üblicherweise die Metalle Kupfer, Nickel und Gold, in dieser Reihenfolge, verwendet werden.
  • Zur Aufbringung der Metallbahnen wird die Halbleiterscheibe mit einer Kupfer-Keimschicht beschichtet. Anschließend wird eine Photolackschicht aufgebracht, welche mittels eines photolithographischen Verfahrens strukturiert wird und so eine Photomaske für den darauf folgenden Elektrolyseprozess bil det.
  • Die entstandenen Öffnungen werden mittels eines Elektrolyseverfahrens nun schichtweise mit Metall befüllt. Nach dem Entfernen der Photolackschicht sowie dem Ätzen der Kupfer-Keimschicht, welche für das Elektrolyseverfahren notwendig ist, bleiben die Schichtaufbauten zur Signalverteilung zurück.
  • Üblicherweise wird als obere Schicht der Schichtaufbauten ein Edelmetall, wie z.B. Gold, verwendet dadurch sind die Oberflächen der Schichtaufbauten vor Umwelteinflüssen weitestgehend geschützt. An den Seitenflächen jedoch, sind auch die unedlen Metalle des Schichtaufbaus zugänglich.
  • Dieser Aspekt erweist sich als Problem, da Oxidations- und Korrosionsprozesse Seitenwände der Schichtaufbauten angreifen. Damit verringert sich die Lebensdauer der Schichtaufbauten und somit auch die Zuverlässigkeit des gesamten Schaltkreises.
    •
  • Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung anzugeben, mit dem eine der Korrosion oder Oxidation an den Seitenwänden vermieden, und damit die Zuverlässigkeit des Schaltkreises erhöht wird.
  • Gemäß der Erfindung wird die Aufgabe dadurch gelöst, dass nach dem Entfernen der ersten Photolackschicht eine zweite Photolackschicht aufgebracht wird, welche aus positivem Photolack besteht und nach dem Aufbringen komplett belichtet wird. Dabei bilden sich nicht belichtete Schattenbereiche an den Seitenflächen des Schichtaufbaus. Anschließend werden nur die belichteten Teile der zweiten Photolackschicht entfernt und die unbelichteten Teile bleiben zur seitlichen Versiegelung des Schichtaufbaus erhalten.
  • Produktionsbedingt erhalten die Schichtaufbauten zur Signalverteilung im Querschnitt die Form eines gleichschenkligen Trapezes, wobei sich die längere der parallelen Seiten an der Oberfläche des Schichtaufbaus befindet. Es ergibt sich somit ein Überhang von der Deckschicht zum Boden der Struktur.
  • Wird die Struktur nun senkrecht von oben belichtet, wie es in dem erfindungsgemäßen Verfahren der Fall ist, so fällt durch den Überhang ein Schatten, so dass die Seiten des Schichtaufbaus zwangsläufig unbelichtet bleiben.
  • Wird nun ein positiver Photolack verwendet, wie im erfindungsgemäßen Verfahren beschrieben, so werden nur die unbelichteten Stellen aktiviert. Bereiche, die im Schatten der Belichtung liegen, bleiben somit erhalten.
  • Dieser Effekt hat zur Folge, dass am Ende des erfindungsgemäßen Verfahrens eine Photolackschicht an den Seiten des Schichtaufbaus verbleibt. Folgt der Belichtung und Entwicklung nun ein Temperprozess, so härten die verbliebenen Teile der Photolackschicht vollständig aus.
  • Diese gehärtete Photolackschicht schützt wirkungsvoll vor Einwirkungen durch schädliche Umwelteinflüsse, und verhindert damit eine Korrosion der in dem Schichtaufbau verwendeten Metalle.
  • In einer anderen Ausgestaltung des erfindungsgemäßen Verfahrens wird die aufgebrachte Kupfer-Keimschicht vor dem Aufbringen der zweiten Photolackschicht mittels Ätzen entfernt.
  • Des Weiteren ist es für das erfindungsgemäße Verfahren unerheblich, ob für die Herstellung des Schichtaufbaus zur Signalverteilung ein positiver oder negativer Photolack verwendet wird. Damit kann in einer Variante des erfindungsgemäßen Verfahrens positiver und in einer anderen Variante des er findungsgemäßen Verfahrens negativer Photolack verwendet werden, je nachdem wie es sich technologisch als günstig erweist.
  • Die erfindungsgemäße Aufgabe wird auch dadurch gelöst, dass der bereits zur Herstellung der Schichtaufbauten verwendete positive Photolack ein zweites weiteres Mal belichtet wird. Diese Belichtung geschieht zweckmäßigerweise über die gesamte Halbleiterscheibe und ohne Belichtungsmaske.
  • Auch hier entsteht durch die günstige Geometrie der Schichtaufbauten ein Schatten seitlich der Schichtaufbauten. Nach dem Entfernen des belichteten Teils des Photolacks verbleibt somit seitlich der Schichtaufbauten eine Schutzschicht welche, nach dem Aushärten durch einen Temperprozess, die schädlichen Einflüsse der Umwelt auf die Metalle unterbindet und die Schichtaufbauten somit vor den Effekten der Korrosion und Oxidation schützt. Hierbei wird erfindungsgemäß die Tatsache ausgenutzt, dass bei einem positiven Photolack die belichteten Teile entfernt werden, wie dies bei den Öffnungen im ersten Belichtungsschritt geschehen ist.
    •
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt:
  • 1 eine strukturierte Photomaske mit einer trapezförmigen Öffnung im Querschnitt (Stand der Technik),
  • 2 die strukturierte Photomaske mit befüllter Öffnung nach einem Elektrolyseprozess (Stand der Technik),
  • 3 einen Schichtaufbau zu Signalverteilung, nach Entfernen der Photolackschicht (Stand der Technik),
  • 4 den Schichtaufbau zur Signalverteilung nach einem erfindungsgemäßen Aufbringen einer zweiten positiven Photolackschicht,
  • 5 den Schichtaufbau zur Signalverteilung bei einem erfindungsgemäßen Belichten in der positiven Photolackschicht,
  • 6 den Schichtaufbau zur Signalverteilung nach dem Entfernen der positiven Photolackschicht,
  • 7 den Schichtaufbau zur Signalverteilung nach dem Ätzen der Kupfer-Keimschicht,
  • 8 eine strukturierte Photomaske aus positivem Photolack mit einer trapezförmigen Öffnung im Querschnitt (Stand der Technik),
  • 9 die strukturierte Photomaske mit befüllter Öffnung nach einem Elektrolyseprozess (Stand der Technik),
  • 10 den Schichtaufbau zur Signalverteilung bei einem erfindungsgemäßen zweiten Belichten in der positiven Photolackschicht,
  • 11 den Schichtaufbau zur Signalverteilung nach dem Entfernen der positiven Photolackschicht,
  • 12 den Schichtaufbau zur Signalverteilung nach dem Ätzen der Kupfer-Keimschicht,
  • In den Zeichnungen ist der erfindungsgemäße Herstellungsprozess von Schichtaufbauten zur Signalverteilung nach zwei unterschiedlichen Verfahren dargestellt. 1 bis 7 zeigen dabei ein erstes erfindungsgemäßes Verfahren, 8 bis
  • 12 zeigen ein zweites erfindungsgemäßes Verfahren.
  • Wie in 1 dargestellt wird auf eine Halbleiterscheibe 3 eine Kupfer-Keimschicht 2 aufgebracht. Die Kupfer-Keimschicht 2 wird anschließend durch einen photolithographischen Prozess strukturiert. Die dabei entstandenen Öffnungen 4 haben näherungsweise die Form eines gleichschenkligen Trapezes, wobei sich die längere der parallelen Seiten an der Oberseite der Öffnung 4 befindet.
  • Über eine an der Kupfer-Keimschicht 2 angelegte Spannung findet nun ein elektrolytisches Verfahren statt, wobei die Öffnungen 4 schichtweise mit Metall befüllt werden. Bei dem Metall der Deckschicht handelt es sich dabei üblicherweise um eine passivierende Edelmetallschicht, beispielsweise aus Gold. Das Ergebnis dieses Prozesses ist in 2 dargestellt. Die unteren Schichten werden aus elektrisch leitfähigem Material, wie Kupfer oder Nickel, gefertigt und sind, wie in 3 dargestellt nach dem Entfernen der Photolackschicht 1, über die Seitenwände des Schichtaufbaus 5 zugänglich. Dies birgt das Problem, dass die frei zugänglichen unedlen Metalle dem Effekt der Korrosion oder Oxidation ausgesetzt sind.
  • Dieses Problem wird erfindungsgemäß dadurch gelöst, dass nun erneut eine Photolackschicht 6 aufgebracht wird, welche aus positivem Photolack besteht. Dieser in 4 dargestellte positive Photolack 6 wird, wie in 5 dargestellt, in einem weitern Prozessschritt belichtet. Durch die senkrecht von oben auftreffende Strahlung und der Geometrie des Schichtaufbaus bilden sich nun Schattenbereiche 7, welche nicht belichtet werden. Da es sich bei dem verwendeten Lack um positiven Photolack handelt, werden im anschließenden Strip-Prozess nur dessen belichtete Stellen entfernt. Dadurch verbleiben an den Seitenflä chen des Schichtaufbaus 5 die unbelichteten Teile des Photolackes 8, dargestellt in 6.
  • Nach einem Tempern der Photolackreste 8 und dem Ätzen der Kupfer-Keimschicht 2 verbleibt dann ein seitlicher Versiegelter Schichtaufbau zur Signalverteilung.
  • In einem zweiten erfindungsgemäßen Verfahren, wird die Photolackschicht zum Aufbringen der Schichtaufbauten zur Signalverteilung aus positivem Photolack aufgebracht, wie in 8 dargestellt. Nachdem die positive Photolackschicht 6 in einem photolithographischen Verfahren strukturiert wurde, entsteht eine Öffnung 4, welche näherungsweise die Form eines gleichschenkligen Trapezes hat, wobei sich die längere der parallelen Seiten an der Oberseite der Öffnung befindet.
  • Durch eine an der Kupfer-Keimschicht 2 angelegte Spannung findet nun ein Elektrolyseprozess statt, wobei der Schichtaufbau zur Signalverteilung 5 aufgebracht wird. Als Resultat dieses Prozessschrittes wird ein Schichtaufbau gemäß 9 erzielt, wie es bereits in 2 und 3 beschrieben wurde. Nach dem Aufbringen des Schichtaufbaus 5 wird der verbliebene positive Photolack 6 nun erneut belichtet. Dabei bildet sich durch die trapezförmige Geometrie des Schichtaufbaus ein Schatten 7, dargestellt in 10. Die Photolackbereiche in diesem Bereich werden nicht belichtet und damit bei dem darauf folgenden Strip-Prozess nicht entfernt. Wie in 11 dargestellt, verbleibt somit ein in Photolack 8 eingeschlossener Schichtaufbau 5. Nachdem die belichteten Teile des Photolackes entfernt sind, erfolgt ein Temper-Prozess, wobei die Photolackreste 8 aushärten. Nach einem anschließenden Ätzen der Kupfer-Keimschicht 2 wird ein Endresultat gemäß 12 erzielt, wobei die Seitenflächen des Schichtaufbaus zur Signalverteilung durch den gehärteten Photolack geschützt sind.
    • 1
    strukturierte Photolackschicht
    2
    Kupfer-Keimschicht
    3
    Halbleiterscheibe
    4
    Öffnung der Photolackschicht
    5
    Schichtaufbau zur Signalverteilung
    6
    Photolackschicht aus positivem Photolack
    7
    Schattenbereich
    8
    unbelichteter Teil des Photolackes

Claims (6)

  1. Verfahren zur Herstellung von Schichtaufbauten (5) zur Signalverteilung, wobei auf einer Halbleiterscheibe (3) folgende Prozessschritte durchgeführt werden – Aufbringen einer metallischen Keimschicht (2) – Aufbringen einer ersten Photolackschicht (1) auf die Keimschicht (2) – Erzeugung von im Querschnitt trapezförmigen Öffnungen (4) in der ersten Photolackschicht (1) durch eine photolithographische Strukturierung der ersten Photolackschicht (1) – Elektrolytische Erzeugung von Schichtaufbauten (5) zur Signalverteilung in den Öffnungen (4) der ersten Photolackschicht (1) – Entfernen der ersten Photolackschicht (1), wobei nach dem Entfernen der ersten Photolackschicht (1) eine zweite Photolackschicht (6) aus positivem Photolack aufgebracht und danach belichtet wird, wobei sich nicht belichtete Schattenbereiche (7) an den Seitenflächen des Schichtaufbaus (5) bilden, und anschließend nur die belichteten Teile der zweiten Photolackschicht (6) entfernt werden und die unbelichteten Teile (8) zur seitlichen Versiegelung des Schichtaufbaus (5) erhalten bleiben.
  2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass vor dem Aufbringen der zweiten Photolack schicht (6) die metallische Keimschicht (2) durch einen Ätzprozess entfernt wird.
  3. Verfahren nach Patentanspruch 1 oder 2 , dadurch gekennzeichnet, dass die erste Photolackschicht (1) aus negativem Photolack aufgebracht wird.
  4. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Photolackschicht (1) aus positivem Photolack aufgebracht.
  5. Verfahren zur Herstellung von Schichtaufbauten (5) zur Signalverteilung, wobei auf einer Halbleiterscheibe (3) folgende Prozessschritte durchgeführt werden – Aufbringen einer metallischen Keimschicht (2), – Aufbringen einer Photolackschicht(6), welche aus positiven Photolack besteht, auf die Keimschicht (2) – Erzeugung von im Querschnitt trapezförmigen Öffnungen (4) in der Photolackschicht (6) durch eine photolithographische Strukturierung der Photolackschicht (6), – Elektrolytische Erzeugung von Schichtaufbauten (5) zur Signalverteilung in den Öffnungen (4) der Photolackschicht (6), wobei die aufgebrachte Photomaske (6) nach dem Elektrolyseverfahren und vor deren Entfernung ein zweites Mal belichtet wird, wobei sich nicht belichtete Schattenbereiche (7) an den Seitenflächen des Schichtaufbaus (5) bilden, und anschließend nur die belichteten Teile der Photolackschicht (6) entfernt werden und unbelichtete Teile (8) zur seitlichen Versiegelung des Schichtaufbaus (5) erhalten bleiben.
  6. Verfahren nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass verbleibende Teile (8) der Photo lackschicht (6) nach dem Belichten und Entfernen in einem anschließenden Temperprozessschritt ausgehärtet werden.
DE102004005645A 2004-02-04 2004-02-04 Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung Expired - Fee Related DE102004005645B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004005645A DE102004005645B4 (de) 2004-02-04 2004-02-04 Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung
US11/051,548 US7393782B2 (en) 2004-02-04 2005-02-04 Process for producing layer structures for signal distribution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004005645A DE102004005645B4 (de) 2004-02-04 2004-02-04 Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung

Publications (2)

Publication Number Publication Date
DE102004005645A1 DE102004005645A1 (de) 2005-09-22
DE102004005645B4 true DE102004005645B4 (de) 2006-01-12

Family

ID=34877004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004005645A Expired - Fee Related DE102004005645B4 (de) 2004-02-04 2004-02-04 Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung

Country Status (2)

Country Link
US (1) US7393782B2 (de)
DE (1) DE102004005645B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216771A (ja) * 2010-04-01 2011-10-27 Rohm Co Ltd 半導体装置およびその製造方法
US8946904B2 (en) 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468595A (en) * 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
US6018179A (en) * 1998-11-05 2000-01-25 Advanced Micro Devices Transistors having a scaled channel length and integrated spacers with enhanced silicidation properties

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433371B1 (en) * 2000-01-29 2002-08-13 Advanced Micro Devices, Inc. Controlled gate length and gate profile semiconductor device
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2006024695A (ja) * 2004-07-07 2006-01-26 Nec Lcd Technologies Ltd ナノ粒子インクを用いた配線形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468595A (en) * 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
US6018179A (en) * 1998-11-05 2000-01-25 Advanced Micro Devices Transistors having a scaled channel length and integrated spacers with enhanced silicidation properties

Also Published As

Publication number Publication date
US20050191837A1 (en) 2005-09-01
DE102004005645A1 (de) 2005-09-22
US7393782B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE10312642A1 (de) Halbleitereinrichtung und Herstellungsverfahren von Kontakthöcker auf Halbleiterchips
DE2637667A1 (de) Halbleiteranordnung
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE102009060066B4 (de) Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE10318078B4 (de) Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
DE102004005645B4 (de) Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102020111895A1 (de) Herstellung von dreidimensionalen Strukturen mittels Photoresisten
DE3232837A1 (de) Verfahren zum herstellen einer 2-ebenen-metallisierung fuer halbleiterbauelemente, insbesondere fuer leistungshalbleiterbauelemente wie thyristoren
DE102019209065B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE10239081A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung und entsprechende Halbleitereinrichtung
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE2703473C2 (de)
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE2028819A1 (en) Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask
DE10260755B4 (de) Verfahren zur Bildung eines Strukturelementes auf einem Wafer mittels einer Maske und einer ihr zugeordneten Trim-Maske
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE10131225B4 (de) Kontaktelement von zur Oberflächenmontage geeigneten Bauteilen sowie Verfahren zum Anbringen von Lot an diese Kontaktelemente
DE10254927A1 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger
DE102004023897A1 (de) Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen
DE102005003185B4 (de) Abbildungssystem und Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer durch Abbildung einer Maske auf dem Wafer mit einer Dipolblende

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee