DE2028819A1 - Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask - Google Patents
Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary maskInfo
- Publication number
- DE2028819A1 DE2028819A1 DE19702028819 DE2028819A DE2028819A1 DE 2028819 A1 DE2028819 A1 DE 2028819A1 DE 19702028819 DE19702028819 DE 19702028819 DE 2028819 A DE2028819 A DE 2028819A DE 2028819 A1 DE2028819 A1 DE 2028819A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- gold
- semiconductor
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910052737 gold Inorganic materials 0.000 claims abstract description 21
- 229910052709 silver Inorganic materials 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 20
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 18
- 239000004332 silver Substances 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 16
- 238000001465 metallisation Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 229910001020 Au alloy Inorganic materials 0.000 claims description 6
- 239000003353 gold alloy Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000004070 electrodeposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 claims description 2
- -1 aluminum-silver Chemical compound 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000009713 electroplating Methods 0.000 abstract description 7
- 235000001674 Agaricus brunnescens Nutrition 0.000 abstract description 2
- 230000003014 reinforcing effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 61
- 238000005530 etching Methods 0.000 description 10
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002787 reinforcement Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 101100387923 Caenorhabditis elegans dos-1 gene Proteins 0.000 description 1
- 241000233866 Fungi Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 241000219492 Quercus Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12034—Varactor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Verfahren zum Herstellen von erhöhten Metallkontakten fUr elektrische Bauelemente mittels galvanischer Verstärkung Die Erfindung betrifft ein Verfahren zum Herstellen von Metallkontakten mit gontakthöhen größer als 1o /um fttr elektrische Bauelemente, insbesondere ftir nach der Planartechnik gefertigte Halbleiterbauelemente, durch galvanische Abscheidung.Process for producing raised metal contacts for electrical Components by means of galvanic reinforcement The invention relates to a method For making metal contacts with contact heights greater than 1o / um fttr electrical Components, in particular for semiconductor components manufactured according to planar technology, by galvanic deposition.
Flir die rationelle Fertigung von Halbleiterbauelementen, insbesondere von Halbleitertauelementen, deren Herstellung auf der Planartechnik beruht, ist das Anbringen der Kontakte an den Elektroden von großer Bedeutung.For the efficient production of semiconductor components, in particular of semiconductor components, the manufacture of which is based on planar technology attaching the contacts to the electrodes is of great importance.
Außer dem sehr kostspieligen Kugelkompressionsverfahren ist es bekannt, Metallkontakte durch entsprechende Masken aufzudampfen.In addition to the very expensive ball compression method, it is known Evaporate metal contacts through appropriate masks.
Dabei wird zunächst eine ganzflächige Metallschicht aufgedampft, dann eine Metallfototechnik angewandt und schließlich eine Verstärkung der Metallschicht durch eine Maskenbedampfung durchgeführt.First a full-surface metal layer is vapor-deposited, then applied a metal photo technique and finally a reinforcement of the metal layer carried out by a mask vapor deposition.
Eine Möglichkeit der Verstärkung der Metallkontakte ist auch durch das Anbringen einer zusätzlichen Lotkugel mittels des bekannten Thermokompressionsverfahrens gegeben.One way of reinforcing the metal contacts is also through attaching an additional solder ball using the known thermocompression method given.
Eine weitere Möglichkeit ist dadurch gegeben, daß man den Aufdampfvorgang unter Verwendung einer entsprechend dickeren Maske oder einer Doppelmaske so lange fortsetzt, bis die gewünschte Kontakthöhe erreicht ist. Mit zunehmender Kontakthöhe wird es aber schwierig, die Maske von der zu bedampfenden Oberfläche wieder abzuheben, ohne daß dabei die darunterliegende, sehr empfindliche Halbleiterkristallscheibe beschädigt wird. Außerdem wird auch durch das anhaftende Aufdampfmaterial bedingt die Maske beim Abheben erhöhten Spannungen ausgesetzt, was ebenfalls sehr oft zu einem Ausfall der Maske führt. Da diese Masken außerdem sehr kostspielig sind, müssen sie für viele Aufdampfprosesse verwendet werden, wobei nach Jedem Aufdampfvorgang ein Reinigungsprozeß erforderlich ist.Another possibility is given by the vapor deposition process using a thicker mask or a double mask for as long continues until the desired contact height is reached. With increasing contact height but it becomes difficult to remove the mask from the surface to be vaporized again, without the underlying, very much sensitive semiconductor crystal disc damaged. In addition, it is also due to the adhering vapor deposition material the mask exposed to increased tension when taking off, which is also very often the case failure of the mask. Since these masks are also very expensive, must they can be used for many evaporation processes, after each evaporation process a cleaning process is required.
Aus der DOS 1 621 342 ist ein Verfahren zum Herstellen von erhöhten Metallkontakten für insbesondere nach der Planartechnik gefertigte Halbleiterbauelemente bekannt, bei dem eine Aufdampfmaske verwendet wird, welche so ausgebildet ist, daß der Durchmesser ihrer Öffnungen auf der der zu kontaktierenden Oberfläche abgewandten Seite kleiner ist als der Durchmesser auf der der zu kontaktierenden Oberfläche gegenüberliegenden Seite der Maske.From DOS 1 621 342 a method for producing raised Metal contacts for semiconductor components especially manufactured according to planar technology known, in which a vapor deposition mask is used which is designed so that the diameter of their openings on the surface facing away from the surface to be contacted Side is smaller than the diameter on the surface to be contacted opposite side of the mask.
In einer besonderen Ausgestaltungsforrn sind die Öffnungen dieser Maske koniach ausgebildet. Durch. die besondere Form der Maske wird das Abheben der Aufdampfmaske gegenüber den anderen Verfahren wesentl-lebt erlelehtert und eine weitgehende beschädigungsfreie Entfernu£ der Maske gewährleistet0 Die vorliegende Erfindung beschreitet einen anderen Weg, Metallkontakte Mit möglichst hohen Kontakten auf Halbleiteroberflächen von Planarbauelementen und auch Halbleiterbauelementen mit Mesastrukturen anzubringen und erzielt damit eine gewisse Vereinfachung und andere Verbesserungen gegenüber bekannten Verfahren.In a special embodiment, the openings are these Mask formed conically. By. the special shape of the mask will make it stand out The vapor-deposition mask is essentially learned from the other methods and one Extensive, damage-free removal of the mask is guaranteed Invention takes a different approach, metal contacts with the highest possible contacts on semiconductor surfaces of planar components and also semiconductor components to be attached with mesa structures and thus achieves a certain simplification and other improvements over known methods.
Die Erfindung betrifft deshalb ein Verfahren9 welches dadurch gekennzeichnet ist, daß auf dem für die Kontaktierung vorgesehenen, mit einer Metallisierung versehenen Bereich des elektrischen Bauelementes unter Anwendung mindestens einer zusätzlichen, der gewünschen Kontakthöhe angepaßten Fotolacktechnik mindestens eine Metallschicht galvanisch abgeschieden wird9 daß die galvanische Abscheidung so lange fortgesetzt wird, bis die gewünschte Höhe der Metallschicht erreicht ist, und daß abschließend die Fotolackschicht entfernt wird.The invention therefore relates to a method9 which is characterized is that on the intended for the contact, provided with a metallization Area of the electrical component using at least one additional, the desired contact height adapted photoresist technology at least one metal layer is electrodeposited9 that the electrodeposition continues for so long until the desired height of the metal layer is reached, and that finally the photoresist layer is removed.
In einer Weiterbildung des Erfindungsgedankens ist vorgesehen, daß die Metallabscheidung über die Höhe der Fotolackschicht hinaus fortgesetzt wird, so daß nach Ablösen der Fotolackschicht ein pilzförmiger Metallkontakt entsteht.In a further development of the inventive concept it is provided that the metal deposition continues beyond the height of the photoresist layer, so that a mushroom-shaped metal contact is formed after the photoresist layer has been removed.
Durch die Erfindung ist die Möglichkeit gegeben, eine sperrschichtfreie Kontaktierung mit einer definierten Geometrie, z. B. die Kontaktierung des gesamten Diffusionsfensters einer Kapazitätsdiode, ohne Überlappung des pn-Übergangs - um einen möglichst geringen Serienwiderstand ohne parasitäre Eontaktkapazität zu erhalten - bei einheitlicher Größe und Form der galvanischen Verstärkung durchzuführen. Letzteres ermöglicht z. B. die Verwendung einfacher und einheitlicher Justier- bzw.The invention provides the possibility of a barrier layer-free Contacting with a defined geometry, e.g. B. the contacting of the whole Diffusion window of a capacitance diode, without overlap of the pn junction - um to obtain the lowest possible series resistance without parasitic contact capacitance - to be carried out with uniform size and shape of the galvanic reinforcement. The latter enables z. B. the use of simple and uniform adjustment or
Montagehilfen für den Einbau von Halbleitersystemen in Gehäuse.Assembly aids for the installation of semiconductor systems in housings.
Das erfindungsgemäße Verfahren hat gegenüber demin der DOS 1 621 342 beschriebenen Verfahren, bei dem erhöhte Aufdampfkontakte mittels einer speziell geformten Metallmaske hergestellt werden, den großen Vorteil, daß es einfacher, billiger und rationeller durchführbar ist. Außerdem wird die Möglichkeit geboten, der Metallverstärkung eine für die Weiterverarbeitung geeignetere Form zu geben, was beispielsweise bei Druckbelastungen des Bauelements geringere Verformungen,'steilere Flanken der Verstärkung und damit,eine geringere Gefahr des Hinausrutschens aus einer Führung zur Folge hat. Weiterhin erübrigen sich auch die bei den bekannten Verfahren notwendigen kritischen Arbeitsgänge der selektiven Ätzung.The method according to the invention has, compared with that in DOS 1,621,342 described method in which increased evaporation contacts by means of a specially shaped metal mask, the great advantage that it is easier to cheaper and more rationally feasible. It is also possible to to give the metal reinforcement a shape more suitable for further processing, which, for example, when the component is subjected to pressure loads, less deformations, 'steeper ones Flanks of the reinforcement and thus, a lower risk of slipping out result in a guided tour. The known ones are also superfluous Process necessary critical operations of selective etching.
Zur Herstellung der erhöhten Metallkontakte nach der Lehre der Erfindung hat sich die Verwendung eines Glanzversilberungsbades als besonders günstig erwiesen.To produce the raised metal contacts according to the teaching of the invention the use of a glossy silver plating bath has proven to be particularly beneficial.
Es liegt im Rahmen der vorliegenden Erfindung, die Höhe der Potolackschicht auf 1o bis 60 /um einzustellen.It is within the scope of the present invention, the height of the resist layer set from 1o to 60 / um.
Gemäß einem besonders günstigen Ausführungsbeispiel wird als Metallisierungeschicht vor der galvanischen Abscheidung eine aus Gold, aus einer Goldlegierung oder aus einer Aluminium-Silber- oder Aluminium-Nickel-Legierung bestehende diizrne Metallschicht aufgebracht. Es können auch andere Metallschichten verwendet werden: wichtig ist nur, daß die oberste Schicht gut galvanisierbar ist.According to a particularly favorable exemplary embodiment, the metallization layer before the electrodeposition one made of gold, made of a gold alloy or made of a thin metal layer consisting of an aluminum-silver or aluminum-nickel alloy upset. Other metal layers can also be used: is important only that the top layer is easy to electroplate.
Für n- und p-leitendes Halbleitermaterial kann bei gansflächiger Metallschicht auf der Vorderseite, auf der Rückseite und Vorderseite kontaktiert werden.For n- and p-conducting semiconductor material, a full-surface metal layer can be used on the front, back and front.
Bei Verwendung von n-leitendem Halbleitermaterial als Grundmaterial erübrigt sich das Anbringen einer ganzflächigen Metallisierung; die galvanische Abscheidung wird durch Kontaktierung von der Rückseite der Walbleiterkristallscheibe her vorgenommen.When using n-conducting semiconductor material as the base material there is no need to apply a full-surface metallization; the galvanic Deposition is achieved by contacting the back of the semiconductor crystal disk made here.
Der Strom fließt direkt über den pn-Übergang.The current flows directly through the pn junction.
Nähere Einzelheiten sowie weitere Vorteile der Erfindung sind aus den Ausführungsbeispielen, welche anhand der Figuren 1 bis 8 näher beschrieben werden, zu entnehmen. Die Figuren 1 bis 7 zeigen im Schnittbild schematisch den Aufbau eines Halbleiterbau elementsystems mit einem pn-Übergang, während die Figur 8 den Einbau einer nach dem erfindungsgemäßen Verfahren hergestellten Anordnung in ein Gehäuse darstellt.Further details as well as further advantages of the invention can be found in the embodiments, which are described in more detail with reference to Figures 1 to 8, refer to. Figures 1 to 7 show a schematic sectional view of the structure of a Semiconductor component systems with a pn junction, while FIG. 8 shows the installation an arrangement produced by the method according to the invention in a housing represents.
1. Ausführungsbeispiel: In Figur 1 wird von einer p-dotierten Siliciumeinkristallscheibe 1 ausgegangen, welche mittels Diffusion durch ein in der SiO2-Schicht 2 gebildetes Fenster mit einer n-dotierten Zone 3 versehen wird, wobei der pn-Übergang 4 entsteht. Auf diese mit einer Vielzahl solcher Halbleiterbauelementsysteme versehene Kristallscheibe wird dann ganzflächig eine Schicht 5, s. B. aus einer Goldlegierung oder aus einem anderen ats und galvanisierbaren Metall von 0,1 bis 0,2 /um Stärke aufgebracht, welche als Metallisierung fur den nachfolgenden galvanischen Prozeß dient.1. Exemplary embodiment: In FIG. 1, a p-doped silicon single crystal wafer is shown 1 assumed, which by means of diffusion through a formed in the SiO2 layer 2 Window is provided with an n-doped zone 3, the pn junction 4 being formed. On this crystal disk provided with a large number of such semiconductor component systems then a layer 5, e.g. made of a gold alloy or a other ats and galvanizable metal from 0.1 to 0.2 / um thickness applied, which as Metallization for the subsequent galvanic process serves.
Sodann wird eine lichtempfindliche, positiv oder negativ arbeitends Schicht in der gewünschten Schichtstärke, z. B. von 25 /us, aufgebracht Die anschließende Belichtung wird mittels UV-Parallellicht durchgeführt, wobei die Fotomaske so zu wählen ist, daß nach der Entwicklung der Schicht 6 über den Halbleiterbauelementsystemen freie Stellen der gewünschten Geometrie entstehen. Die Entwicklung erfolgt in einem geeigneten Entwickler. Nach aschließender Spülung werden die Kristallscheiben in ein galvanisches Betallisierungsbad, z. B. ein handelsübliches Glanzversilberungsbad, eingebracht und in bekannter Weise einem galvanischen Prozeß unterworfen. Die Galvanisierung wird so lange fortgesetzt, bis die gewünschte Höhe des Metallkontakts 7 erreicht ist.Then it becomes light-sensitive, positive or negative working Layer in the desired layer thickness, e.g. B. of 25 / us, applied The subsequent Exposure is carried out by means of UV parallel light, with the photo mask so too The choice is that after the development of the layer 6 over the semiconductor device systems Free spaces of the desired geometry are created. The development takes place in one suitable developer. After the final rinse, the crystal disks are in an electroplating bath, e.g. B. a commercial silver plating bath, introduced and subjected to a galvanic process in a known manner. The electroplating is continued until the desired height of the metal contact 7 is reached is.
Anschließend erfolgt die Herstellung des Metallstempels 8 auf die gleiche Weise. Dabei wird auf die Kristallscheibe, die neben den metallischen Flächen 5 und 7 noch von der ersten lichtempfindlichen Schicht 6 bedeckt ist, eine zweite lichtempfindliche Schicht 9, z. B. 40 /um stark, aufgebracht. Zur Belichtung wird eine entsprechend der Geometrie des Stempels 8 dimensionierte Fotomaske verwendet. Die folgenden Arbeitsgänge entsprechen den gleichen Arbeitsgängen, wie sie bereits oben beschrieben sind.Then the production of the metal stamp 8 takes place on the same way. This is done on the crystal disk, next to the metallic surfaces 5 and 7 is still covered by the first photosensitive layer 6, a second photosensitive layer 9, e.g. B. 40 / µm thick applied. For exposure is a photomask dimensioned according to the geometry of the stamp 8 is used. The following operations correspond to the same operations as they are already are described above.
Es wird so lange galvanisiert, bis die obere Grenze der zweiten lichteipfindlichen Schicht 9 erreicht ist. Dadurch entsteht ein säulenförmiger Kontakt 8. Nach der Galvanisierung und Trocknung wird die gesamte lichtempfindliche Schicht durch ein geeignetes Lösungsmittel entfernt. Durch ein selektives Ätzverfahren wird das freiliegende Gold der unteren Aufdampfschicht 5 ohne nennenswerten Angriff der Silberkontakte 7 und 8 weggelöst.It is galvanized until the upper limit of the second light sensitive Layer 9 is reached. This creates a columnar contact 8. After the Electroplating and drying is the entire photosensitive layer through one suitable solvent removed. The exposed Gold of the lower vapor deposition layer 5 without any noticeable attack on the silver contacts 7 and 8 removed.
Dabei entsteht die in der Figur 2 dargestellte Anordnung; es gelten die gleichen Bezugszeichen wie in Figur 1.This creates the arrangement shown in FIG. 2; it apply the same reference numerals as in FIG. 1.
2. Ausführungsbeispiel: In Figur 5 wird ebenfalls von einer p-dotierten Siliciumkristallscheibe 1 ausgegangen, welche mittels Diffusion durch ein in der SiO-Schicht 2 gebildetes Fenster mit einer n-dotierten Zone 3 versehen ist. Dabei entsteht der pn-Übergang 4. Die mit einer Vielzahl soleher Systeme versehene Halbleiterkristallscheibe wird dann im Vakuum mit folgenden Schichten bedampft: o92 µm Gold oder Goldlegierung (Schicht 5), 2 /um Silber (Schicht 15), o,2 µm Gold oder Goldlegierung (Schicht 25). Die Goldschicht 5 dient später als Leitschicht für den galvanischen Prozeß. Darauf wird in bekannter Weise, wie auch beim Ausführungebeispiel 1 beschrieben, auf die Oberfläche eine lichtempfindliche, positiv oder negativ arbeitende Schicht aufgetragen (diese Schicht ist in der Zeichnung der besseren Übersicht wegen nicht gezeigt).2nd embodiment: In Figure 5 is also from a p-doped Silicon crystal wafer 1 assumed, which by means of diffusion through a in the SiO layer 2 formed window is provided with an n-doped zone 3. Included the pn junction is created 4. The semiconductor crystal disk provided with a large number of such systems the following layers are then vapor-deposited in a vacuum: 92 µm gold or gold alloy (Layer 5), 2 / µm silver (layer 15), 0.2 µm gold or gold alloy (layer 25). The gold layer 5 later serves as a conductive layer for the galvanic process. This is followed in a known manner, as also described in embodiment 1, a light-sensitive, positive or negative working layer on the surface applied (this layer is not shown in the drawing for a better overview shown).
Die bei der Belichtung verwendete Photomaske ist so zu wählen, daß nach der Entwicklung der Schicht die Geometrie der die Halbleitersysteme bedeckenden Xetallfläehen als Flecken stehenbleiben.The photomask used for exposure is to be chosen so that after the development of the layer, the geometry of that covering the semiconductor systems Metal surfaces remain as stains.
Belichtung und Entric'.lung der Schicht erfolgen in der vorne schriebenen Weise. Durch Durch selektive Ätzung wird an den freien Stellen die obere Goldechicht entfernt Darauf wird z. B. durch verdünnte erwärmte Salpetersäure an denselben Stellen die darunterliegende Silberschicht weggelöst, wobei die Goldflecken nunmehr als Ätzmaske dienen.Exposure and development of the layer are carried out in the one above Way. Through selective etching, the upper gold layer is created in the free areas removed. B. by dilute heated nitric acid in the same places the underlying silver layer dissolved away, with the gold stains now as Serve an etching mask.
Nachdem die Fotolackreste durch ein geeignetes Lösungsmittel entfernt worden sind, werden die Kristallscheiben nach gründlicher Spülung getrocknet Die Herstellung des Metallkontaktstempels 7 erfolgt wie im Aus führungsbeispiel 1 beschrieben. Um eine ausreichende Gesamthöhe des Systemkontakts zu errechen, wird durch verlängertes Galvanisieren dem Stempel 7 ein Kopf 10 aufgewachsen, wobei nach Ablösen der nichtdargestellten Fotolackschicht ein pilzförmiger Kontakt, wie in Figur 3 dargestellt, entsteht. Dann wird die untere Gold schicht 5 durch Ätzen entfernt.After the photoresist residues are removed by a suitable solvent the crystal disks are dried after thorough rinsing The metal contact stamp 7 is produced as described in exemplary embodiment 1. In order to achieve a sufficient total height of the system contact, is extended by Electroplating the punch 7 a head 10 grown, after removing the not shown Photoresist layer a mushroom-shaped contact, as shown in Figure 3, is created. Then the lower gold layer 5 is removed by etching.
3. Ausführungsbeispiel: In Figur 4 wird ebenfalls von einer p-dotierten Siliciumeinkristallscheibe 1 ausgegangen, welche mittels Diffusion, wie bei den Ausführungsbeispielen 1 und 2 beschrieben, mit einer n-dotierten Zone und einem pn-Übergang 4 versehen wird.3rd embodiment: In Figure 4 is also from a p-doped Silicon single crystal wafer 1 assumed, which by means of diffusion, as in the Embodiments 1 and 2 described, with an n-doped zone and a pn junction 4 is provided.
Die Kontaktierung der Halbleitereinkristallvorderseite erfolgt hier mit einer ganzflächigen Schicht 5 aus 0,2 /um Gold oder einer Goldlegierung und einer 4 /um dicken Silberschicht 15, die z. B. im Vakuum aufgedampft, aufgestäubt, galvanisch oder chemisch abgeschieden sein kann. Es kann auch eine andere Schichtenfolge gewählt werden.The front side of the semiconductor single crystal is contacted here with a full-surface layer 5 made of 0.2 / μm gold or a gold alloy and a 4 / µm thick silver layer 15, which z. B. vacuum-deposited, dusted, can be electrodeposited or chemically deposited. A different sequence of layers can also be used to get voted.
Auf die Metallisierung wird in bekannter Weise eine lichtempfindliche, positiv oder negativ arbeitende Schicht (in der Figur der besseren Übersicht halber nicht dargestellt) aufgetragen. Die bei der Belichtung verwendete Fotomaske ist so zu wählen, daß nach der Entwicklung der Schicht die' Geometrie der die Halbleitersysteme auf der Halbleiterkristallscheibe bedeckenden Metallflächen als Schichtflecke stehenbleiben.A light-sensitive, positive or negative working shift (in the figure for the sake of clarity not shown) applied. The photomask used in the exposure is to be chosen so that after the development of the layer the 'geometry of the semiconductor systems remain on the semiconductor crystal disc covering metal surfaces as layer spots.
Belichtung und Entwicklung der Schicht erfolgen in der für die jeweils verwendete Schicht vorgeçchriebenen Weise. Durch Abtragen des Silbers an den nichtgeschützten Flächen erhält man eine Stufe 11 im Silber von ca. 3,5 /um. Das Silber kann auch bis zum Gold abgetragen werden. Die Goldflecke werden durch ein geeignetes Lösungsmittel entfernt.Exposure and development of the layer take place in the for each used layer in the prescribed manner. By removing the silver on the unprotected A level 11 in silver of approx. 3.5 μm is obtained for surfaces. The silver can too to be worn down to the gold. The gold stains are made by a suitable solvent removed.
Die Herstellung des Kontaktstempels 7, 10 erfolgt wie bereits beim Ausführungsbeispiel 2 beschrieben. Der Abtrag des restlichen Silbers und Goldes erfolgt nun durch ein Ätzmittel für Silber und Gold; wenn nur noch Gold vorhanden ist, auch durch selektives Ätzen. Der 3,5 bzw. 4 /um hohe Silberpodest 12 dient hierbei als Ätzmaske. Der Abtrag erfolgt ohne nennenswerten Angriff des Metallpilzes 7, 10.The production of the contact stamp 7, 10 takes place as already in Embodiment 2 described. The removal of the remaining silver and gold is now done by an etchant for silver and gold; if only gold is left is, also by selective etching. The 3.5 or 4 / um high silver pedestal 12 is used here as an etching mask. The removal takes place without any noteworthy attack on the metal fungus 7, 10.
4. AusfUhrungsbeispiel: Figur 5 zeigt eine ähnliche Anordnung wie Figur 4, wobei die gleichen Bezugszeichen verwendet sind. Der Unterschied besteht nur in der vor dem galvanischen Prozeß aufgebrachten Metallisierung.4. Exemplary embodiment: Figure 5 shows a similar arrangement as FIG. 4, the same reference numerals being used. The difference is there only in the metallization applied before the galvanic process.
Diese besteht aus zwei Goldschichten 5 und 25 mit o,2 um Schichtstärke und einer dazwischenliegenden Silberschicht 15 von 2 /um Schichtstärke. Die unterste Goldschicht und die Silberschicht werden durch Aufdampfen und Metallfototechnik gebildet, die oberste Goldschicht durch Aufdampfen. Das Anbringen des Eontaktstempels 7, 1o erfolgt nach dem erfindungsgemäßen Verfahren.This consists of two gold layers 5 and 25 with a layer thickness of 0.2 μm and an intermediate silver layer 15 of 2 / µm layer thickness. The lowest Gold layer and the silver layer are made by vapor deposition and metal photo technology formed, the top gold layer by vapor deposition. Attaching the Eontakt stamp 7, 1o takes place according to the method according to the invention.
Die Strukturierung der Metallschichten 5, 15, 25 geschieht durch Abtragen durch ein entsprechendes Ätzmittel galvanisch oder mechanisch durch Ultraschalleinwirkung. Dabei dient der Metall stempel 7, 1o als Ätzmaske bzw. bei Ultraschalleinwirkung das Podest 5, 15 als Maskierung.The structuring of the metal layers 5, 15, 25 is done by removal by means of a suitable etchant galvanically or mechanically by the action of ultrasound. The metal stamp 7, 1o serves as an etching mask or when exposed to ultrasound the pedestal 5, 15 as a mask.
5. Ausführunrsbeispiel: In der Figur 6 wird von einer n-dotierten Halbleiterkristallscheibe 13 ausgegangen, welche mittels Diffusion durch ein in der SiO2-Schicht 2 angebrachtes Fenster mit einer p-dotierten Zone 14 versehen wird. Dieses System wird, wie bereits beschrieben, mit einem Podest, bestehend aus einer 0,2 /um dicken Goldschicht 5 und einer 2 /um dicken Silberschicht 15 versehen.5. Exemplary embodiment: In FIG. 6, there is an n-doped Semiconductor crystal wafer 13 assumed, which by means of diffusion through an in The window attached to the SiO2 layer 2 is provided with a p-doped zone 14. This system is, as already described, with a pedestal consisting of a 0.2 / um thick gold layer 5 and a 2 / um thick silver layer 15 provided.
Nun wird eine der Höhe des Metallstempels entsprechend dicke lichtempfindliche, positiv oder negativ arbeitende Schicht in einer Schichtstärke von 25. /um aufgebracht. Diese Schicht sowie die damit verknüpfte Fotolacktechnik sind in der Figur der besseren Übersicht halber nicht dargestellt. Nach'erfolgter Fotolacktechnik werden die Kristallscheiben in ein galvanisches Metallisierungsbad, z. B. ein handelsübliches Glanzversilberungsbad eingebracht. Die Kristallscheiben werdennun von der Rückseite für den galvanischen Prozeß kontaktiert. Die Galvanisierung wird so lange fortgesetzt, bis die gewünschte Höhe des Metallstempels 7, 1o erreicht ist, z. B. bis der Metallkontakt eine pilz- oder säulenförmige Gestalt annimmt. Nach der Galvanisierung wird die lichtempfindliche Schicht durch ein geeignetes Lösungsmittel entfernt.Now a light-sensitive, positive or negative working layer applied in a layer thickness of 25 / µm. This layer and the associated photoresist technology are the better ones in the figure Not shown for the sake of clarity. The crystal disks are based on the successful photoresist technology in a galvanic metallization bath, e.g. B. a commercial silver plating bath brought in. The crystal disks are now from the back for the galvanic Process contacted. The electroplating is continued until the desired Height of the metal stamp 7, 1o is reached, for. B. until the metal contact one takes mushroom or columnar shape. After electroplating, the light-sensitive Layer removed by a suitable solvent.
6. Ausführungsbeispiel: Figur 7 zeigt eine Anordnung nach dem erfindungsgemäßen Verfahren, bei der der Pilsstiel 7 (10) als Ätzmaske bei der Metallätzung (Abätzen der freien Bereiche von 5 und 15) dient.6th embodiment: Figure 7 shows an arrangement according to the invention Process in which the Pilsstiel 7 (10) is used as an etching mask for metal etching (etching the free areas of 5 and 15).
Dabei wird der aus Silber bestehende Stiel nicht angegriffen.The silver handle is not attacked.
Die Bezugaseichen sind die gleichen wie in den Figuren 1 bis 6.The reference oaks are the same as in Figures 1 to 6.
Die Schichtdicke der Gol&schicht 5 beträgt 0,2 /um.The layer thickness of the Gol & layer 5 is 0.2 μm.
Die Figur 8 zeigt im Schnitt eine nach dem erfindungsgemäßen Verfahren mit einem Metallkontakt 7, 1o versehene, in ein Glasgehäuse 16 eingebaute Siliciumplanardiode 1, 2, 3, 4, 5, nachdem sie auf einen Sockel 17 montiert und mit dem Bügel 18 kontaktiert wurde.FIG. 8 shows in section a according to the method according to the invention with a metal contact 7, 1o, built into a glass housing 16 silicon planar diode 1, 2, 3, 4, 5 after it has been mounted on a base 17 and contacted with the bracket 18 became.
7 Patentansprüche 8 Figuren7 claims 8 figures
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2028819A DE2028819C3 (en) | 1970-06-11 | 1970-06-11 | Process for producing a metal contact with a contact height> 10 µm |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2028819A DE2028819C3 (en) | 1970-06-11 | 1970-06-11 | Process for producing a metal contact with a contact height> 10 µm |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2028819A1 true DE2028819A1 (en) | 1971-12-23 |
| DE2028819B2 DE2028819B2 (en) | 1979-09-06 |
| DE2028819C3 DE2028819C3 (en) | 1980-05-29 |
Family
ID=5773685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2028819A Expired DE2028819C3 (en) | 1970-06-11 | 1970-06-11 | Process for producing a metal contact with a contact height> 10 µm |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2028819C3 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3643898A1 (en) * | 1986-04-02 | 1987-10-08 | Westinghouse Electric Corp | METHOD FOR FORMING A CONDUCTIVE PATTERN ON A SEMICONDUCTOR SURFACE |
| DE3727142A1 (en) * | 1987-08-14 | 1989-02-23 | Kernforschungsz Karlsruhe | METHOD FOR PRODUCING MICROSENSORS WITH INTEGRATED SIGNAL PROCESSING |
| EP0554019A1 (en) * | 1992-01-27 | 1993-08-04 | Gennum Corporation | Improved bump structure and method for thermo-compression bonding to a semi-conductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784135A (en) * | 1980-11-14 | 1982-05-26 | Toshiba Corp | Manufacture of semiconductor element |
| DE3610036A1 (en) * | 1986-03-21 | 1987-09-24 | Schering Ag | CONTACTING MICROELECTRONIC CIRCUITS |
-
1970
- 1970-06-11 DE DE2028819A patent/DE2028819C3/en not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3643898A1 (en) * | 1986-04-02 | 1987-10-08 | Westinghouse Electric Corp | METHOD FOR FORMING A CONDUCTIVE PATTERN ON A SEMICONDUCTOR SURFACE |
| DE3727142A1 (en) * | 1987-08-14 | 1989-02-23 | Kernforschungsz Karlsruhe | METHOD FOR PRODUCING MICROSENSORS WITH INTEGRATED SIGNAL PROCESSING |
| EP0554019A1 (en) * | 1992-01-27 | 1993-08-04 | Gennum Corporation | Improved bump structure and method for thermo-compression bonding to a semi-conductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2028819C3 (en) | 1980-05-29 |
| DE2028819B2 (en) | 1979-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69014871T2 (en) | Process for the formation of metallic contact surfaces and connections on semiconductor chips. | |
| DE3130122C2 (en) | ||
| DE2723944C2 (en) | Method for producing an arrangement from a structured layer and a pattern | |
| DE1296265B (en) | Process for producing aluminum contacts on an intermediate layer of a non-aluminum metal on semiconductor components | |
| DE69209970T2 (en) | Bump electrode structure and semiconductor chip with this structure | |
| DE2636971C2 (en) | Method for producing an insulating layer with a flat surface on an uneven surface of a substrate | |
| DE3604368A1 (en) | METHOD FOR PRODUCING A THIN FILM TRANSISTOR | |
| DE2033532B2 (en) | Semiconductor arrangement with a passivation layer made of silicon dioxide | |
| DE69401243T2 (en) | Field emission device with small radius cathode and manufacturing method of this device | |
| DE2047799C3 (en) | Multi-layer conductor layers on a semiconductor substrate and method for producing such multi-layer conductor layers | |
| EP0308816A1 (en) | Process for the production of connection contacts for thin film magnetic heads | |
| DE1614829C3 (en) | Method for manufacturing a semiconductor component | |
| EP0105189B1 (en) | Method of producing metal electrodes of diversing thiekness for semiconductor devices, especially for power semiconductor devices such as thyristors | |
| DE2028819A1 (en) | Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask | |
| DE3538855C2 (en) | ||
| DE1929084C3 (en) | Etching solution for a method for producing a semiconductor component | |
| DE69215956T2 (en) | Method of making contact on a semiconductor device | |
| DE2057204C3 (en) | Process for the production of metal-semiconductor contacts | |
| DE102019209065A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| DE102015102300A1 (en) | Method for producing an electronic component | |
| DE2540301A1 (en) | METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT WITH A CONDUCTOR PATTERN, AND ARRANGEMENT PRODUCED BY THIS METHOD | |
| DE1947026B2 (en) | Method for producing metal contacts on semiconductor components | |
| DE1514943C3 (en) | Process for the production of semiconductor devices | |
| DE2455963A1 (en) | METHOD FOR PRODUCING AN ARRANGEMENT, IN PARTICULAR A SEMICONDUCTOR ARRANGEMENT, WITH A CONDUCTOR PATTERN ON A CARRIER BODY, (AND ARRANGEMENT PRODUCED BY THIS METHOD) | |
| DE102015100521A1 (en) | Semiconductor chip and method for processing a semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BF | Willingness to grant licences | ||
| C3 | Grant after two publication steps (3rd publication) |